JP3309010B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3309010B2 JP3309010B2 JP21878893A JP21878893A JP3309010B2 JP 3309010 B2 JP3309010 B2 JP 3309010B2 JP 21878893 A JP21878893 A JP 21878893A JP 21878893 A JP21878893 A JP 21878893A JP 3309010 B2 JP3309010 B2 JP 3309010B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- substrate
- face
- showing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子部品の製造方法に関
し、とくに、複数の抵抗体を絶縁間隔を設定して併設し
た多連チップ抵抗器などの製造方法に関するものであ
る。
し、とくに、複数の抵抗体を絶縁間隔を設定して併設し
た多連チップ抵抗器などの製造方法に関するものであ
る。
【０００２】
【従来の技術】図１は従来の多連チップ抵抗器構造を示
す概観図である。同図に示すように、絶縁基板１上に厚
膜形成した抵抗体２の両端に、凹型の電極３ａ,３ｂを
備えたもの（同図（ａ））や、凸型の電極４ａ,４ｂを
備えたもの（同図（ｂ））があった。これらの抵抗器
は、図２（ａ）または（ｂ）に示すような所定間隔に孔
７が穿たれた基板１上に印刷形成された後、溝５および
６に沿って分割されて、個々の多連チップ抵抗器にな
る。なお、図１（ａ）に示す凹型電極３ａ,３ｂの端面
は、上部および下部電極を印刷する際に、孔７内に導体
ペーストを注入することで形成され、また、同図（ｂ）
に示す凸型電極４ａ,４ｂの端面は、上部および下部電
極が形成され基板１が分割された後、端面電極位置へ導
体ペーストをロールコートすることによって形成され
る。
す概観図である。同図に示すように、絶縁基板１上に厚
膜形成した抵抗体２の両端に、凹型の電極３ａ,３ｂを
備えたもの（同図（ａ））や、凸型の電極４ａ,４ｂを
備えたもの（同図（ｂ））があった。これらの抵抗器
は、図２（ａ）または（ｂ）に示すような所定間隔に孔
７が穿たれた基板１上に印刷形成された後、溝５および
６に沿って分割されて、個々の多連チップ抵抗器にな
る。なお、図１（ａ）に示す凹型電極３ａ,３ｂの端面
は、上部および下部電極を印刷する際に、孔７内に導体
ペーストを注入することで形成され、また、同図（ｂ）
に示す凸型電極４ａ,４ｂの端面は、上部および下部電
極が形成され基板１が分割された後、端面電極位置へ導
体ペーストをロールコートすることによって形成され
る。
【０００３】
【本発明が解決しようとする課題】しかし、上記従来例
においては、次のような問題点があった。すなわち、厚
膜抵抗体は低TCR，高抵抗値精度，低ノイズ，高安定性
を得るのが困難であり、厚膜抵抗体を使用した従来の多
連チップ抵抗器は、低TCR，高抵抗値精度，低ノイズ，
高安定性を要求される用途には向かなかった。
においては、次のような問題点があった。すなわち、厚
膜抵抗体は低TCR，高抵抗値精度，低ノイズ，高安定性
を得るのが困難であり、厚膜抵抗体を使用した従来の多
連チップ抵抗器は、低TCR，高抵抗値精度，低ノイズ，
高安定性を要求される用途には向かなかった。
【０００４】さらに、凹型電極３ａ,３ｂを備えた多連
チップ抵抗器においては、凹部の分、抵抗体２を形成で
きる面積が減少する、上部電極の面積が小さくなり抵抗
値トリミング時にプローブを接触し難い、さらに、凹部
にはんだフィレットが形成されるので、実装後のはんだ
付け検査を自動機で行うのが難しいなどの欠点があっ
た。
チップ抵抗器においては、凹部の分、抵抗体２を形成で
きる面積が減少する、上部電極の面積が小さくなり抵抗
値トリミング時にプローブを接触し難い、さらに、凹部
にはんだフィレットが形成されるので、実装後のはんだ
付け検査を自動機で行うのが難しいなどの欠点があっ
た。
【０００５】その上、従来の多連チップ抵抗器は、図2
に示したように所定間隔に孔7を穿った基板1を必要と
し、このような基板1は高価な金型を用いて製造される
ので、この金型により製造コストが上昇する欠点もあ
る。
に示したように所定間隔に孔7を穿った基板1を必要と
し、このような基板1は高価な金型を用いて製造される
ので、この金型により製造コストが上昇する欠点もあ
る。
【０００６】本発明は、上述の問題を解決するためのも
ので、抵抗体を形成できる面積が減少する、上部電極の
面積が小さくなり抵抗値トリミング時にプローブを接触
し難い、実装後のはんだ付け検査を自動機で行うのが難
しいなどの欠点を解消して、低TCR、高抵抗値精度、低
ノイズ、高安定性の多連チップ抵抗器などを生産効率よ
く低コストで製造することを目的とする。
ので、抵抗体を形成できる面積が減少する、上部電極の
面積が小さくなり抵抗値トリミング時にプローブを接触
し難い、実装後のはんだ付け検査を自動機で行うのが難
しいなどの欠点を解消して、低TCR、高抵抗値精度、低
ノイズ、高安定性の多連チップ抵抗器などを生産効率よ
く低コストで製造することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記の目的を
達成する一手段として、以下の構成を備える。
達成する一手段として、以下の構成を備える。
【０００８】本発明にかかる電子部品の製造方法は、分
割用の溝が施された所定サイズの絶縁基板の一方の面
に、分割単位毎に、少なくとも一つの抵抗体を形成し、
前記抵抗体毎に、その両端部近傍それぞれに重畳するよ
うに少なくとも二つの電極を形成し、前記電極が形成さ
れた絶縁基板を前記溝に沿って分割し、分割された絶縁
基板の端面に、前記電極形成工程で形成した電極それぞ
れに接続するように端面電極を形成する各工程を有し、
前記端面電極は、少なくとも一つの所定幅のスリットを
備えた二枚のマスクの間に、前記分割された複数の絶縁
基板を、その端面電極を形成する端面が前記スリットと
交差しかつ前記マスクに当接するように挟持し、前記マ
スクの斜め下方から蒸着材ビームを当てて形成されるこ
とを特徴とする。
割用の溝が施された所定サイズの絶縁基板の一方の面
に、分割単位毎に、少なくとも一つの抵抗体を形成し、
前記抵抗体毎に、その両端部近傍それぞれに重畳するよ
うに少なくとも二つの電極を形成し、前記電極が形成さ
れた絶縁基板を前記溝に沿って分割し、分割された絶縁
基板の端面に、前記電極形成工程で形成した電極それぞ
れに接続するように端面電極を形成する各工程を有し、
前記端面電極は、少なくとも一つの所定幅のスリットを
備えた二枚のマスクの間に、前記分割された複数の絶縁
基板を、その端面電極を形成する端面が前記スリットと
交差しかつ前記マスクに当接するように挟持し、前記マ
スクの斜め下方から蒸着材ビームを当てて形成されるこ
とを特徴とする。
【０００９】
【実施例】以下、本発明にかかる一実施例の多連チップ
抵抗器の製造方法を図面を参照して詳細に説明する。な
お、本発明の電極構造は、多連チップ抵抗器に限定され
るものではなく、多連ではなく個別に分割されたチップ
抵抗器に適用できるほか、多連または個別のチップイン
ダクタやチップキャパシタなどの電子部品にも適用でき
ることはいうまでもない。
抵抗器の製造方法を図面を参照して詳細に説明する。な
お、本発明の電極構造は、多連チップ抵抗器に限定され
るものではなく、多連ではなく個別に分割されたチップ
抵抗器に適用できるほか、多連または個別のチップイン
ダクタやチップキャパシタなどの電子部品にも適用でき
ることはいうまでもない。
【００１０】図３は多連チップ抵抗器の製造工程の一例
を示す工程図、図４〜図１３は各工程での状態の一例を
示す図であり、図４は絶縁基板の一例を示す斜視図、図
５は該基板上に抵抗体を形成した状態の一例を示す正面
図、図６は該基板上に上部電極を形成した状態の一例を
示す正面図、図７は抵抗体にトリミングを施した状態の
一例を示す正面図、図８は該基板を短冊状に分割した状
態の一例を示す斜視図、図９は短冊状基板をマスクで挟
んだ状態の一例を示す斜視図、図１０は端面電極を形成
する状態の一例を示す図、図１１は端面電極が形成され
た短冊状基板の一例を示す斜視図、図１２は多連チップ
抵抗器の完成状態の一例を示す斜視図、図１３は図１２
のＡ−Ａ矢視断面図である。なお、各状態を示す図にお
いては、各部の形成状態が明確になるように、各部の形
成状態が容易に認識可能になるように、一部模式化して
表現する場合がある。すなわち、各状態を示す図におい
ては、実際には不透明の部分でも、下部状態を識別可能
に表現する場合がある。
を示す工程図、図４〜図１３は各工程での状態の一例を
示す図であり、図４は絶縁基板の一例を示す斜視図、図
５は該基板上に抵抗体を形成した状態の一例を示す正面
図、図６は該基板上に上部電極を形成した状態の一例を
示す正面図、図７は抵抗体にトリミングを施した状態の
一例を示す正面図、図８は該基板を短冊状に分割した状
態の一例を示す斜視図、図９は短冊状基板をマスクで挟
んだ状態の一例を示す斜視図、図１０は端面電極を形成
する状態の一例を示す図、図１１は端面電極が形成され
た短冊状基板の一例を示す斜視図、図１２は多連チップ
抵抗器の完成状態の一例を示す斜視図、図１３は図１２
のＡ−Ａ矢視断面図である。なお、各状態を示す図にお
いては、各部の形成状態が明確になるように、各部の形
成状態が容易に認識可能になるように、一部模式化して
表現する場合がある。すなわち、各状態を示す図におい
ては、実際には不透明の部分でも、下部状態を識別可能
に表現する場合がある。
【００１１】まず、図３に示す工程Ｐ１で、図４に一例
を示すような一方の面に分割用の溝１５,１６が形成さ
れた所定製造単位の大きさの略長方形の絶縁基板１１を
製造する。なお、基板１１は例えばアルミナ基板であ
り、溝１５,１６は例えばレーザ加工によって形成す
る。続いて、工程Ｐ２で、図４に符号１３で示す各領域
に抵抗体１２を形成する。すなわち、基板１１の溝１
５,１６が形成された面に、例えばスパッタリングによ
って所定厚さのNi-Crの抵抗体膜を形成した後、抵抗体
膜上にフォトレジストをスピンコートまたはロールコー
トし、フォトリソグラフによりレジストパターンを形成
して、抵抗体膜をエッチングする。これによって、図５
に一例を示すような抵抗体１２が得られ、さらに抵抗体
１２の特性を安定化するために熱処理を施す。なお、抵
抗体１２を形成する材料は、Ni-Crに限定されるもので
はなく、例えば、Cr-Si,Cr-SiOや窒化タンタルなども使
用できる。
を示すような一方の面に分割用の溝１５,１６が形成さ
れた所定製造単位の大きさの略長方形の絶縁基板１１を
製造する。なお、基板１１は例えばアルミナ基板であ
り、溝１５,１６は例えばレーザ加工によって形成す
る。続いて、工程Ｐ２で、図４に符号１３で示す各領域
に抵抗体１２を形成する。すなわち、基板１１の溝１
５,１６が形成された面に、例えばスパッタリングによ
って所定厚さのNi-Crの抵抗体膜を形成した後、抵抗体
膜上にフォトレジストをスピンコートまたはロールコー
トし、フォトリソグラフによりレジストパターンを形成
して、抵抗体膜をエッチングする。これによって、図５
に一例を示すような抵抗体１２が得られ、さらに抵抗体
１２の特性を安定化するために熱処理を施す。なお、抵
抗体１２を形成する材料は、Ni-Crに限定されるもので
はなく、例えば、Cr-Si,Cr-SiOや窒化タンタルなども使
用できる。
【００１２】なお、図５は一つの領域１３に形成される
独立した三組の同一パターンの抵抗体１２の例を示す
が、本実施例はこれに限定されるものではなく、目的と
する抵抗器を構成するために必要な数とパターンの抵抗
体１２を備えればよく、例えば、個々に異なったパター
ンの抵抗体１２であってもよいし、独立した抵抗体１２
ではなくて電気的に接続された抵抗体１２であってもよ
い。さらに、領域１３毎に異なった抵抗体１２を形成す
ることもできる。
独立した三組の同一パターンの抵抗体１２の例を示す
が、本実施例はこれに限定されるものではなく、目的と
する抵抗器を構成するために必要な数とパターンの抵抗
体１２を備えればよく、例えば、個々に異なったパター
ンの抵抗体１２であってもよいし、独立した抵抗体１２
ではなくて電気的に接続された抵抗体１２であってもよ
い。さらに、領域１３毎に異なった抵抗体１２を形成す
ることもできる。
【００１３】ところで、工程２で、もし図２に示したよ
うな孔７が穿たれた基板１を用いた場合、均一な厚さの
レジスト膜を形成することが困難であり、孔７周辺では
正確なパターニングが困難になる。続いて、工程Ｐ３
で、薄膜形成技術などによって、図６に一例を示すよう
に、抵抗体１２の両端部に略重畳する上部電極１４ａを
形成する。さらに、抵抗体形成面（以下「表面」とい
う）の反対面（以下「裏面」という）の上部電極１４ａ
と略対向する位置に下部電極１４ｂを形成する。なお、
上部電極１４ａには、蒸着などによるCr/Ni/Cuの積層構
造が好ましいが、基板１との密着性が良好で、かつNi/
はんだメッキが施せるものであればよく、例えば、Cr/C
u,Ti/Cu,Ti/Ni/Cuなどの銅系、Cr/Ni/Auなどの金系など
が使用できる。また、下部電極１４ｂの形成には、上部
電極１４ａに使用できる材料を用いてもよいし、Ag系塗
料などを印刷して比較的低い温度で熱硬化させてもよ
い。
うな孔７が穿たれた基板１を用いた場合、均一な厚さの
レジスト膜を形成することが困難であり、孔７周辺では
正確なパターニングが困難になる。続いて、工程Ｐ３
で、薄膜形成技術などによって、図６に一例を示すよう
に、抵抗体１２の両端部に略重畳する上部電極１４ａを
形成する。さらに、抵抗体形成面（以下「表面」とい
う）の反対面（以下「裏面」という）の上部電極１４ａ
と略対向する位置に下部電極１４ｂを形成する。なお、
上部電極１４ａには、蒸着などによるCr/Ni/Cuの積層構
造が好ましいが、基板１との密着性が良好で、かつNi/
はんだメッキが施せるものであればよく、例えば、Cr/C
u,Ti/Cu,Ti/Ni/Cuなどの銅系、Cr/Ni/Auなどの金系など
が使用できる。また、下部電極１４ｂの形成には、上部
電極１４ａに使用できる材料を用いてもよいし、Ag系塗
料などを印刷して比較的低い温度で熱硬化させてもよ
い。
【００１４】続いて、工程Ｐ４で、必要に応じて抵抗値
トリミングを行う。なお、抵抗値トリミングは、図７に
一例を示すように、抵抗体１２のトリミング用パターン
をレーザビームなどによって切断（符号１７で示す部
分）し、所望の抵抗値を得るものである。なお、抵抗体
１２を窒化タンタルで形成した場合は、陽極酸化によっ
て抵抗値を調整する。
トリミングを行う。なお、抵抗値トリミングは、図７に
一例を示すように、抵抗体１２のトリミング用パターン
をレーザビームなどによって切断（符号１７で示す部
分）し、所望の抵抗値を得るものである。なお、抵抗体
１２を窒化タンタルで形成した場合は、陽極酸化によっ
て抵抗値を調整する。
【００１５】続いて、工程Ｐ５で、スクリーン印刷など
によって、領域１３毎に抵抗体１２を略覆うように、保
護膜１８をオーバコートする。なお、保護膜１８に使用
する材料は、例えば、エポキシ樹脂やポリイミド樹脂で
ある。続いて、工程Ｐ６で、例えば各保護膜１８上に印
刷するなどによって、定格抵抗値や製品番号などをマー
キングする。
によって、領域１３毎に抵抗体１２を略覆うように、保
護膜１８をオーバコートする。なお、保護膜１８に使用
する材料は、例えば、エポキシ樹脂やポリイミド樹脂で
ある。続いて、工程Ｐ６で、例えば各保護膜１８上に印
刷するなどによって、定格抵抗値や製品番号などをマー
キングする。
【００１６】続いて、工程Ｐ７で、図８に一例を示すよ
うに、溝１５に沿って基板１１を短冊状に分割する。続
いて、工程Ｐ８で、短冊状に分割した基板１１の端面に
おいて、対応する上部電極１４ａと下部電極１４ｂとを
短絡する位置に、例えば真空蒸着によって端面電極１９
を形成する。同工程は、図９に一例を示すように、複数
のスリット２０を備えたメタルマスクなどのマスク２１
の間に、端面電極１９を形成する基板１１の端面がマス
ク２１に接するように、短冊状の基板１１を所定枚数挟
んだ後、図１０に一例を示すように、保護膜１８が斜め
上を向くようにマスク２１を傾斜させた状態で、一方の
マスク２１下方から蒸着材ビームを当て、次に、他方の
マスク２１を下にしてその下方から蒸着材ビームを当て
る。これによって、図１１に一例を示すような端面電極
１９が両端面に形成される。なお、端面電極１９は、蒸
着などによるCr/Ni/Cuの積層構造が好ましいが、上部電
極１４ａに使用できる他の材料やNi-Crなどを用いても
よい。
うに、溝１５に沿って基板１１を短冊状に分割する。続
いて、工程Ｐ８で、短冊状に分割した基板１１の端面に
おいて、対応する上部電極１４ａと下部電極１４ｂとを
短絡する位置に、例えば真空蒸着によって端面電極１９
を形成する。同工程は、図９に一例を示すように、複数
のスリット２０を備えたメタルマスクなどのマスク２１
の間に、端面電極１９を形成する基板１１の端面がマス
ク２１に接するように、短冊状の基板１１を所定枚数挟
んだ後、図１０に一例を示すように、保護膜１８が斜め
上を向くようにマスク２１を傾斜させた状態で、一方の
マスク２１下方から蒸着材ビームを当て、次に、他方の
マスク２１を下にしてその下方から蒸着材ビームを当て
る。これによって、図１１に一例を示すような端面電極
１９が両端面に形成される。なお、端面電極１９は、蒸
着などによるCr/Ni/Cuの積層構造が好ましいが、上部電
極１４ａに使用できる他の材料やNi-Crなどを用いても
よい。
【００１７】なお、スリット２０の位置および幅は、形
成する端面電極１９の位置および幅に一致させる必要が
ある。また、斜め下方から蒸着材ビームを当てるのは、
保護膜１８に蒸着材が付着するのを防ぐためであり、マ
スク２１と蒸着材ビームとが成す角度は、端面電極１９
の成膜状態および保護膜１８への蒸着材付着状態に応じ
て設定する。
成する端面電極１９の位置および幅に一致させる必要が
ある。また、斜め下方から蒸着材ビームを当てるのは、
保護膜１８に蒸着材が付着するのを防ぐためであり、マ
スク２１と蒸着材ビームとが成す角度は、端面電極１９
の成膜状態および保護膜１８への蒸着材付着状態に応じ
て設定する。
【００１８】続いて、工程Ｐ９で、溝１６に沿って短冊
状の基板１１を分割して、一つの多連チップ抵抗器毎に
分離成形する。続いて、工程Ｐ１０で、図１２および図
１３に一例を示す電極２２を形成する。なお、電極２２
は、チップ抵抗器の電極形成方法と略同一であり、周知
の方法なので詳細説明は省略するが、例えば、基板１１
の上部電極１４ａ，下部電極１４ｂおよび端面電極１９
に、ニッケルなどで下地めっきを施した後、はんだめっ
き処理を施すことによって形成する。
状の基板１１を分割して、一つの多連チップ抵抗器毎に
分離成形する。続いて、工程Ｐ１０で、図１２および図
１３に一例を示す電極２２を形成する。なお、電極２２
は、チップ抵抗器の電極形成方法と略同一であり、周知
の方法なので詳細説明は省略するが、例えば、基板１１
の上部電極１４ａ，下部電極１４ｂおよび端面電極１９
に、ニッケルなどで下地めっきを施した後、はんだめっ
き処理を施すことによって形成する。
【００１９】最後に、工程Ｐ１１で、検査を実施して、
多連チップ抵抗器が完成する。また、工程Ｐ５の保護膜
形成終了後、下部電極１４ｂを形成してもよい。さら
に、工程Ｐ８の端面電極形成方法は、厚膜抵抗体を用い
た多連チップ抵抗器などにも適用できることはいうまで
もない。以上説明したように、本実施例によれば、薄膜
抵抗体を採用することにより低TCR，高抵抗値精度，低
ノイズ，高安定性の多連チップ抵抗器を提供することが
できる。
多連チップ抵抗器が完成する。また、工程Ｐ５の保護膜
形成終了後、下部電極１４ｂを形成してもよい。さら
に、工程Ｐ８の端面電極形成方法は、厚膜抵抗体を用い
た多連チップ抵抗器などにも適用できることはいうまで
もない。以上説明したように、本実施例によれば、薄膜
抵抗体を採用することにより低TCR，高抵抗値精度，低
ノイズ，高安定性の多連チップ抵抗器を提供することが
できる。
【００２０】また、凹型電極や凸型電極を使用しないの
で、基板に孔を穿つための金型が不要になりコストを低
減できる。さらに、抵抗体を形成できる面積が減少す
る、上部電極面積が小さくなり抵抗値トリミング時にプ
ローブを接触し難い、実装後のはんだ付け検査を自動機
で行うのが難しいなど、従来の凹型電極を使用した多連
チップ抵抗器の欠点を解消することができる。
で、基板に孔を穿つための金型が不要になりコストを低
減できる。さらに、抵抗体を形成できる面積が減少す
る、上部電極面積が小さくなり抵抗値トリミング時にプ
ローブを接触し難い、実装後のはんだ付け検査を自動機
で行うのが難しいなど、従来の凹型電極を使用した多連
チップ抵抗器の欠点を解消することができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
抵抗体を形成できる面積が減少する、上部電極の面積が
小さくなり抵抗値トリミング時にプローブを接触し難
い、実装後のはんだ付け検査を自動機で行うのが難しい
などの欠点を解消することができ、低TCR、高抵抗値精
度、低ノイズ、高安定性の多連チップ抵抗器などを生産
効率よく低コストで製造することができる。
抵抗体を形成できる面積が減少する、上部電極の面積が
小さくなり抵抗値トリミング時にプローブを接触し難
い、実装後のはんだ付け検査を自動機で行うのが難しい
などの欠点を解消することができ、低TCR、高抵抗値精
度、低ノイズ、高安定性の多連チップ抵抗器などを生産
効率よく低コストで製造することができる。
【図１】従来の多連チップ抵抗器構造を示す概観図であ
る。
る。
【図２】図１に示す多連チップ抵抗器を製造するための
基板を示す斜視図である。
基板を示す斜視図である。
【図３】本発明にかかる一実施例の多連チップ抵抗器の
製造工程の一例を示す工程図である。
製造工程の一例を示す工程図である。
【図４】本実施例の絶縁基板の一例を示す斜視図であ
る。
る。
【図５】図４に示す基板上に抵抗体を形成した状態の一
例を示す正面図である。
例を示す正面図である。
【図６】図４に示す基板上に上部電極を形成した状態の
一例を示す正面図である。
一例を示す正面図である。
【図７】図５に示す抵抗体にトリミングを施した状態の
一例を示す正面図である。
一例を示す正面図である。
【図８】図４に示す基板を短冊状に分割した状態の一例
を示す斜視図である。
を示す斜視図である。
【図９】図８に示す短冊状基板をマスクで挟んだ状態の
一例を示す斜視図である。
一例を示す斜視図である。
【図１０】本実施例の端面電極を形成する状態の一例を
示す図である。
示す図である。
【図１１】本実施例の端面電極が形成された短冊状基板
の一例を示す斜視図である。
の一例を示す斜視図である。
【図１２】本実施例の多連チップ抵抗器の完成状態の一
例を示す斜視図である。
例を示す斜視図である。
【図１３】図１２のＡ−Ａ矢視断面図である。
１１ 基板 １２ 抵抗体 １４ａ 上部電極 １４ｂ 下部電極 １５,１６ 溝 １８ 保護膜 １９ 端面電極 ２０ スリット ２１ マスク
Claims (2)
- 【請求項１】 分割用の溝が施された所定サイズの絶縁
基板の一方の面に、分割単位毎に、少なくとも一つの抵
抗体を形成し、 前記抵抗体毎に、その両端部近傍それぞれに重畳するよ
うに少なくとも二つの電極を形成し、 前記電極が形成された絶縁基板を前記溝に沿って分割
し、 分割された絶縁基板の端面に、前記電極形成工程で形成
した電極それぞれに接続するように端面電極を形成する
各工程を有し、前記端面電極は、少なくとも一つの所定幅のスリットを
備えた二枚のマスクの間に、前記分割された複数の絶縁
基板を、その端面電極を形成する端面が前記スリットと
交差しかつ前記マスクに当接するように挟持し、前記マ
スクの斜め下方から蒸着材ビームを当てて形成される こ
とを特徴とする電子部品の製造方法。 - 【請求項２】 前記スリットの幅は前記端面電極の幅に
略一致することを特徴とする請求項1に記載された電子
部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21878893A JP3309010B2 (ja) | 1993-09-02 | 1993-09-02 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21878893A JP3309010B2 (ja) | 1993-09-02 | 1993-09-02 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774002A JPH0774002A (ja) | 1995-03-17 |
| JP3309010B2 true JP3309010B2 (ja) | 2002-07-29 |
Family
ID=16725390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21878893A Expired - Fee Related JP3309010B2 (ja) | 1993-09-02 | 1993-09-02 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309010B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW340976B (en) * | 1997-02-26 | 1998-09-21 | Philips Electronics Nv | Thick film chip resistor and its manufacture |
| JP4547781B2 (ja) * | 2000-07-28 | 2010-09-22 | パナソニック株式会社 | 多連チップ抵抗器の製造方法 |
| JP4167194B2 (ja) * | 2004-03-10 | 2008-10-15 | コーア株式会社 | チップ部品の製造方法 |
| US7733211B2 (en) | 2005-06-21 | 2010-06-08 | Rohm Co., Ltd. | Chip resistor and its manufacturing process |
| JP4077854B2 (ja) * | 2006-08-29 | 2008-04-23 | 京セラ株式会社 | 電子部品 |
| JP4872134B2 (ja) * | 2008-03-31 | 2012-02-08 | Ｔｄｋ株式会社 | 端子電極形成方法 |
| DE102018115205A1 (de) * | 2018-06-25 | 2020-01-02 | Vishay Electronic Gmbh | Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten |
-
1993
- 1993-09-02 JP JP21878893A patent/JP3309010B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774002A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7334318B2 (en) | Method for fabricating a resistor | |
| JP4204029B2 (ja) | チップ抵抗器 | |
| JP3637124B2 (ja) | チップ型抵抗器の構造及びその製造方法 | |
| US4780702A (en) | Chip resistor and method for the manufacture thereof | |
| EP0637828A2 (en) | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics of the same | |
| JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
| JP3309010B2 (ja) | 電子部品の製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP2668375B2 (ja) | 回路部品の電極製造方法 | |
| JP5042420B2 (ja) | チップ抵抗器の製造方法 | |
| JP2526131B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP2004186248A (ja) | チップ抵抗器およびその製造方法 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH01152701A (ja) | チップ型電子部品 | |
| JP3651179B2 (ja) | 抵抗器の製造方法 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JPH07106102A (ja) | 電子部品およびその製造方法 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JPH08172004A (ja) | チップ抵抗器の製造方法 | |
| JPH06120013A (ja) | 電子部品の製造方法 | |
| JP4389325B2 (ja) | 薄膜多連チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020415 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |