JPH04116408U - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH04116408U
JPH04116408U JP1991027039U JP2703991U JPH04116408U JP H04116408 U JPH04116408 U JP H04116408U JP 1991027039 U JP1991027039 U JP 1991027039U JP 2703991 U JP2703991 U JP 2703991U JP H04116408 U JPH04116408 U JP H04116408U
Authority
JP
Japan
Prior art keywords
land
chip
printed wiring
strip conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1991027039U
Other languages
English (en)
Inventor
立 小島
直之 光山
Original Assignee
日本電気株式会社
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, 埼玉日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP1991027039U priority Critical patent/JPH04116408U/ja
Priority to GB9206752A priority patent/GB2254157B/en
Publication of JPH04116408U publication Critical patent/JPH04116408U/ja
Priority to US08/357,076 priority patent/US5486656A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 製品部のマイクロストリップ線路を周辺回路
パタンから切り離さないで、その特性インピーダンス及
び波長短縮率を確認することができるようにする。 【構成】 捨て板部６には製品部７に用いられているマ
イクロストリップ線路と同一の特性インピーダンスＺｏ
（Ω）及び同一の波長短縮率を有するマイクロストリッ
プ線路のストリップ導体２があり、ストリップ導体２の
一方の端には、被測定ランド１が設けられ、ストリップ
導体２の他方の端には、チップ抵抗器８を接続できるチ
ップランド３が設けられている。マイクロストリップ線
路の特性インピーダンスＺｏ（Ω）を測定する場合は、
チップ抵抗器８の抵抗値をＺｏ（Ω）とし、波長短縮率
ρを測定する場合は、チップ抵抗器８の抵抗値を０
（Ω）にするか、チップランド３の端子を開放にし、被
測定ランド１と接地導体間にネットワークアナライザの
測定端子を接続する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、プリント配線基板に関し、特に、マイクロストリップ線路の特性イ ンピーダンス及び波長短縮率を容易に測定することができるプリント配線基板に 関する。
【０００２】
【従来の技術】
従来のプリント配線基板は、誘電体基板の一つの面にストリップ導体を形成し 、他の面に接地導体を形成することにより、マイクロストリップ線路に特定の特 性インピーダンス及び特定の波長短縮率を与えていた。
【０００３】 そして、マイクロストリップ線路の特性インピーダンス及び波長短縮率を測定 するためには、配線パタンの中から任意のマイクロストリップ線路を選び、周辺 回路から電気的に切り離す作業を行った後に、ネットワークアナライザ等を用い て、特性インピーダンス及び位相の回転角を観測する方法が用いられていた。
【０００４】
【考案が解決しようとする課題】
上記従来技術は、製品部のマイクロストリップ線路を周辺回路パタンから切り 離さなければ、その特性インピーダンス及び波長短縮率等を確認することができ ず、プリント配線基板の改版変更、製造ロットの変更、及び、製造業者の変更等 におけるマイクロストリップ線路の特性インピーダンス及び波長短縮率の変化を 容易に確認することができないという問題点があった。
【０００５】 さらに、多層構造のプリント配線基板において、その内層にストリップ導体を 配置しているような場合には、従来の確認方法も実施が困難であるという問題点 があった。
【０００６】 本考案の目的は、製品部のマイクロストリップ線路を周辺回路パタンから切り 離さないで、その特性インピーダンス及び波長短縮率を確認することができるよ うにしたものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本考案は、製品部と捨て板部又は製品部のみから 構成されているプリント配線基板において、製品部又は捨て板部のプリント配線 基板の一方の面にストリップ導体を形成し、他方の面に接地導体を形成し、スト リップ導体の一方の端に被測定ランドを設け、ストリップ導体の他方の端にチッ プ抵抗器を接続できるチップランドを設けたものである。
【０００８】 また、上記目的を達成するために、本考案は、上記のように構成されたストリ ップ導体を多層基板の内層に配置したものである。
【０００９】
【実施例】
以下、本考案の一実施例を図１乃至図３により説明する。
【００１０】 図１は、本考案の一実施例のプリント配線基板の外観図である。７はプリント 配線基板の製品部であり、６はプリント配線基板の捨て板部であり、製品部７と 捨て板部６とは、接続部５によって接続されている。
【００１１】 捨て板部６には製品部７に用いられているマイクロストリップ線路と同一の特 性インピーダンスＺｏ（Ω）及び同一の波長短縮率を有するマイクロストリップ 線路のストリップ導体２があり、ストリップ導体２の一方の端には、被測定ラン ド１が設けられ、ストリップ導体２の他方の端には、チップ抵抗器８を接続でき るチップランド３が設けられている。マイクロストリップ線路の特性インピーダ ンスＺｏ（Ω）を測定する場合は、チップ抵抗器８の抵抗値をＺｏ（Ω）とし、 波長短縮率ρを測定する場合は、チップ抵抗器８の抵抗値を０（Ω）にするか、 チップランド３の端子を開放にする。
【００１２】 ストリップ導体２は、あらかじめ、短縮率ρｏのもとで、特定の位相回転角１ ８０度を実現する４分の１波長の長さにしておく。このプリント配線基板におい て、チップ抵抗器８の抵抗値をＺｏ（Ω）にして、チップランド３に接続し、被 測定ランド１と接地導体間にネットワークアナライザの測定端子を接続すると、 被測定ランド１からチップランド３の方をみたインピーダンスは、スミスチャー トで示すと、図２（Ａ）のようにＺｏの値になる。チップ抵抗器８の抵抗値を、 ほぼＺｏ（Ω）にして、ネットワークアナライザで同様に測定し、スミスチャー トで示すと、図２（Ｂ）のようになる。
【００１３】 チップ抵抗器８の抵抗値を０（Ω）にして、チップランド３に接続し、被測定 ランド１と接地導体間にネットワークアナライザの測定端子を接続し、スミスチ ャートで示すと、図３（Ａ）のようになり、チップランド３の端子を開放にする と、図３（Ｂ）のようになる。
【００１４】 短縮率がρｏと異なり、短縮率がρｏより大きいときは、位相回転角は１８０ 度より大きくなり、短縮率がρｏより小さいときは、位相回転角は１８０度より 小さくなる。
【００１５】 以上の説明から明らかなように、本実施例はストリップ導体２の一方の端に被 測定ランド１を設け、ストリップ導体２の他方の端にチップ抵抗器８を接続でき るチップランド３を設けたので、プリント配線基板の改版変更、製造ロットの変 更、及び製造業者の変更等におけるマイクロストリップ線路の特性インピーダン ス、及び、波長短縮率の変化を容易に確認することができるという効果を有する 。
【００１６】 なお、前記実施例では、プリント配線基板が製品部７と捨て板部６から構成さ れているが、製品部７のみで構成してもよい。
【００１７】 前記実施例では、ストリップ導体２の長さを４分の１波長とし、８はチップ抵 抗器としたが、ストリップ導体２の長さは、これに限られるものではなく、８は チップ抵抗器以外の抵抗器でも構成できる。
【００１８】 前記実施例では、ストリップ導体２がプリント配線基板の表面に配置されてい るが、多層基板の内層に配置することもできる。
【００１９】 前記実施例では、ストリップ導体２が捨て板部６に配置されているが、製品部 ７に配置することもできる。
【００２０】
【考案の効果】
本考案は、以上説明したように構成されているので、プリント配線基板の改版 変更、製造ロットの変更、及び、製造業者の変更等におけるマイクロストリップ 線路の特性インピーダンス、及び、波長短縮率の変化を容易に確認することがで き、さらに、多層構造のプリント配線基板において、その内層にストリップ導体 を配置しているような場合には、特に、その確認が容易であるという効果を有す る。
【図面の簡単な説明】
【図１】本考案の一実施例のプリント配線基板の外観図
である。
【図２】本考案の一実施例のマイクロストリップ線路の
特性インピーダンスを説明するためのスミスチャートを
示す図である。
【図３】本考案の一実施例のマイクロストリップ線路の
波長短縮率を説明するためのスミスチャートを示す図で
ある。
【符号の説明】
１ 被測定ランド ２ ストリップ導体 ３ チップランド ５ 接続部 ６ 捨て板部 ７ 製品部 ８ チップ抵抗器

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】製品部と捨て板部又は製品部のみから構成
    されているプリント配線基板において、製品部又は捨て
    板部のプリント配線基板の一方の面にストリップ導体を
    形成し、他方の面に接地導体を形成し、ストリップ導体
    の一方の端に被測定ランドを設け、ストリップ導体の他
    方の端にチップ抵抗器を接続できるチップランドを設け
    たことを特徴とするプリント配線基板。
  2. 【請求項２】ストリップ導体をプリント配線基板の表面
    に配置するかわりに、多層基板の内層に配置した請求項
    １記載のプリント配線基板。
JP1991027039U 1991-03-29 1991-03-29 プリント配線基板 Pending JPH04116408U (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1991027039U JPH04116408U (ja) 1991-03-29 1991-03-29 プリント配線基板
GB9206752A GB2254157B (en) 1991-03-29 1992-03-27 Printed circuit board
US08/357,076 US5486656A (en) 1991-03-29 1994-12-15 Printed circuit board having an extra plate connected to a product portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991027039U JPH04116408U (ja) 1991-03-29 1991-03-29 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH04116408U true JPH04116408U (ja) 1992-10-19

Family

ID=12209928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991027039U Pending JPH04116408U (ja) 1991-03-29 1991-03-29 プリント配線基板

Country Status (3)

Country Link
US (1) US5486656A (ja)
JP (1) JPH04116408U (ja)
GB (1) GB2254157B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024101240A1 (ja) * 2022-11-09 2024-05-16 京セラ株式会社 多層基板、複合フィルタ、通信装置、多層基板の検査方法、多層基板の製造方法、および複合フィルタの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013214478A1 (de) * 2013-07-24 2015-01-29 Automotive Lighting Reutlingen Gmbh Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156486A (ja) * 1984-08-28 1986-03-22 沖電気工業株式会社 厚膜基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3213325A (en) * 1962-10-05 1965-10-19 Litton Prec Products Inc Weldable terminal
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
GB2143954A (en) * 1983-07-22 1985-02-20 Sharetree Ltd A capacitive method and apparatus for checking connections of a printed circuit board
US4793058A (en) * 1985-04-04 1988-12-27 Aries Electronics, Inc. Method of making an electrical connector
US4730238A (en) * 1986-10-01 1988-03-08 Gould Inc. Double sided mounting module for surface mount integrated circuits
US5177069A (en) * 1989-12-13 1993-01-05 Kissei Pharmaceutical Co., Ltd. Naphthysulfonylalkanoic acid compounds and pharmaceutical compositions thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156486A (ja) * 1984-08-28 1986-03-22 沖電気工業株式会社 厚膜基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024101240A1 (ja) * 2022-11-09 2024-05-16 京セラ株式会社 多層基板、複合フィルタ、通信装置、多層基板の検査方法、多層基板の製造方法、および複合フィルタの製造方法

Also Published As

Publication number Publication date
GB9206752D0 (en) 1992-05-13
US5486656A (en) 1996-01-23
GB2254157A (en) 1992-09-30
GB2254157B (en) 1995-06-21

Similar Documents

Publication Publication Date Title
JP2001217508A5 (ja)
CN109804256A (zh) 电磁阻抗测量装置和电磁阻抗校正方法
JP4034888B2 (ja) プリント配線板におけるテストクーポン
JPH04116408U (ja) プリント配線基板
KR920005985B1 (ko) 인쇄회로 및 그 제조공정
DE69532624T2 (de) Thermisches Detektorelement
JP3093308U (ja) カードコネクタ構造
US4991284A (en) Method for manufacturing thick film circuit board device
KR100519012B1 (ko) 적층 부품의 캘리브레이션용 소자 및 그의 제조 방법
JPS63278399A (ja) 混成厚膜回路の構成方法
US20040085150A1 (en) Terminations for shielded transmission lines fabricated on a substrate
JPH08340163A (ja) プリント配線板
DE102018106107A1 (de) Nebenschluss
JP3614750B2 (ja) 誘電特性の算出方法
JP2759299B2 (ja) スルーホールを有するプリント配線板
JPS5927068Y2 (ja) 混成集積回路
JPH0230845Y2 (ja)
JPH043831B2 (ja)
JPH0325966A (ja) 圧膜回路基板の製造方法
JPS60253303A (ja) マイクロストリツプ線路
JP3093770U (ja) プリント基板
JPH0555605U (ja) 多層基板
JPH09199910A (ja) ストリップ線路
JPH0770362B2 (ja) 混成集積回路装置
JPH04133468U (ja) プリント基板