JPS6155280B2 - - Google Patents

Info

Publication number
JPS6155280B2
JPS6155280B2 JP59112977A JP11297784A JPS6155280B2 JP S6155280 B2 JPS6155280 B2 JP S6155280B2 JP 59112977 A JP59112977 A JP 59112977A JP 11297784 A JP11297784 A JP 11297784A JP S6155280 B2 JPS6155280 B2 JP S6155280B2
Authority
JP
Japan
Prior art keywords
wiring layer
ceramic
wiring
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59112977A
Other languages
English (en)
Other versions
JPS6024093A (ja
Inventor
Kanji Ootsuka
Michiaki Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11297784A priority Critical patent/JPS6024093A/ja
Publication of JPS6024093A publication Critical patent/JPS6024093A/ja
Publication of JPS6155280B2 publication Critical patent/JPS6155280B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明はセラミツク配線基板の製造法に関する
もので、主としてIC(集積回路装置)を封止す
るセラミツクパツケージの製造を対象とするもの
である。
セラミツクパツケージの製造において、セラミ
ツクの高温焼成工程後に、半導体ペレツト、外部
リード線及び封止用キヤツプを取付けるためのメ
ツキ処理が成され、そのメタライズ配線層表面に
Ni,Auメツキ被膜が形成される。
配線層へのメツキ処理の方法としては、従来よ
り電気メツキによる方法と無電解メツキによる方
法があるが、後者の無電解メツキ法による方法で
は配線層にのみに選択的に施すことが面倒で、か
つ困難であることから、電気メツキによる方法が
一般に採用される。このような方法はたとえば、
特公昭48−52177号公報に示されている。
しかしながら、かかる方法では、セラミツクの
大基板を予め焼成し、該セラミツク大基板からセ
ラミツク配線基板の個々の小基板に分離した後、
必要に応じ、Ni,Auメツキがなされる。従つ
て、メツキ方法が複雑となる欠点を有する。
ところで、電気メツキ法による場合、配線が夫
夫独立しているとこれらに同時にメツキを施すこ
とができないので、セラミツク基板の余白部分を
利用して配線相互間を接続する構造にしている。
そして、焼成後、導通個所の一部をメツキ用電極
として配線層にメツキを施している。
その後、不要な導通配線層(補助配線層)の部
分を切断し、セラミツク配線基板を個々の小基板
に分離する境界線に沿つて分離溝を形成し、然る
後、該溝に沿つて切断し所定のセラミツクパツケ
ージを作る。
しかしながら、焼成後のセラミツク基板は硬質
でこの基板に正確でしかも深い分離溝を形成する
ことは困難である。そのために、その後に行なう
切断分離の確実性が悪く不良品が多量に出ること
になつた。また、分離溝の形成にはダイヤモンド
カツターを使用するが、焼成後のセラミツク基板
は前述したように硬質であるため、カツター摩耗
が激しくカツターの交換頻度が高くなり、その結
果セラミツク配線基板の製造単価が高価になる問
題があつた。
上記の対策として、焼成前の未焼成セラミツク
の大基板の状態で分離溝を形成し、セラミツク大
基板の余白部分を利用して、個々に分離されるべ
き、セラミツク配線小基板に電気メツキのための
相互配線を形成する方法が、昭和50年4月17日付
で公開された西ドイツ公開特許第2447284号明細
書に示されている。この西ドイツ公開特許明細書
の第3図および第4図から明らかにされているよ
うに、未焼成の多層セラミツク基板の最下層セラ
ミツク基板70に分離用溝60を形成すると同時
に、各独立した配線部を電気メツキするために、
第6図に示すように、分離されるべきセラミツク
配線基板の端子間に補助配線層42を形成し、焼
成後、その補助配線層42を通して電気メツキす
る技術が示されている。
しかしながら、かかる方法は、分離されるべき
単位配線パターンにおける端子36の相互間に補
助配線層42が延在することとなるので、セラミ
ツクパツケージを完成させた時に、端子間に余分
な配線部が残存することとなり、複雑な配線を有
するパツケージまたは端子数を多く必要とするパ
ツケージの製造には適していないこと、また、残
存する余分な配線部のために漂遊容量が大とな
り、高速用セラミツクパツケージとしては不向き
であること、さらには、四角形のセラミツクパツ
ケージの相対向する辺に設けられる端子数(リー
ド数)が異なる場合には、このような方法が採用
できないという欠点がある。
本発明は上記した困難な問題を解決するために
なされたもので、その目的は、焼成前のセラミツ
ク配線基板にあらかじめ分離溝を形成してもメツ
キ用導通配線層が切断されないようにして配線層
に電気メツキ法によりメツキを施せるようにし、
もつて、セラミツク基板の切断を容易ならしめ、
かつ確実にできるようにするとともに安価なセラ
ミツク配線基板を提供することにある。
上記目的を達成するための本発明の基本構成
は、未焼成状態のセラミツク大形基板上に、後工
程で境界線に沿つて四角形の個別基板に分離され
るべき単位配線層パターンを互いに離間させて縦
横に複数形成するとともに、隣接する単位配線層
パターン間を離間せしめているセラミツク基板上
に、境界線に沿つて延在し、かつ、それらの単位
配線層パターンを電気的に共通接続するための補
助配線層を縦横に形成し、前記境界線が横切る前
記単位配線層パターンの各配線層に対し、前記境
界線に対応する位置にスルーホール導体層を配設
し、前記スルーホール導体層を通る境界線上に沿
つて前記スルーホール導体層より幅の細い分離溝
を前記セラミツク大形基板に縦横に形成した後、
前記大形基板を焼成し、しかる後、前記補助配線
層および前記スルーホール導体層を通して前記単
位配線層パターンに電気メツキを施し、前記分離
溝に沿つて前記大形基板を四角形の個別基板に切
断することを特徴とする。
以下本発明の一実施例を図面を参照しながら具
体的に説明する。
(1) 打抜き切断により未焼成セラミツクシートを
所定形状に打抜いて、大寸法の未焼成セラミツ
ク基板(上層、中層、下層)1,2,3を形成
し、それぞれ各基板表面に所定のパターンの配
線層(導体層)4,5,6を形成するとともに
スルーホール部にもスルーホール導体層7を形
成する。同時に積層するときの上層板1の上面
及び下層板3の下面のそれぞれの余白部にそれ
ぞれ独立した配線層(導体層)4及び6を相互
に接続する補助配線層8及び9を形成する。そ
して、3層の未焼成セラミツク板1,2,3を
積層し第1図に示すような大きな未焼成セラミ
ツク配線基板を形成する。なお、上記スルーホ
ール導体層7は一方でセラミツク板2上面に形
成された配線層5とセラミツク板3下面に形成
された配線層6と接続し、他方、各基板毎に分
離するX方向及びY方向の境界線X線及びY線
に沿つて配設されている。
(2) 次に積層した未焼成セラミツク配線基板の下
面に、各基板毎に分離する境界線X線及びY線
に沿つて第2図に示すように基板の厚さの約1/
10の深さの分離溝10を形成する。この分離溝
10はホツトプレスにより一体化して未焼成セ
ラミツク配線基板を形成するとき同時に形成す
るようにしてもよい。分離溝10は同時に各ス
ルーホール導体層7の中央を通るようになる。
なお、この分離溝10の形成によつて各配線層
を相互接続している補助配線層9が切断される
ことはない。
(3) 次に上記大形未焼成配線基板を1100℃〜1200
℃で焼成し焼成セラミツク配線基板にする。そ
の後各配線層4及び6を相互接続する補助配線
層8及び9をそれぞれ電気メツキ用一電極とし
て基板上に露出する配線層4,5,6上面に
Ni又はAuメツキを施す。然る後、焼成大形セ
ラミツク配線基板を上記分離溝10に沿つて切
断し、第3図に示すようにセラミツクパツケー
ジを得る。
以上実施例で説明したような本発明によれば下
記の理由から上記目的が達成できる。
すなわち、本発明によれば、未焼成セラミツク
配線基板の状態で各セラミツク基板毎に分離する
分離溝を形成しても、この分離溝をスルーホール
導体層上に形成するため、このスルーホール導体
層内部で接続しており、配線相互間を接続してい
るメツキ用補助配線層が切断されることがない。
したがつて、その後の焼成し、配線の一端を電極
とし電気メツキ法により、配線層上にメツキを施
すことができる。
また、未焼成セラミツク基板の状態のときに形
成した深い分離溝を基線として、焼成後各セラミ
ツク配線基板に切断することから、切断を容易な
らしめ、かつ確実に切断できる。
さらに本発明によれば、分離溝を未焼成セラミ
ツク基板に形成しておくから、ダイヤモンドカツ
ターを使う必要がなく、かつカツターの消耗がな
い。したがつて、安価なセラミツク配線基板を提
供することがきる。
さらに本発明によれば、四角形に切断されるべ
き単位配線層パターンの端部は補助配線層にスル
ーホール導体層を通して電気的接続できるので、
単位配線層パターンのスルーホール導体層が形成
されるべき配線部の幅を小さくできる。すなわ
ち、高密度に単位配線層パターンのターミナルを
設置することができる。補助配線層は隣接する単
位配線層パターン間にくし状に配設できるので、
補助配線層と単位配線層パターンとの電気的接続
パターンを単純なものとすることができる。この
とき補助配線層は分離溝間に縦横に形成されるの
で、単位配線パターンの端子となるべき配線部を
密に形成しても容易にメツキ電流を供給できると
ともに、縦横に延在する補助配線層のためにメツ
キ電流を供給するための電流通路の分布抵抗を小
さくすることができ、これによつて、メツキ時間
の短縮および各メツキ層の膜厚の均一化が可能と
なる。
本発明は上記実施例に限定されず、これ以外に
下記の形態で実施できるものである。
上記実施例においては、上下層間の二つの配線
層を相互接続するスルーホール導体層に、各セラ
ミツク配線基板に分離する分離溝を形成したが、
上下相間を相互接続するスルーホール導体層とは
別に、各配線層を相互接続する補助配線層の切断
を防止するためにスルーホール導体層を設け、こ
のスルーホール導体層に分離溝を形成するように
してもよい。
また、未焼成セラミツク配線基板に形成する分
離溝は基板の内面にそれぞれ形成するようにして
もよい。この場合、分離溝の形成によつて各配線
層を相互接続しているメツキ用補助配線層が切断
されないような配線パターンにする。
本発明は一般に、パツケージ以外に単なるセラ
ミツク配線基板を形成する場合にも利用できるも
のであり、多層セラミツク配線基板に限らず、単
層セラミツク配線基板の製造に利用できるもので
ある。
【図面の簡単な説明】
第1図は本発明製造工程の未焼成セラミツク配
線基板を示し、aは平面図、bはA−A断面図、
cは下面図、第2図は本発明製造工程の分離溝形
成した状態を示す断面拡大図、第3図は本発明に
より得られたセラミツク配線基板を示すもので、
a平面図、bは断面図、cは下面図を示すもので
ある。 1,2,3……セラミツク板、4,5,6……
配線層、7……スルーホール導体層、8,9……
補助配線層、10……分離溝。

Claims (1)

    【特許請求の範囲】
  1. 1 未焼成状態のセラミツク大形基板上に、後工
    程で境界線に沿つて四角形の個別基板に分離され
    るべき単位配線層パターンを互いに離間させて縦
    横に複数形成するとともに、隣接する単位配線層
    パターン間を離間せしめているセラミツク基板上
    に、境界線に沿つて延在し、かつ、それらの単位
    配線層パターンを電気的に共通接続するための補
    助配線層を縦横に形成し、前記境界線が横切る前
    記単位配線層パターンの各配線層に対し、前記境
    界線に対応する位置にスルーホール導体層を配設
    し、前記スルーホール導体層を通る境界線上に沿
    つて前記スルーホール導体層より幅の細い分離溝
    を前記セラミツク大形基板に縦横に形成した後、
    前記大形基板を焼成し、しかる後、前記補助配線
    層および前記スルーホール導体層を通して前記単
    位配線層パターンに電気メツキを施し、前記分離
    溝に沿つて前記大形基板を四角形の個別基板に切
    断することを特徴とするセラミツク配線層基板の
    製法。
JP11297784A 1984-06-04 1984-06-04 セラミツク配線基板の製造法 Granted JPS6024093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11297784A JPS6024093A (ja) 1984-06-04 1984-06-04 セラミツク配線基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11297784A JPS6024093A (ja) 1984-06-04 1984-06-04 セラミツク配線基板の製造法

Publications (2)

Publication Number Publication Date
JPS6024093A JPS6024093A (ja) 1985-02-06
JPS6155280B2 true JPS6155280B2 (ja) 1986-11-27

Family

ID=14600301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11297784A Granted JPS6024093A (ja) 1984-06-04 1984-06-04 セラミツク配線基板の製造法

Country Status (1)

Country Link
JP (1) JPS6024093A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123182B2 (ja) * 1986-05-20 1995-12-25 日立マクセル株式会社 半導体装置
JP4605945B2 (ja) * 2001-06-28 2011-01-05 京セラ株式会社 多数個取り配線基板、電子装置の製造方法
JP5106374B2 (ja) * 2008-07-28 2012-12-26 京セラ株式会社 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2447284A1 (de) * 1973-10-04 1975-04-17 Minnesota Mining & Mfg Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2447284A1 (de) * 1973-10-04 1975-04-17 Minnesota Mining & Mfg Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten
JPS5062773A (ja) * 1973-10-04 1975-05-28
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate

Also Published As

Publication number Publication date
JPS6024093A (ja) 1985-02-06

Similar Documents

Publication Publication Date Title
US4328530A (en) Multiple layer, ceramic carrier for high switching speed VLSI chips
US4426773A (en) Array of electronic packaging substrates
US5006673A (en) Fabrication of pad array carriers from a universal interconnect structure
US4681656A (en) IC carrier system
US4438561A (en) Method of reworking printed circuit boards
JP4897961B2 (ja) 電子部品検査用配線基板およびその製造方法
JP4703342B2 (ja) 配線基板の製造方法
US5700549A (en) Structure to reduce stress in multilayer ceramic substrates
US4487993A (en) High density electronic circuits having very narrow conductors
JPS5842639B2 (ja) セラミツク配線基板の製造法
JPS58114498A (ja) 基板
CN101534607B (zh) 打线基板及其制作方法
KR930001266B1 (ko) 집적회로의 다량 제조방법
EP0166762A1 (en) Electrical circuitry
US4652065A (en) Method and apparatus for providing a carrier termination for a semiconductor package
JPS6155280B2 (ja)
EP0332747B1 (en) Tape automated bonding package
US4461077A (en) Method for preparing ceramic articles having raised, selectively metallized electrical contact points
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
JP3994312B2 (ja) プリント配線板およびその製造方法およびインターポーザ基板
JPH025027B2 (ja)
JPH087649Y2 (ja) プリント配線板
JP2009194000A (ja) 多数個取り配線基板
JPS5831422Y2 (ja) 半導体装置組み立て基板
EP0225333B1 (en) Mini chip carrier slotted array