CN1315745A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1315745A CN1315745A CN01111864A CN01111864A CN1315745A CN 1315745 A CN1315745 A CN 1315745A CN 01111864 A CN01111864 A CN 01111864A CN 01111864 A CN01111864 A CN 01111864A CN 1315745 A CN1315745 A CN 1315745A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- film
- dielectric
- dielectric film
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 55
- 239000011229 interlayer Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 22
- 230000005684 electric field Effects 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
使得在实现器件的微细化的同时,形成大电容值的电容器或具有2种以上的电容值的多个电容器成为可能,且使得缓和电场集中成为可能。在绝缘膜内形成第1布线13,与该第1布线13分开来地形成由下部电极膜15和上部电极膜17和电介质膜16构成的电容器28。此外,构成电容器28的电介质膜16的膜厚与把Cu扩散防止膜14的膜厚和硅氮化膜19和21的膜厚加起来的膜厚大体上相等。
Description
本发明涉及具有电容器的半导体装置及其制造方法。
近些年来，伴随着器件的微细化，已可以提供使用双金属镶嵌构造Cu布线的半导体装置。
现有的双金属镶嵌构造的半导体装置，如图15所示，在SiO2膜内例如形成了由Cu构成的第1布线62。在该第1布线62上边形成电介质膜63，在该电介质膜63上边形成上部电极64。再在层间绝缘膜65内形成连接到上部电极64上的通孔66，形成连接到该通孔66上的例如由Cu构成的第2布线67。
在这样的半导体装置中，形成由第1布线、电介质膜63、上部电极64构成的电容器68。即，埋入到SiO2膜61内的第1布线62，具有作为电容器68的下部电极的作用。
但是，在上述现有的半导体装置中，电容器68的电容值，由下部电极62和上部电极64之内具有小的表面积的电极的表面积决定。为此，在要求大电容值的电容器的情况下，不仅要加大上部电极64的表面积，还必须加大下部电极62的表面积。因此，要在形成大电容值的电容器的同时，实现器件的微细化是非常困难的。
此外，图17示出了图16的B部分的扩大图。如图17所示，由于电介质膜63一侧的上部电极64的端部64a变成为锐角，故在该端部64a上将发生电场集中。因此，产生了器件的可靠性降低的问题。
再有，作为模拟无源器件使用的电容器的大多数，虽然是已固定为一种电容值，但是，产生了要在一个层间内需要具有各种电容值的电容器的情况。例如，要想应对在电容器的电容值中会产生波动性的电容器的配对性的问题，人们认为要减小因电容值的波动性而产生的影响。但是，如果加大电容器的面积，则将产生伴随着充电的延迟时间变长的问题。因此，还需要减小电容器的单位面积的电容值。因为这样的电容值小的电容器可以缩短充电时间，可以实现伴随着充电的延迟时间的缩短。为应对这样的要求，就产生了在一个层间内形成具有2种以上电容值的多个电容器而不会增大芯片面积的必要。
如上所述，在现有的半导体装置中，要在实现器件的微细化的同时，形成大电容值的电容器或具有2种以上电容值的多个电容器是非常困难的。此外，还存在着电场集中于电极的端部，器件的可靠性降低的问题。
本发明就是为解决上述课题而发明的，目的在于提供使得在实现器件的微细化的同时，形成大电容值的电容器或具有2种以上电容值的多个电容器成为可能，而且还可以缓和电场集中的半导体装置及其制造方法。
为实现上述目的，本方面使用以下所示方式。
本发明的第1半导体装置的特征是具备：在第1绝缘膜内选择性地形成的布线；在整个面上形成的第2绝缘膜；在上述布线以外的上述第2绝缘膜上边形成的第1电极膜；在上述第1电极膜上边形成、具有膜厚薄的区域的第3绝缘膜；在上述膜厚薄的区域以外的第3绝缘膜上边形成的第2电极膜；覆盖上述第2电极膜、且在上述第3绝缘膜的膜厚薄的区域上边形成的第4绝缘膜；在整个面上形成的第5绝缘膜；在上述第5绝缘膜上边形成的第1层间绝缘膜；在上述第1层间绝缘膜上边形成的第2层间绝缘膜；与在上述第1层间绝缘膜内形成的上述第2电极膜连接的第1通孔；至少侧面与上述膜厚薄的区域的第3绝缘膜接连，并与在上述第1层间绝缘膜内形成的上述第1电极膜连接的第2通孔；与在上述第1层间绝缘膜内形成的上述布线连接的第3通孔；分别位于在上述第2层间绝缘膜内形成的上述第1、第2、第3通孔上边的布线沟槽。
用上述第1、第2电极膜和上述第3绝缘膜形成电容器。
把上述第2绝缘膜的膜厚、上述第3绝缘膜的膜厚和把上述第4和第5绝缘膜的膜厚加起来的膜厚形成为大体上相等。
理想的是，上述第3绝缘膜在上述第1电极膜上边的一部分上形成，上述第2通孔的侧面与上述第4、第5绝缘膜接连。
本发明的第2半导体装置，具备：在第1绝缘膜内形成的第1布线；在整个面上形成的第2绝缘膜；与在上述第2绝缘膜内形成的上述第1布线连接的第1、第2连接孔；在上述第1连接孔上边形成的第1电极膜；形成为覆盖上述第1电极膜的第3绝缘膜；在上述第3绝缘膜上边形成的第2电极膜；在上述第2电极膜上边形成的第2布线；与上述第2布线离开一个间隙、与上述第2连接孔连接的第3布线。
由上述第1、第2电极膜和上述第3绝缘膜形成电容器。
本发明的第3半导体装置，具备：在第1绝缘膜内选择性地形成的布线；在整个面上形成的第2绝缘膜；在上述第2绝缘膜上边与上述布线的一部分进行重叠那样地形成的第1电极膜；在上述第1电极膜上边的一部分上形成的第3绝缘膜；在上述第3绝缘膜上边形成的第2电极膜；在整个面上形成的第1层间绝缘膜；在上述第1层间绝缘膜上边形成的第2层间绝缘膜；与在上述第1层间绝缘膜内形成的上述布线连接的第1通孔；与在上述第1层间绝缘膜内形成的上述第2电极膜连接的第2通孔；与在上述第1层间绝缘膜内形成的第1电极膜连接的第3通孔；分别位于在上述第2层间绝缘膜内形成的上述第1、第2、第3通孔上边的布线沟槽。
理想的是，用上述布线和上述第1电极膜和上述第2绝缘膜形成第1电容器，用上述第1、第2电极膜和上述第3绝缘膜形成第2电容器，上述第1、第2电容器的电容值不同。
本发明的第1半导体装置的制造方法，具备下述工序：在第1绝缘膜内形成布线的工序；在整个面上形成第2绝缘膜的工序；在上述第2绝缘膜上边形成第1电极膜的工序；在上述第1电极膜上边形成第3绝缘膜的工序；在上述第3绝缘膜上边形成第2电极膜的工序；不使上述第1电极膜的表面露出来那种程度地使上述第2电极膜和上述第3绝缘膜图形化的工序；在整个面上形成第4绝缘膜的工序；除去上述第3、第4绝缘膜和上述第1电极膜，使上述布线上边的上述第2绝缘膜的表面露出来的工序；在整个面上形成第5绝缘膜的工序；在上述第5绝缘膜上边形成第1层间绝缘膜的工序；在上述第1层间绝缘膜上边形成第2层间绝缘膜的工序；除去上述第1层间绝缘膜，在上述第1层间绝缘膜内形成与上述第2电极膜连接的第1通孔、与上述第1电极膜连接的第2通孔、与上述布线连接的第3通孔的工序；除去上述第2层间绝缘膜在上述第2层间绝缘膜内的上述第1、第2、第3通孔上边分别形成布线沟槽的工序。
理想的是，把上述第2绝缘膜的膜厚、上述第3绝缘膜的膜厚、把上述第4和第5绝缘膜的膜厚加起来的膜厚形成为大体上相等。
本发明的第2半导体装置的制造方法，具备下述工序：在第1绝缘膜内形成第1布线的工序；在整个面上形成第2绝缘膜的工序；在上述第2绝缘膜内形成与上述第1布线连接的第1、第2连接孔的工序；在上述第1连接孔上边形成第1电极膜的工序；覆盖上述第1电极膜那样地形成第3绝缘膜的工序；在上述第3绝缘膜上边形成第2电极膜的工序；使上述第2电极膜和上述第3绝缘膜图形化，使上述第2连接孔的表面和上述第2连接孔周边的上述第2绝缘膜的表面露出来的工序；在上述已图形化的上述第2电极膜上边形成第2布线的同时，形成与上述第2连接孔连接的第3布线的工序。
本发明的第3半导体装置的制造方法，具备下述工序：在第1绝缘膜内形成第1布线的工序；在整个面上形成第2绝缘膜的工序；在上述第2绝缘膜上边形成第1电极膜的工序；使得在上述布线上边的一部分上剩下上述第1电极膜那样地除去上述第1电极膜的工序；在整个面上形成第3绝缘膜的工序；在上述第3绝缘膜上形成第2电极膜的工序；使得仅仅在上述第1电极膜上边剩下那样地除去上述第3绝缘膜和上述第2电极膜的工序；在整个面上形成第1层间绝缘膜的工序；在上述第1层间绝缘膜上边形成第2层间绝缘膜的工序；除去上述第1层间绝缘膜，在上述第1层间绝缘膜内形成与上述布线连接的第1通孔、与上述第2电极膜连接的的第2通孔、与第1电极膜连接的第3通孔的工序；除去上述第2层间绝缘膜，在上述第2层间绝缘膜内的上述第1、第2、第3通孔上边分别形成布线沟槽的工序。
图1的剖面图示出了本发明的实施例1的半导体装置的制造工序。
图2的剖面图接在图1后边示出了本发明的实施例1的半导体装置的制造工序。
图3的剖面图接在图2后边示出了本发明的实施例1的半导体装置的制造工序。
图4的剖面图接在图3后边示出了本发明的实施例1的半导体装置的制造工序。
图5的剖面图接在图4后边示出了本发明的实施例1的半导体装置的制造工序。
图6的剖面图接在图5后边示出了本发明的实施例1的半导体装置的制造工序。
图7的剖面图示出来本发明的实施例2的半导体装置的制造工序。
图8的剖面图接在图7后边示出了本发明的实施例2的半导体装置的制造工序。
图9的剖面图接在图8后边示出了本发明的实施例2的半导体装置的制造工序。
图10的剖面图是图9的A部分的扩大图，示出来本发明的实施例2的电极端部。
图11对实施例2和现有技术中的电极端部的电场强度进行了比较。
图12的剖面图示出了本发明的实施例3的半导体装置的制造工序。
图13的剖面图接在图12后边示出了本发明的实施例3的半导体装置的制造工序。
图14的剖面图接在图13后边示出了本发明的实施例3的半导体装置的制造工序。
图15的剖面图接在图14后边示出了本发明的实施例3的半导体装置的制造工序。
图16的剖面图示出来现有技术的半导体装置。
图17的剖面图是图16的B部分的扩大图，示出来现有技术中的电极端部。
以下，参看附图说明本发明的实施例。
[实施例1]
实施例1，对具有双金属镶嵌构造的Cu布线的半导体装置进行说明。以下，对实施例1中的半导体装置的制造方法进行说明。
首先，如图1所示，在SiO2膜11内形成了布线沟槽11a之后，在整个面上形成势垒金属层12。在该势垒金属层12上边形成例如Cu之类的布线材料，把布线沟槽11a填埋起来。其次，借助于CMP(Chemical Mechanical Polish，化学机械抛光)等，一直到SiO2膜11的表面露出来为止，使布线材料、势垒金属层12平坦化，形成埋入到SiO2膜11内的第1布线13。
其次，用溅射法，在整个面上形成例如由SiN膜构成的Cu扩散防止膜14，在该Cu扩散防止膜14上边形成例如由TiN膜构成的下部电极膜15。在该下部电极膜15上边形成例如由Ta2O5膜构成的上部电极膜17。在这里，Cu扩散防止膜14的膜厚，例如作成为50nm，下部电极膜15的膜厚例如作成为60nm，电介质膜16的膜厚例如作成为50nm，上部电极膜17的膜厚例如作成为50nm。
其次，如图2所示，在上部电极膜17上边形成光刻胶膜18，用光刻技术使该光刻胶膜图形化。以该图形化后的光刻胶膜18为掩模，用RIE(Reactive Ion Etching，反应性离子刻蚀)除去上部电极膜17。在这里，在除去上部电极膜17的同时，还除去仅仅30nm的电介质膜16。结果是可以形成部分地具有比上部电极膜17的宽度还大的宽度的电介质膜16。这样一来，就可以形成由上部电极膜17、电介质膜16、下部电极膜15构成的电容器28。然后，除去光刻胶膜18。
其次，如图3所示，在整个面上形成SiN膜19。在该SiN膜19上边形成光刻胶膜20，用光刻技术使该光刻胶膜20图形化。以该图形化后的光刻胶20为掩模，用RIE除去SiN膜19、电介质膜16、下部电极膜15，使Cu扩散防止膜14的表面露出来。然后，除去光刻胶膜20。
其次，如图4所示，在整个面上形成SiN膜21。在这里，把SiN膜19和20的膜厚加起来的膜厚，例如作成为大约50nm左右。
其次，如图5所示，用PEVCD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学汽相淀积)法，在整个面上形成例如由SiO2膜构成的第1层间绝缘膜22，用CMP法，使第1层间绝缘膜22平坦化。在该平坦化后的第1层间绝缘膜22上边形成第2层间绝缘膜23。该第2层间绝缘膜23，由例如SiN膜之类的低介电系数层间绝缘膜构成。借助于此，就可以实现布线间电容的降低。
其次，用光刻技术和RIE除去第1层间绝缘膜，在第1层间绝缘膜22内形成通孔24a、24b、24c。在这里，通孔24a与上部电极膜17连接，通孔24b与下部电极膜15连接，通孔24c与第1布线13连接。
其次，刻蚀第2层间绝缘膜23，在第2层间绝缘膜23内的通孔24a、24b、24c上边，分别形成布线沟槽25。
其次，如图6所示，在整个面上形成例如由TaN构成的势垒金属层26。在该势垒金属层26上边形成例如Cu之类的布线材料，用该布线材料把通孔24a、24b、24c和布线沟槽25填埋起来。其次，用CMP等，一直到使第2层间绝缘膜23的表面露出来为止，使势垒金属层26和布线材料平坦化，形成第2布线27。
倘采用上述实施例1，则可以不把第2布线13当作电容器的下部电极地与第1布线分开来地形成电容器28。因此，通过仅仅调整下部电极15和上部电极17的面积的办法，就可以形成大电容值的电容器而无须加大第1布线。因此，器件的微细化也将会变得容易起来。
此外，在上部电极17的加工时，采用完全不刻蚀下部电极15上边的电介质膜16的办法，就可以形成部分地具有比上部电极膜17的宽度还大的宽度的电介质膜16。借助于此，在可以防止形成漏电流通路的同时，还可以缓和在上部电极17端部上的电场集中。
此外，电容器28上下的绝缘膜14、19、21，由于不是象现有技术那样被通孔的高度所左右的层间绝缘膜，故绝缘膜14、19、21的膜厚的调整是容易的。为此，可以使电介质膜16的膜厚(50nm)变成为与SiN膜19和20的膜厚(50nm)或Cu扩散防止膜14的膜厚(50nm)大体上相同。因此，由于可以减小电介质膜16与SiN膜19、20和Cu扩散防止膜14的膜厚之差，故可以避免接触电阻的增大。
此外，通孔24a、24b、24c，可以在形成了电容器28之后形成。即，在电容器28形成时，由于在第1布线13的表面上已经形成了Cu扩散防止膜14，故可以防止第1布线13中的Cu污染。
此外，如上所述，由于电容器28与第1布线13分开来形成，故第1布线13仅仅在通孔24a的下边形成即可。就象现有技术那样，在第1布线62的表面积大的情况下，归因于第1布线62的膜的减少，电介质膜63的面积受到限制的问题就变得显著起来。但是，由于可以使第1布线13的表面积形成得比现有技术小，故可以抑制膜减少的问题。再有，即便是Cu扩散防止膜14中的介电系数高，由于仅仅在一部分上形成第1布线13，故可以减小寄生电容。
另外，在实施例1中，通孔24b的侧面虽然已与硅氮化膜19、21或电介质膜16接连，但是并不限定与此。例如，也可以作成为这样的构造：在下部电极15上边的一部分上形成电介质膜16，使通孔24b的侧面与硅氮化膜19、21接连。在这种情况下，具有可以使通孔24a、24b、24c的加工条件(刻蚀条件)相等的优点。
[实施例2]
实施例2对具有Al布线的半导体装置进行说明。以下，对实施例2的半导体装置的制造方法进行说明。
首先，如图7所示，在SiO2膜31内形成由Al构成的第1布线32。其次，在整个面上形成例如由SiO2膜构成的层间绝缘膜33，在该层间绝缘膜33内形成通孔34a、34b。其次，在整个面上形成例如由SiN构成的下部电极膜35，该下部电极膜35被图形化为仅仅在通孔34a上边才会剩下。在这里，设下部电极膜35的膜厚例如为60nm。
其次，如图8所示，在整个面上形成例如由Ta2O5膜构成的电介质膜36，在该电介质膜36上边形成例如由TiN构成的上部电极膜37。在这里，设电介质膜36的膜厚例如为50nm，设上部电极膜37的膜厚例如为50nm。
其次，形成光刻胶膜(未画出来)使该光刻胶膜图形化为在通孔34b上边以外才会剩下。以该图形化的光刻胶膜为掩模，除去上部电极膜37和电介质膜36，使通孔34b的表面和通孔34b周边的层间绝缘膜33的表面露出来。借助于此就可以形成由下部电极膜35、电介质膜36和上部电极膜37构成的电容器。然后，除去光刻胶膜。
其次，如图9所示，在整个面上形成了由Al构成的布线材料并使之图形化。结果是在上部电极膜37上边形成第2布线38的同时，还可以形成与通孔34b连接的第3布线38b。
图10示出了图9的A部分的扩大图，图11示出了现有技术与本发明进行比较的电极端部处的电场强度。
如图10所示，电介质膜36一侧的下部电极35的端部35a已变成为钝角。因此，如图11所示，与现有技术比较，本发明电极端部的电场已减弱。
倘采用上述实施例2，下部电极35的宽度形成得比电介质膜36和上部电极37还小，下部电极35变成为已被电介质膜36和上部电极37覆盖起来的构造。借助于此，由于电介质膜36一侧的下部电极35的端部35a将变成为钝角，故可以缓和电场集中于该端部64a的事态。因此，可以提高器件的可靠性。
[实施例3]
实施例3对具有双金属镶嵌构造的Cu布线和叠层构造的电容器的半导体装置进行说明。以下，对实施例3的半导体装置的制造方法进行说明。
首先，如图12所示，在SiO2膜41内形成了布线沟槽41a之后，形成势垒金属层42。在该势垒金属层42上边形成例如Cu之类的布线材料，把布线沟槽41a填埋起来。其次，用CMP等，一直到使SiO2膜41的表面露出来为止，使布线材料、势垒金属层42平坦化，形成埋入到SiO2膜41内的第1布线43。
其次，在整个面上形成例如由SiN膜构成的电介质膜44，在该电介质膜44上边形成例如由TiN膜、Ta膜等构成的中间电极膜45。
其次，如图13所示，在中间电极膜45上边形成光刻胶膜(未画出来)使之图形化。以该图形化的光刻胶膜为掩模，使得在第1布线43上边剩下一部分那样地除去中间电极膜，使电介质膜44的表面露出来。然后，除去光刻胶膜。借助于此，形成由第1布线43、电介质膜44和中间电极膜45构成的第1电容器54。在这里，第1布线43变成为第1电容器的下部电极。以下，把该第1布线43叫做下部电极。
其次，如图14所示，在整个面上形成例如由Ta2O5膜构成的电介质膜46，在该电介质膜46上边形成例如由TaN构成的上部电极膜47。其次，在上部电极膜47上边形成光刻胶膜(未画出来)进行图形化。以图形化后的光刻胶膜为掩模，使得仅仅在中间电极膜45上边剩下那样地除去上部电极膜47和电介质膜46，使电介质膜46和中间电极膜45的表面露出来。然后除去光刻胶膜。借助于此，形成由中间电极膜45、电介质膜46、上部电极膜47构成的第2电容器55。在这里，第2电容器55具有与第1电容器不同的电容值。
其次，如图15所示，用PECVD法，在整个面上形成例如SiO2膜构成的第1层间绝缘膜48，用CMP法，使第1层间绝缘膜48平坦化。在该平坦化的第1层间绝缘膜48上边形成第2层间绝缘膜49。该第2层间绝缘膜49，例如由SiN膜之类的低介电系数层间绝缘膜构成。借助于此，就可以降低布线间的电容。
其次，借助于光刻技术和RIE，除去第1层间绝缘膜48，在第1层间绝缘膜48内形成通孔50a、50b、50c。在这里，通孔50a与下部电极膜43连接，通孔50b与上部电极膜47连接，通孔50c与中间电极膜45连接。
其次，刻蚀第2层间绝缘膜49，在第2层间绝缘膜49内的通孔50a、50b、50c上边分别形成布线沟槽51。
其次，在整个面上形成例如由TaN构成的势垒金属层52。在该势垒金属层52上边，形成例如Cu之类的布线材料，用该布线材料把通孔50a、50b、50c和布线沟槽51填埋起来。其次，用CMP等，一直到第2层间绝缘膜49的表面露出来为止，使势垒金属层52和布线材料平坦化，形成第2布线53。
倘采用上述实施例3，则用叠层构造在一个层间内形成了电容器54、55。这些电容器54、55由于电容值不同，故在一个层间内可以形成具有各种电容值的多个的电容器。因此，对于现有的配对性的问题来说，就可以采用把多个电容器组合起来的办法实现大电容值化而无须加大电容器面积。此外，如果选择电容值小的电容器，还可以实现读出等的高速化。
如上所述，就可以形成可以应对各种要求的具有2种以上的电容值的多个电容器。此外，由于电容器是叠层构造，故可以缩小芯片面积，使器件的微细化成为可能。
除此之外，在不脱离其要旨的范围内，本发明还可以进行种种变形。
如上所述，倘采用本发明，就可以提供在实现器件的微细化的同时，形成大电容值的电容器或具有2种以上的电容值的多个电容器，而且还可以缓和电场集中的半导体装置及其制造方法。
Claims (12)
1．一种半导体装置，其特征是具备：
在第1绝缘膜内选择性地形成的布线；
在整个面上形成的第2绝缘膜；
在上述布线以外的上述第2绝缘膜上边形成的第1电极膜；
在上述第1电极膜上边形成、具有膜厚薄的区域的第3绝缘膜；
在上述膜厚薄的区域以外的第3绝缘膜上边形成的第2电极膜；
覆盖上述第2电极膜、且在上述第3绝缘膜的膜厚薄的区域上边形成的第4绝缘膜；
在整个面上形成的第5绝缘膜；
在上述第5绝缘膜上边形成的第1层间绝缘膜；
在上述第1层间绝缘膜上边形成的第2层间绝缘膜；
与在上述第1层间绝缘膜内形成的上述第2电极膜连接的第1通孔；
至少侧面与上述膜厚薄的区域的第3绝缘膜接连，并与在上述第1层间绝缘膜内形成的上述第1电极膜连接的第2通孔；
与在上述第1层间绝缘膜内形成的上述布线连接的第3通孔；
分别位于在上述第2层间绝缘膜内形成的上述第1、第2、第3通孔上边的布线沟槽。
2．权利要求1所述的半导体装置，其特征是：用上述第1、第2电极膜和上述第3绝缘膜形成电容器。
3．权利要求1所述的半导体装置，其特征是：上述第2绝缘膜的膜厚、上述第3绝缘膜的膜厚、把上述第4和第5绝缘膜的膜厚加起来的膜厚大体上相等。
4．权利要求1所述的半导体装置，其特征是：上述第3绝缘膜在上述第1电极膜上边的一部分上形成，上述第2通孔的侧面与上述第4、第5绝缘膜接连。
5．一种半导体装置，其特征是具备：
在第1绝缘膜内形成的第1布线；
在整个面上形成的第2绝缘膜；
与在上述第2绝缘膜内形成的上述第1布线连接的第1、第2连接孔；
在上述第1连接孔上边形成的第1电极膜；
形成为覆盖上述第1电极膜的第3绝缘膜；
在上述第3绝缘膜上边形成的第2电极膜；
在上述第2电极膜上边形成的第2布线；
与上述第2布线离开一个间隙、与上述第2连接孔连接的第3布线。
6．权利要求5所述的半导体装置，其特征是：由上述第1、第2电极膜和上述第3绝缘膜形成电容器。
7．一种半导体装置，其特征是具备：
在第1绝缘膜内选择性地形成的布线；
在整个面上形成的第2绝缘膜；
在上述第2绝缘膜上边与上述布线的一部分进行重叠那样形成的第1电极膜；
在上述第1电极膜上边的一部分上形成的第3绝缘膜；
在上述第3绝缘膜上边形成的第2电极膜；
在整个面上形成的第1层间绝缘膜；
在上述第1层间绝缘膜上边形成的第2层间绝缘膜；
与在上述第1层间绝缘膜内形成的上述布线连接的第1通孔；
与在上述第1层间绝缘膜内形成的上述第2电极膜连接的第2通孔；
与在上述第1层间绝缘膜内形成的第1电极膜连接的第3通孔；
分别位于在上述第2层间绝缘膜内形成的上述第1、第2、第3通孔上边的布线沟槽。
8．权利要求7所述的半导体装置，其特征是：用上述布线和上述第1电极膜和上述第2绝缘膜形成第1电容器，用上述第1、第2电极膜和上述第3绝缘膜形成第2电容器，上述第1、第2电容器的电容值不同。
9．一种半导体装置的制造方法，其特征是具备下述工序：
在第1绝缘膜内形成布线的工序；
在整个面上形成第2绝缘膜的工序；
在上述第2绝缘膜上边形成第1电极膜的工序；
在上述第1电极膜上边形成第3绝缘膜的工序；
在上述第3绝缘膜上边形成第2电极膜的工序；
不使上述第1电极膜的表面露出来那种程度地使上述第2电极膜和上述第3绝缘膜图形化的工序；
在整个面上形成第4绝缘膜的工序；
除去上述第3、第4绝缘膜和上述第1电极膜，使上述布线上边的上述第2绝缘膜的表面露出来的工序；
在整个面上形成第5绝缘膜的工序；
在上述第5绝缘膜上边形成第1层间绝缘膜的工序；
在上述第1层间绝缘膜上边形成第2层间绝缘膜的工序；
除去上述第1层间绝缘膜，在上述第1层间绝缘膜内形成与上述第2电极膜连接的第1通孔、与上述第1电极膜连接的第2通孔、与上述布线连接的第3通孔的工序；
除去上述第2层间绝缘膜在上述第2层间绝缘膜内的上述第1、第2、第3通孔上边分别形成布线沟槽的工序。
10．权利要求9所述的半导体装置的制造方法，其特征是：上述第2绝缘膜的膜厚、上述第3绝缘膜的膜厚、把上述第4和第5绝缘膜的膜厚加起来的膜厚大体上相等。
11．一种半导体装置的制造方法，其特征是具备下述工序：
在第1绝缘膜内形成第1布线的工序；
在整个面上形成第2绝缘膜的工序；
在上述第2绝缘膜内形成与上述第1布线连接的第1、第2连接孔的工序；
在上述第1连接孔上边形成第1电极膜的工序；
覆盖上述第1电极膜那样地形成第3绝缘膜的工序；
在上述第3绝缘膜上边形成第2电极膜的工序；
使上述第2电极膜和上述第3绝缘膜图形化，使上述第2连接孔的表面和上述第2连接孔周边的上述第2绝缘膜的表面露出来的工序；
在上述已图形化的上述第2电极膜上边形成第2布线的同时，形成与上述第2连接孔连接的第3布线的工序。
12．一种半导体装置的制造方法，其特征是具备下述工序：
在第1绝缘膜内形成第1布线的工序；
在整个面上形成第2绝缘膜的工序；
在上述第2绝缘膜上边形成第1电极膜的工序；
使得在上述布线上边的一部分上剩下上述第1电极膜那样地除去上述第1电极膜的工序；
在整个面上形成第3绝缘膜的工序；
在上述第3绝缘膜上形成第2电极膜的工序；
使得仅仅在上述第1电极膜上边剩下那样地除去上述第3绝缘膜和上述第2电极膜的工序；
在整个面上形成第1层间绝缘膜的工序；
在上述第1层间绝缘膜上边形成第2层间绝缘膜的工序；
除去上述第1层间绝缘膜，在上述第1层间绝缘膜内形成与上述布线连接的第1通孔、与上述第2电极膜连接的第2通孔、与第1电极膜连接的第3通孔的工序；
除去上述第2层间绝缘膜，在上述第2层间绝缘膜内的上述第1、第2、第3通孔上边分别形成布线沟槽的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP089290/2000 | 2000-03-28 | ||
| JP2000089290A JP3505465B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100282752A Division CN100541779C (zh) | 2000-03-28 | 2001-03-22 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1315745A true CN1315745A (zh) | 2001-10-03 |
| CN1177365C CN1177365C (zh) | 2004-11-24 |
Family
ID=18605066
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011118644A Expired - Fee Related CN1177365C (zh) | 2000-03-28 | 2001-03-22 | 半导体装置及其制造方法 |
| CNB2004100282752A Expired - Lifetime CN100541779C (zh) | 2000-03-28 | 2001-03-22 | 半导体装置及其制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100282752A Expired - Lifetime CN100541779C (zh) | 2000-03-28 | 2001-03-22 | 半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US20010026003A1 (zh) |
| JP (1) | JP3505465B2 (zh) |
| KR (1) | KR100398015B1 (zh) |
| CN (2) | CN1177365C (zh) |
| TW (1) | TW490804B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242094B2 (en) | 2002-07-26 | 2007-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device having capacitor formed in multilayer wiring structure |
| CN101266973B (zh) * | 2007-03-15 | 2011-08-10 | 瑞萨电子株式会社 | 半导体器件及其制造工艺 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109610A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| US6750113B2 (en) * | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
| JP3895126B2 (ja) * | 2001-04-23 | 2007-03-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US6881999B2 (en) * | 2002-03-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device with analog capacitor and method of fabricating the same |
| US6593185B1 (en) * | 2002-05-17 | 2003-07-15 | United Microelectronics Corp. | Method of forming embedded capacitor structure applied to logic integrated circuit |
| JP2004014770A (ja) | 2002-06-06 | 2004-01-15 | Renesas Technology Corp | 半導体装置 |
| JP2004022551A (ja) | 2002-06-12 | 2004-01-22 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| KR100456829B1 (ko) * | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
| JP4094904B2 (ja) * | 2002-07-22 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
| US6784478B2 (en) * | 2002-09-30 | 2004-08-31 | Agere Systems Inc. | Junction capacitor structure and fabrication method therefor in a dual damascene process |
| JP2004152796A (ja) | 2002-10-28 | 2004-05-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3822569B2 (ja) | 2003-02-28 | 2006-09-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100539198B1 (ko) | 2003-03-10 | 2005-12-27 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조 방법 |
| JP2004273920A (ja) | 2003-03-11 | 2004-09-30 | Toshiba Corp | 半導体装置 |
| DE10324066A1 (de) * | 2003-05-27 | 2004-12-30 | Texas Instruments Deutschland Gmbh | Stapelkondensator und Verfahren zur Herstellung eines solchen |
| JP2005079513A (ja) * | 2003-09-03 | 2005-03-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100585115B1 (ko) * | 2003-12-10 | 2006-05-30 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법 |
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR100591148B1 (ko) | 2003-12-31 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 장치의 캐패시터 및 그의 제조 방법 |
| JP2005252067A (ja) * | 2004-03-05 | 2005-09-15 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| US6919244B1 (en) * | 2004-03-10 | 2005-07-19 | Motorola, Inc. | Method of making a semiconductor device, and semiconductor device made thereby |
| US20050255664A1 (en) * | 2004-05-12 | 2005-11-17 | Ching-Hung Kao | Method of forming a metal-insulator-metal capacitor |
| KR20070015210A (ko) * | 2004-05-15 | 2007-02-01 | 씨-코어 테크놀로지즈, 인코포레이티드 | 수지로 충전된 채널을 포함하는 전도성 억제 코어를 가지는인쇄 배선 기판 |
| JP4338614B2 (ja) * | 2004-09-29 | 2009-10-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR100588373B1 (ko) | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성 방법 |
| KR100791676B1 (ko) * | 2005-12-16 | 2008-01-03 | 동부일렉트로닉스 주식회사 | 커패시터의 형성 방법 |
| US7964470B2 (en) * | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| JP2006310891A (ja) * | 2006-08-07 | 2006-11-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7468525B2 (en) * | 2006-12-05 | 2008-12-23 | Spansion Llc | Test structures for development of metal-insulator-metal (MIM) devices |
| US7460423B2 (en) * | 2007-01-05 | 2008-12-02 | International Business Machines Corporation | Hierarchical 2T-DRAM with self-timed sensing |
| US8445913B2 (en) * | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| JP5446120B2 (ja) * | 2008-04-23 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2012164714A (ja) * | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP5955045B2 (ja) * | 2012-03-14 | 2016-07-20 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN105304615B (zh) | 2014-06-05 | 2018-03-23 | 联华电子股份有限公司 | 半导体结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162731A (ja) | 1988-12-16 | 1990-06-22 | Hitachi Ltd | 薄膜素子基板 |
| JPH03174729A (ja) | 1989-09-07 | 1991-07-29 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2570139B2 (ja) | 1993-10-29 | 1997-01-08 | 日本電気株式会社 | 半導体装置の埋め込み配線の形成方法 |
| JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| US6066868A (en) * | 1999-03-31 | 2000-05-23 | Radiant Technologies, Inc. | Ferroelectric based memory devices utilizing hydrogen barriers and getters |
| US6459562B1 (en) * | 2001-05-22 | 2002-10-01 | Conexant Systems, Inc. | High density metal insulator metal capacitors |
| JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-03-28 JP JP2000089290A patent/JP3505465B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-13 TW TW090105775A patent/TW490804B/zh not_active IP Right Cessation
- 2001-03-21 KR KR10-2001-0014582A patent/KR100398015B1/ko not_active IP Right Cessation
- 2001-03-22 CN CNB011118644A patent/CN1177365C/zh not_active Expired - Fee Related
- 2001-03-22 CN CNB2004100282752A patent/CN100541779C/zh not_active Expired - Lifetime
- 2001-03-22 US US09/813,986 patent/US20010026003A1/en not_active Abandoned
-
2002
- 2002-10-03 US US10/263,186 patent/US6746929B2/en not_active Expired - Fee Related
-
2004
- 2004-02-04 US US10/770,489 patent/US6998663B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242094B2 (en) | 2002-07-26 | 2007-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device having capacitor formed in multilayer wiring structure |
| CN101266973B (zh) * | 2007-03-15 | 2011-08-10 | 瑞萨电子株式会社 | 半导体器件及其制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW490804B (en) | 2002-06-11 |
| KR20010093673A (ko) | 2001-10-29 |
| CN1531080A (zh) | 2004-09-22 |
| US20040155273A1 (en) | 2004-08-12 |
| US20010026003A1 (en) | 2001-10-04 |
| US20030042521A1 (en) | 2003-03-06 |
| CN100541779C (zh) | 2009-09-16 |
| US6998663B2 (en) | 2006-02-14 |
| JP2001274340A (ja) | 2001-10-05 |
| US6746929B2 (en) | 2004-06-08 |
| JP3505465B2 (ja) | 2004-03-08 |
| KR100398015B1 (ko) | 2003-09-19 |
| CN1177365C (zh) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1177365C (zh) | 半导体装置及其制造方法 | |
| CN2741192Y (zh) | 具有高品质因子的电感 | |
| CN1197159C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN1685475A (zh) | 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法 | |
| CN1661800A (zh) | 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法 | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| CN1716640A (zh) | 微电动机械系统可变电容器的制造方法 | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1959976A (zh) | 后端金属化结构及其制造方法 | |
| CN101030552A (zh) | 集成电路的制造方法、金属－绝缘层－金属电容形成方法 | |
| CN1881558A (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| CN101064296A (zh) | 半导体装置及其制造方法 | |
| CN1707788A (zh) | 半导体器件及其制造方法 | |
| CN1949502A (zh) | 半导体装置及集成电路装置 | |
| CN1913158A (zh) | 半导体器件及其制造方法 | |
| CN1187823C (zh) | 半导体器件及其制造方法 | |
| CN1750249A (zh) | 集成电路中的半导体装置及其制造方法 | |
| CN1862818A (zh) | 半导体器件及其制造方法 | |
| CN1595621A (zh) | 半导体器件及其制造方法 | |
| US20060115950A1 (en) | Methods of fabricating trench type capacitors including protective layers for electrodes and capacitors so formed | |
| CN1716588A (zh) | 半导体器件及其制造方法 | |
| CN1278409C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN1750265A (zh) | 半导体器件及其制造方法 | |
| CN1501492A (zh) | 一种具有空气间隔的集成电路结构及其制作方法 | |
| CN1424758A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041124 |