JP2006310891A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006310891A JP2006310891A JP2006215116A JP2006215116A JP2006310891A JP 2006310891 A JP2006310891 A JP 2006310891A JP 2006215116 A JP2006215116 A JP 2006215116A JP 2006215116 A JP2006215116 A JP 2006215116A JP 2006310891 A JP2006310891 A JP 2006310891A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mim capacitor
- layer wiring
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板上の絶縁膜上に形成された第1の下層配線(31)と、この第1の下層配線上に形成された第1のビアホール(61)と、この第1のビアホール上に形成され、下部電極(9)、絶縁膜(8)、及び上部電極(12)からなるMIMキャパシタと、を備えている。
【選択図】 図2
Description
図1の(a)(b)及び図2の(a)〜(c)は、第1の実施の形態に係る半導体装置をなすMIMキャパシタの形成方法を示す断面図である。図1の(a)に示すように、まずSi基板1上に膜厚0.5μmのSiO2膜2を成膜して、配線部にフォトレジスト法でパターニングを行い、CF系のガスを用いて異方性エッチング(以下、RIE)法で加工することで溝を形成する。さらに、TaNとCuをPVD法で成膜して、そのTaNとCuを電極にしてめっき法にて溝にCuを埋め込む。さらに、CMP法で溝以外のCuとTaNを除去することで、下層配線(第1配線)31,32を形成する。
図5の(a)〜(c)は、第2の実施の形態に係る半導体装置をなすMIMキャパシタの形成方法を示す断面図である。図1の(a)に示したように、第1の実施の形態と同様の方法で下層配線(第1配線)31,32を形成して、図1の(b)に示したように、下層配線(第1配線)31,32まで届くビアホール61,62を開口した。
図6の(a)〜(d)は、第1の比較例に係る半導体装置をなすMIMキャパシタの形成方法を示す断面図である。図6の(a)に示すように、まず、Si基板1上に膜厚0.5μmのSiO2膜2を成膜して、配線部にフォトレジスト法でパターニングを行い、CF系のガスを用いて異方性エッチング(以下、RIE)法で加工することで溝を形成する。さらに、TaNとCuをPVD法で成膜して、そのTaNとCuを電極にしてめっき法にて溝にCuを埋め込む。さらに、CMP法で溝以外のCuとTaNを除去することで、下層配線(第1配線)31を形成する。
図8の(a)〜(d)は、第2の比較例に係る半導体装置をなすMIMキャパシタの形成方法を示す断面図である。第1の比較例と同様に、図8の(a)に示すように、下層配線(第1配線)31を形成した後に、SiN膜4を成膜して、その上にMIMキャパシタを形成する。
図9の(a)〜(c)及び図10の(a)〜(c)は、第3の比較例に係る半導体装置をなすMIMキャパシタの形成方法を示す断面図である。図9の(a)に示すように、下層配線(第1配線)31,32を形成した後に、直ぐにMIMキャパシタ用の絶縁膜8と上部電極12用のTiN膜を成膜して、それぞれをパターニングとRIE法により加工することで、MIMキャパシタを形成する。
この第1の下層配線上に第1のビアホールを形成し、
この第1のビアホール上に、下部電極、絶縁膜、及び上部電極からなるMIMキャパシタを形成することを特徴とする半導体装置の製造方法。
この第2の下層配線上に第2のビアホールを形成し、
この第2のビアホール上に第2の上層配線を形成することを特徴とする上記(1)乃至(3)のいずれかに記載の半導体装置の製造方法。
Claims (6)
- 半導体基板上の第1の絶縁膜に形成された第1の下層配線と、
前記第1の絶縁膜に形成された第2の下層配線と、
前記第1の絶縁膜上の第2の絶縁膜に形成され、かつ前記第1の下層配線に届くよう形成された第1のビアと、
前記第2の絶縁膜に形成され、かつ前記第2の下層配線に届くよう形成された第2のビアと、
前記第2の絶縁膜上の前記第3の絶縁膜に形成され、かつ前記第1のビア上に形成された、下部電極、キャパシタ絶縁膜、及び上部電極からなるMIMキャパシタと、
前記第3の絶縁膜に埋め込み形成され、かつ前記第2のビア上に形成された上層配線と、を備え、
前記上部電極の上面と前記上層配線の上面とが同じ高さであることを特徴とする半導体装置。 - 前記第2の絶縁膜は、2層の積層膜からなることを特徴とする請求項1に記載の半導体装置。
- 前記下部電極の少なくとも一部と前記第1のビアとが一体になっていることを特徴とする請求項1に記載の半導体装置。
- 前記第1のビアを、少なくとも第1の導電体と該第1の導電体のバリアメタルとなる第2の導電体とで構成し、前記第1のビアと前記下部電極の少なくとも一部とを前記第2の導電体を用いて一体とすることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に第1の絶縁膜を形成し、
前記第1の絶縁膜に第1の下層配線を形成し、
前記第1の絶縁膜に第2の下層配線を形成し、
前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜に、前記第1の下層配線に届く第1のビアを形成し、
前記第2の絶縁膜に、前記第2の下層配線に届く第2のビアを形成し、
前記第1のビア上にMIMキャパシタをなす下部電極及びキャパシタ絶縁膜を形成し、
前記第2の絶縁膜上、前記第2のビア上、及び前記キャパシタ絶縁膜上に前記第3の絶縁膜に形成し、
前記第3の絶縁膜内かつ前記キャパシタ絶縁膜上に、前記MIMキャパシタをなす上部電極を埋め込み形成し、
前記第3の絶縁膜内かつ前記第2のビア上に、上層配線を埋め込み形成し、
前記上部電極の上面と前記上層配線の上面とを同じ高さとすることを特徴とする半導体装置の製造方法。 - 前記第2の絶縁膜は、2層の積層膜からなることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006215116A JP2006310891A (ja) | 2006-08-07 | 2006-08-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006215116A JP2006310891A (ja) | 2006-08-07 | 2006-08-07 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382747A Division JP2005150237A (ja) | 2003-11-12 | 2003-11-12 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310891A true JP2006310891A (ja) | 2006-11-09 |
Family
ID=37477319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006215116A Pending JP2006310891A (ja) | 2006-08-07 | 2006-08-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006310891A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132246A (ja) * | 1992-10-16 | 1994-05-13 | Nec Corp | コンタクトホール埋込構造およびコンタクトホール埋込方法 |
JP2001274340A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002353324A (ja) * | 2001-05-24 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003051501A (ja) * | 2001-05-30 | 2003-02-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-08-07 JP JP2006215116A patent/JP2006310891A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132246A (ja) * | 1992-10-16 | 1994-05-13 | Nec Corp | コンタクトホール埋込構造およびコンタクトホール埋込方法 |
JP2001274340A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002353324A (ja) * | 2001-05-24 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003051501A (ja) * | 2001-05-30 | 2003-02-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
TW201349411A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP2005051247A (ja) | 金属−絶縁物−金属キャパシタおよび配線構造 | |
JP5601974B2 (ja) | 半導体装置及びその製造方法 | |
JP3566203B2 (ja) | 半導体装置及びその製造方法 | |
JP4338614B2 (ja) | 半導体装置およびその製造方法 | |
JP2005150237A (ja) | 半導体装置及びその製造方法 | |
US20040232558A1 (en) | Semiconductor device and method of manufacturing the same | |
US7898084B2 (en) | Semiconductor device | |
JP2007318124A (ja) | ビアラインバリアおよびエッチストップ構造 | |
JP2006294979A (ja) | 半導体装置およびその製造方法 | |
JP2006310891A (ja) | 半導体装置及びその製造方法 | |
JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006114724A (ja) | 半導体装置及びその製造方法 | |
JP2001358215A (ja) | 半導体装置およびその製造方法 | |
JP2009016619A (ja) | 半導体装置及びその製造方法 | |
JP2004023033A (ja) | 半導体装置 | |
JP2007180081A (ja) | 集積化インダクタおよびその製造方法 | |
JP2009105300A (ja) | 半導体装置及びその製造方法 | |
JP2005150439A (ja) | 半導体装置およびその製造方法 | |
JP2009111134A (ja) | 半導体装置およびその製造方法 | |
JP2006019379A (ja) | 半導体装置及びその製造方法 | |
JP2007281197A (ja) | 半導体装置及びその製造方法 | |
WO2011030476A1 (ja) | 半導体装置の製造方法 | |
JP2009088404A (ja) | 半導体装置、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |