CN101051601A

CN101051601A - 去除晶片针状缺陷的方法以及电容器的制造方法

Info

Publication number: CN101051601A
Application number: CN 200610025421
Authority: CN
Inventors: 徐立; 廖国彰; 林新发; 李先林
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-04-03
Filing date: 2006-04-03
Publication date: 2007-10-10
Anticipated expiration: 2026-04-03
Also published as: CN100435287C

Abstract

本发明提供了一种去除晶片针状缺陷的方法，所述针状缺陷在晶片基底沟槽蚀刻的过程中形成，包括：沉积掺杂硅化物，所述掺杂硅化物覆盖晶片以及沟槽的表面；涂覆光阻层；将晶片周边的光阻去除，露出针状缺陷；第一蚀刻步骤，去除针状缺陷；第二蚀刻步骤，将光阻层蚀刻至沟槽内一定深度，确定电容极板的位置。本发明不需要专门的去除针状缺陷的步骤，本发明通过在一个反应室内进行两次蚀刻阶段，使得去除针状缺陷的过程于定义电容极板位置的过程在一次蚀刻步骤中完成，将现有技术中两道的蚀刻工序整合为一道工序，并且可以达到相同的效果，节约成本，提高效率，保证成品率。

Description

去除晶片针状缺陷的方法以及电容器的制造方法

技术领域

本发明涉及一种半导体存储器装置(Semiconductor memory device)的制造工艺，特别是涉及一种能够改善制程、有效去除晶片(wafer)边缘针状缺陷(needle-like defects)的工艺方法，以及应用该工艺的深沟槽电容器的制造方法。

背景技术

集成电路(integrated circuits)或芯片一般使用电容来储存电荷，而目前常见使用电容的集成电路包括存储型集成电路，如动态随机存取存储器(Dynamic Random Access Memory)即为一种广泛使用的存储型集成电路。

动态随机存取存储器主要是由存储单元所组成，存储单元一般包括选择晶体管和电容，选择晶体管的漏极电性连接电容器，而其源极则电性连接位元线。当晶体管导通时，储存于电容的电荷即被送至位元线及感测放大器，经感测放大器进行比较后，决定存储单元所储存的为逻辑0或1，并将其送往I/O资料线读出。

目前在动态随机存取存储器的制造中，业界广泛使用的电容器为一深沟槽电容，该深沟槽电容一般为形成于一半导体基底上的一种立体结构。一般而言，可以通过一深入半导体基底的蚀刻步骤来增加深沟槽电容的体积或电容值。在上述状况下，深沟槽电容所增加的电容值并不会对存储器单元所占据的面积有任何影响。通常情况下，深沟槽电容包括一蚀刻于半导体基底中的沟槽，并且一般利用p型或是n型掺杂多晶硅填满此沟槽从而作为第一电容电极(或是一储存电容)。此外，该半导体基底或一埋入电极作为第二电容电极；一般可以通过一电容介电层(还可以包括一氮化层)来作为绝缘层分隔开两个电容电极。例如，中国专利第200510063917号以及中国专利第02106596号申请文件就分别公开了两种动态随机存取存储器的深沟槽电容的制作方法。

参照图1，其中图1a至图1c简单示出了一种常用形成深沟槽(deeptrench)的工艺过程，首先，在晶圆基底2上沉积氧化层4(例如，氮化硅层)，再沉积用于在蚀刻沟槽过程中起保护作用的硬模层6，然后蚀刻形成深沟槽，最后去除硬模层6即可。图1d示出了晶片边缘A位置的放大情形，可以清楚的看出针状缺陷。为了防止晶圆边缘碎裂、防止热应力(Thermal Stress)集中以及为了增加磊晶层、光阻层等在晶圆边缘的平坦度，需要进行晶边圆磨，从而导致晶片的边缘为弧形。由于晶片的边缘是弧形的所以在硅基底上刻蚀形成深沟槽的过程中，光阻或者硬模层在晶片边缘比较薄，而无法达到晶片中央相同的厚度或者平整度，从而无法完全抵挡刻蚀；另外，由于晶片边缘比较粗糙(相对与晶片中央来说)，故导致光阻或者硬模层在晶片边缘不平整，从而导致蚀刻速率不一致。在电容器的制造过程中，由于上述两个原因的存在，使得沟槽蚀刻完成后，会在晶片的边缘位置形成图1d所示的针状缺陷(needle-like defects)。

由于半导体器件的制造流程非常复杂，通常都会使得晶片的边缘位置存在的针状物断裂，从而污染晶片其他区域，造成器件成品率的降低。所以一般都需要采取特别的步骤去除晶片的边缘位置的针状缺陷来保证器件成品率。美国专利US2004/0067654 A1号申请文件就公开了一种去除晶片边缘针状缺陷的方法：在硅基底上刻蚀形成深沟槽之后，涂覆一层厚度大约为1-3μm的光阻层；然后曝光晶片的边缘位置，使之形成一个没有光阻层保护的、宽度大约为0-3mm的环形区域；采用干法蚀刻晶片边缘的环形区域，从而去除针状缺陷。

该专利示出的去除方法虽然可以有效去除针状缺陷，但是却在动态随机存取存储器的深沟槽电容的制作流程中增加了一步专门去除针状缺陷的步骤，使得制造过程更加复杂，尤其对于半导体器件来说，增加一个步骤，就意味着风险增大，有可能降低成品率。因此，采用如何能够在改善制程、不增加风险的情况下，有效去除针状缺陷，是本领域技术人员需要攻克的难题。

发明内容

鉴于上述问题，本发明所解决的技术问题在于：提供一种能够改善制程、并有效去除晶片(wafer)边缘针状缺陷(needle-like defects)的工艺方法，以及应用该工艺的深沟槽电容器的制造方法。

为解决上述技术问题，本发明的目的是通过以下技术方案实现的：

一种去除晶片针状缺陷的方法，所述针状缺陷在晶片基底沟槽蚀刻的过程中形成，包括：

沉积掺杂硅化物，所述掺杂硅化物覆盖晶片以及沟槽的表面；

涂覆光阻层；

将晶片周边的光阻去除，露出针状缺陷；

第一蚀刻步骤去除针状缺陷；

第二蚀刻步骤，将光阻层蚀刻至沟槽内预置深度，确定电容极板的位置。

优选的，所述光阻层涂覆的厚度为：2-6μm。

优选的，所述掺杂硅化物为含砷硅化物。

优选的，第一蚀刻干法蚀刻的气体为CF₄，第二蚀刻干法蚀刻的气体为O₂。

本发明还公开了一种深沟槽电容器下电极的制造方法，晶片已经蚀刻形成深沟槽，包括：

涂覆光阻层；

将晶片周边的光阻去除，露出针状缺陷；

第一蚀刻步骤去除针状缺陷；

第二蚀刻步骤，将光阻层蚀刻至沟槽内预置深度；

去除未被光阻层覆盖的掺杂硅化物；

去除剩余光阻层；

沉积保护层，覆盖晶片以及沟槽的表面；

退火或高温驱入，使掺杂原子扩散至晶片基底中，形成下电极；

去除所述保护层及残留的掺杂硅化物。

优选的，所述光阻层涂覆的厚度为：2-6μm。

优选的，所述掺杂硅化物为含砷硅化物。

优选的，所述保护层为四乙基氧化硅。

本发明还提供了一种深沟槽电容器的制造方法，包括：

涂覆光阻层；

将晶片周边的光阻去除，露出针状缺陷；

第一蚀刻步骤去除针状缺陷；

第二蚀刻步骤，将光阻层蚀刻至沟槽内预置深度；

去除未被光阻层覆盖的掺杂硅化物；

去除剩余光阻层；

沉积保护层，覆盖晶片以及沟槽的表面；

去除所述保护层及残留的掺杂硅化物；

于沟槽表面形成介电层；

利用导电填充物填充该沟槽，形成一深沟槽电容器。

从以上技术方案可以得出，与现有技术相比，本发明具有以下的优点：

本发明不需要专门的去除针状缺陷的步骤：涂覆光阻层、将晶片边缘的光阻层洗掉、通过斜面蚀刻(bevel etch)将晶片边缘没有光阻层保护的针状缺陷去除。本发明通过在一个反应室内进行两次蚀刻阶段，使得去除针状缺陷的过程于定义电容极板位置的过程在一次蚀刻步骤中完成，将现有技术中两道的蚀刻工序整合为一道工序，并且可以达到相同的效果，节约成本，提高效率，保证成品率。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1a-图1d是蚀刻沟槽过程中形成针状缺陷的剖面步骤图；

图2a-图2h是本发明具体实施例制造电容器下电极的示意图；

图3a-图3b是采用本发明所述方法去除针状缺陷的前后对照图；

图4是本发明具体实施例制造深沟槽电容器的制造方法的步骤示意图。

具体实施方式

本发明的核心思想在于：改变了现有技术中，将针状缺陷去除之后，再进行电容的一个电极(例如，埋入电极)的制造的流程，通过对电容电极的制造步骤的调整，使得尽量少的改动现有电容电极的制造过程，但却可以有效去除针状缺陷，从而不增加专门步骤，保证成品率。

一般制造电容器的下电极的制程中，在硅基底上刻蚀形成深沟槽之后，涂覆一层光阻，去除晶片边缘的针状缺陷；然后，在沟槽中生长含砷硅化物(Arsenic SILICATE GLASS)；接着，通过涂覆、蚀刻等步骤使得沟槽中存在一部分的光阻覆盖在含砷硅化物上；去除没有被光阻保护的含砷硅化物；并通过高温等措施使含砷硅化物层中的砷原子扩散至半导体基底中，从而形成电容器的下电极。本发明人针对上述制程，仔细研究，得到一种能够改善下电极的制程、并能有效去除针状缺陷的方法，下面对本发明进行详述。

参照图2，图2a-图2h示出了本发明具体实施例制造电容器下电极的示意图。

图2a示出了在硅基底上刻蚀形成深沟槽之后的情形。通常可以采用以下步骤得到深沟槽：首先于半导体基底21的表面上形成一氮化硅层22；然后形成一图案化的屏蔽层(硬模层)23(一般可以为含硼及磷的硅化物，PSG、BPSG或BSG)，用以定义一深沟槽的位置；最后通过一干法蚀刻工艺，利用屏蔽层23为硬屏蔽，以于氮化硅层22及半导体基底21中形成沟槽24。图2a示出的实施例中，形成的沟槽24的深度优选的，大约为7.5-8.0μm。

含硼及磷的硅化物的一般实现方法是将磷或硼或两者合一，参入二氧化硅中(常用CVD方式)；之后将芯片推入高温炉管一段时间，该二氧化硅层(PSG、BPSG或BSG)即会『流动』，使芯片表面变得较平坦，即回流平坦化技术。当沟槽24形成之后，将含硼及磷的硅化物层去除即可。

形成沟槽24之后，需要沉积含砷硅化物(Arsenic SILICATE GLASS：ASG)，用以在后续工序中形成埋入电极。图2b示出了在前述形成的沟槽24的表面(包括底部和侧壁)以及氮化硅层22的表面生长含砷硅化物ASG层25之后的剖面示意图。当然，沉积的ASG层对针状缺陷的蚀刻不会产生影响，因为ASG层厚度大约300到400A，很容易被蚀刻掉。

沉积含砷硅化物ASG层25之后，本发明需要涂覆一层光阻层(PR coating)26。图2c示出了涂覆光阻层之后的沟槽24的剖面示意图。由于光阻层涂覆时为液体，故可以填充满沟槽24。由于本发明需要在去除该光阻层26的过程中能够同时最佳的去除晶片边缘的针状缺陷，所以发明人通过多次试验以及计算，得出在本发明中该光阻层26的优选厚度(氮化硅层22以上部分)为2-6μm。

上诉步骤涂覆光阻层26的作用在于，在沟槽24的下部需要埋入下电极的位置上填充光阻层，用以保留需要留下的含砷硅化物ASG层。由于电容的下电极并不需要延伸至沟槽24的上部，所以涂覆光阻层26之后，采用蚀刻工艺去除上部的光阻层，留下光阻层261。图2d示出了光阻层部分去除(recess etch)之后的剖面示意图。

由于在上述对所述光阻层26进行蚀刻的过程中，需要同时对晶片边缘的针状缺陷也进行了去除。因此本发明采用以下蚀刻方法：

步骤s1，在光阻层26涂覆完成之后，通过洗晶片边缘去除晶片边缘的光阻。去除晶片边缘的光阻可以采用常用的溶液进行，例如OKT3。优选的，去除1.0mm宽度的光阻即可。

步骤s2，第一阶段蚀刻，去除晶片边缘的针状缺陷。可以采用干法蚀刻，例如采用CF4气体，温度控制在20-60摄氏度即可；当然，采用该干法蚀刻，会同时造成一定的晶片上覆盖的光阻层26的一定损失，但是由于光阻层26的上部都是需要去除的，所以并不对整个制程产生影响。本阶段蚀刻也可以采用湿法蚀刻代替，例如，采用硝酸加氢氟酸一定比率，10到50度，根据经验控制蚀刻时间即可。

步骤s3，第二阶段蚀刻，部分去除光阻层(recess etch)至深沟槽内预置高度，保留一定高度的光阻层261在沟槽24中，从而定义电容极板的位置。所述第二阶段蚀刻，优选的，可以采用O₂气体，温度控制在20-60摄氏度即可。

对所述光阻层26的蚀刻，当到达埋入电极需要的高度时停止蚀刻。停止蚀刻的具体情况由技术人员进行选定，优选的，图2d中保留的光阻层261的高度优选为距深沟顶部1-6μm。当然，具体高度以电路设计的需要为依据，本发明对光阻层261的高度并不加以限定。

对所述光阻层26进行蚀刻时停止时刻的准确控制，可以通过技术人员对沟槽24的深度以及蚀刻时间的经验摸索，采用时间进行控制。当然，也可以通过对蚀刻腔体中光信号的分析，当硅片表面的大部分光阻被蚀刻掉时，腔体中光信号特定波长的信号将有明显变弱，此时再根据经验用时间对深沟内部光阻的时刻深度进行控制。

本发明虽然采用了两次蚀刻过程采完成针状缺陷的去除以及定义电容极板的步骤的，但是本发明的优点是显而易见的：首先减少了一次光阻涂覆的步骤；其次，由于本发明的第一阶段蚀刻和第二阶段蚀刻可以采用相近的蚀刻方法，在同一个反应室内就能完成，不需要重复清洗洁净的步骤，对整个制程的影响极小。

通过剩余的光阻层261定义了需要的电容电极板的位置之后，就可以去除多余的含砷硅化物ASG层了。图2e示出了去除多余的含砷硅化物ASG层之后的沟槽24的剖面示意图，在沟槽24中保留了被光阻层261保护的ASG层251。上述步骤可以采用各种可行的蚀刻方法，例如可以采用湿法蚀刻，例如，采用常用的BOE溶液，NH4F∶HF一定比率，10-50度，时间10-50秒即可。

当然，在上述蚀刻过程中，参照图2e，有可能造成保留的ASG层251的高度低于光阻层261的情形，因为光阻层261对侧壁的保护并不是很完善，但该情形处于电容器制程中可以允许的范畴。

随后，去除光阻层261，并进行清洗；在ASG层251、沟槽24以及氮化硅层22的表面沉积四乙基氧化硅TEOS(TETRAETHYLOR THOSILICATE)层27。图2f示出了沉积TEOS层27之后的剖面示意图。

然后，通过高温驱入(drive-in)或者退火(anneal)等其他可行的工艺使得ASG层251中的砷原子扩散至半导体基底21中去，从而形成埋入电极(下电极)。参照图2g和图2h，图2g示出了退火扩散的趋势图，图2h示出了砷原子扩散之后，并将ASG层251以及TEOS层27去除之后的剖面示意图。

参照图3，示出了采用图2所示实施例的方法去除针状缺陷的前后对照图。

图3a示出了去除针状缺陷之前的情形，图3b示出了采用本发明所述方法蚀刻之后的情形，图3a和图3b均采用电子显微镜放大观察所得，从两图的对比可以看出，本发明能够有效的去除晶片边缘的针状缺陷。

参照图4，为本发明一具体实施例制造电容器的步骤流程图。

提供一半导体基底，在其表面形成一氮化硅层；覆盖一图案化的硬模层；蚀刻形成沟槽；去除所述硬模层；沉积掺杂硅化物，覆盖晶片以及沟槽的表面；涂覆光阻层；将晶片周边的光阻去除，露出针状缺陷；第一蚀刻步骤去除针状缺陷；第二蚀刻步骤，将光阻层蚀刻至沟槽内一定深度；去除未被光阻层覆盖的掺杂硅化物；去除剩余光阻层；沉积保护层，覆盖晶片以及沟槽的表面；退火或高温驱入，使掺杂原子扩散至晶片基底中，形成下电极；去除所述保护层及残留的掺杂硅化物。于沟槽表面形成介电层；利用导电填充物填充该沟槽，形成一深沟槽电容器。

所述光阻层涂覆的厚度为2-6μm即可。所述掺杂硅化物优选为含砷硅化物。所述第一蚀刻干法蚀刻的气体为CF₄，第二蚀刻干法蚀刻的气体为O₂。所述保护层为四乙基氧化硅。所述介电层优选采用沉积一氮化硅层，然后氧化形成。所述导电填充物优选为多晶硅。

所述各步骤中具体的去除过程在前面已经进行了描述，所以在此就不再赘述。

以上对本发明所提供的一种去除晶片针状缺陷的方法以及深沟槽电容器的制造方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1、一种去除晶片针状缺陷的方法，所述针状缺陷在晶片基底沟槽蚀刻的过程中形成，其特征在于，包括：

涂覆光阻层；

将晶片周边的光阻去除，露出针状缺陷；

第一蚀刻步骤，去除针状缺陷；

2、如权利要求1所述的去除晶片针状缺陷的方法，其特征在于，所述光阻层涂覆的厚度为：2-6μm。

3、如权利要求1所述的去除晶片针状缺陷的方法，其特征在于，所述掺杂硅化物为含砷硅化物。

4、如权利要求1所述的去除晶片针状缺陷的方法，其特征在于，第一蚀刻干法蚀刻的气体为CF₄，第二蚀刻干法蚀刻的气体为O₂。

5、一种深沟槽电容器下电极的制造方法，其特征在于，晶片已经蚀刻形成深沟槽，包括：

涂覆光阻层；

将晶片周边的光阻去除，露出针状缺陷；

第一蚀刻步骤去除针状缺陷；

第二蚀刻步骤，将光阻层蚀刻至沟槽内预置深度；

去除未被光阻层覆盖的掺杂硅化物；

去除剩余光阻层；

沉积保护层，覆盖晶片以及沟槽的表面；

去除所述保护层及残留的掺杂硅化物。

6、如权利要求5所述的深沟槽电容器下电极的制造方法，其特征在于，所述光阻层涂覆的厚度为：2-6μm。

7、如权利要求5所述的深沟槽电容器下电极的制造方法，其特征在于，所述掺杂硅化物为含砷硅化物。

8、如权利要求5所述的深沟槽电容器下电极的制造方法，其特征在于，第一蚀刻干法蚀刻的气体为CF₄，第二蚀刻干法蚀刻的气体为O₂。

9、如权利要求5所述的深沟槽电容器下电极的制造方法，其特征在于，所述保护层为四乙基氧化硅。

10、一种深沟槽电容器的制造方法，其特征在于，包括：

涂覆光阻层；

将晶片周边的光阻去除，露出针状缺陷；

第一蚀刻步骤去除针状缺陷；

第二蚀刻步骤，将光阻层蚀刻至沟槽内预置深度；

去除未被光阻层覆盖的掺杂硅化物；

去除剩余光阻层；

沉积保护层，覆盖晶片以及沟槽的表面；

去除所述保护层及残留的掺杂硅化物；于沟槽表面形成介电层；

利用导电填充物填充该沟槽，形成一深沟槽电容器。