KR20110080509A - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20110080509A KR20110080509A KR1020100000771A KR20100000771A KR20110080509A KR 20110080509 A KR20110080509 A KR 20110080509A KR 1020100000771 A KR1020100000771 A KR 1020100000771A KR 20100000771 A KR20100000771 A KR 20100000771A KR 20110080509 A KR20110080509 A KR 20110080509A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- layer
- forming
- film
- sacrificial insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000002265 prevention Effects 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000001179 sorption measurement Methods 0.000 claims description 59
- 150000004767 nitrides Chemical class 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 16
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 107
- 239000003989 dielectric material Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 하부 전극 콘택 플러그를 포함한 반도체 기판상에 유전막의 흡착 방지층을 증착하여 캐패시터 간의 유전막을 서로 분리함으로써 인접한 캐패시터의 바이어스(bias)에 영향을 받지 않게 되어 셀의 리프레쉬 특성이 개선되는 반도체 소자 및 그 제조 방법을 제공한다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 캐패시터 간의 유전 물질을 서로 분리할 수 있는 반도체 소자 및 그 제조 방법에 관련된 기술이다.
최근 디램(DRAM)과 같은 반도체 소자의 경우, 집적도가 높아지면서 소자가 차지하는 면적은 줄어드는 반면에, 필요한 정전 용량은 유지 또는 증가하는 것이 요구되고 있다. 일반적으로 제한된 면적 내에서 충분한 셀 정전 용량을 확보하기 위한 방법의 예로는, 고유전 물질을 유전체막으로 사용하는 방법, 유전체막의 두께를 감소시키는 방법, 하부 전극의 유효 면적을 증가시키는 방법 등이 있다. 이 중에서 고유전 물질을 사용하는 방법은 신규 설비 도입과 유전체막의 신뢰성 및 양산성 검증의 필요성, 후속 공정의 저온화 등 물질적, 시간적 투자를 필요로 한다. 그에 따라, 기존에 사용하던 유전체막을 계속 사용할 수 있고 비교적 공정을 구현하기가 쉽다는 이유에서, 하부 전극의 유효 면적을 증가시키는 방법이 실제 공정에서 많이 이용되고 있다.
하부 전극의 유효 면적을 증가시키는 방법으로는, 하부 전극을 실린더(cylinder)형, 핀(fin)형 등으로 입체화하는 방법, 하부 전극에 HSG(Hemi Spherical Grain)를 성장시키는 방법, 하부 전극의 높이를 증가시키는 방법 등이 있다. 이 중에서 HSG를 성장시키는 방법은 하부 전극 간의 간격 CD(Critical Dimension)를 일정 수준 확보할 때에 장애가 되고, 간혹 HSG가 박리되어 하부 전극 간의 브릿지를 유발시키는 문제가 있으므로 디자인 룰(design rule) 0.14㎛ 이하의 반도체 소자에서는 적용하기가 어렵다. 이에 따라, 통상적으로 셀 정전 용량을 향상시키기 위해서 하부 전극을 입체화하고 그 높이를 증가시키는 방법이 채택되고 있는데, 그 중 널리 알려진 방법이 실린더(cylinder)형 또는 스택(stack)형으로 하부 전극을 형성하는 방법이다.
특히, 종래의 실린더형 하부 전극을 형성하는 방법은 필수적으로 하부 전극 주변의 희생 절연막을 제거한 후, 하부 전극 상부에 유전막을 증착한다. 이때, 유전막을 구성하는 유전물질은 하부 전극에만 증착되는 것이 아니라 인접한 하부 전극 사이에 증착되어 유전 물질과 그 상부에 형성되는 상부 전극까지 모든 셀 들이 공유하여 사용하게 된다. 이러한 유전 물질을 공유하여 사용하면, 모든 하부 전극 간의 캐패시턴스(저장 용량)가 간섭 또는 왜곡되는 문제가 있다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 하부 전극 콘택 플러그를 포함한 반도체 기판상에 유전막의 흡착 방지층을 증착하여 캐패시터 간의 유전막을 서로 분리함으로써 인접한 캐패시터의 바이어스(bias)에 영향을 받지 않게 되어 셀의 리프레쉬 특성이 개선되는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명은 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 형성된 흡착 방지층, 상기 하부 전극 콘택 플러그와 연결된 하부 전극 및 상기 하부 전극 상에 형성된 유전막을 포함하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조를 포함하는 것을 특징으로 하는 반도체 소자를 제공한다.
바람직하게는, 상기 반도체 기판과 상기 흡착 방지층 사이에 증착된 식각 정지막(Etch Stopper layer)을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 흡착 방지층 상에 비정질 탄소층(Amorphous Carbon) 및 희생 절연막을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막 상에 증착된 NFC((Nitride Floating Capacitor)용 질화막을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 흡착 방지층은 TEMA(Tetra-Ethyl-Methyl Amino) 물질인 것을 특징으로 한다.
아울러, 본 발명은 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 형성된 희생 절연막, 상기 희생 절연막을 포함한 전면에 형성된 흡착 방지층, 상기 하부 전극 콘택 플러그와 연결된 하부 전극 및 상기 하부 전극 상에 형성된 유전막을 포함하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조를 포함하는 것을 특징으로 하는 반도체 소자를 제공한다.
바람직하게는, 상기 반도체 기판과 상기 희생 절연막 사이에 증착된 식각 정지막(Etch Stopper layer)을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 흡착 방지층은 TEMA(Tetra-Ethyl-Methyl Amino) 물질인 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막과 상기 흡착 방지층 사이에 증착된 NFC((Nitride Floating Capacitor)용 질화막을 더 포함하는 것을 특징으로 한다.
아울러, 본 발명은 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 흡착 방지층을 형성하는 단계, 상기 흡착 방지층을 포함한 전면에 희생절연막을 형성하는 단계, 상기 하부 전극 콘택 플러그를 노출할 때까지 상기 희생 절연막 및 상기 흡착 방지층을 식각하여 하부 전극 영역을 형성하는 단계, 상기 하부 전극 영역에 하부 전극을 형성하는 단계, 상기 희생 절연막을 제거하는 단계 및 상기 하부 전극 상에 유전막을 형성하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 반도체 기판과 상기 흡착 방지층 사이에 식각 정지막(Etch Stopper layer)을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 흡착 방지층과 상기 희생 절연막 사이에 비정질 탄소층(Amorphous Carbon)을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 흡착 방지층은 TEMA(Tetra-Ethyl-Methyl Amino) 물질인 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막 상에 NFC((Nitride Floating Capacitor)용 질화막을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막은 PSG(Phosphorus Silicate Glass)막과 TEOS(Tetra Ethyl Ortho Silicate)막으로 형성된 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막을 제거하는 단계는 딥 아웃(Dip out) 공정을 실시하여 제거하는 것을 특징으로 한다.
바람직하게는, 상기 유전막이 서로 분리된 구조를 형성하는 단계는 상기 흡착 방지층 상에 상기 유전막이 형성되지 않는 것을 특징으로 한다.
바람직하게는, 상기 유전막이 서로 분리된 구조를 형성하는 단계 후, 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 하부 전극 영역에 하부 전극을 형성하는 단계는 상기 하부 전극 영역에 도전층을 형성하는 단계 및 상기 희생 절연막이 노출될 때까지 상기 도전층을 에치백(Etchback) 또는 평탄화 식각(Chemical Mechanical Polishing)하는 단계를 포함하는 것을 특징으로 한다.
아울러, 본 발명은 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 희생절연막을 형성하는 단계, 상기 희생 절연막 상에 흡착 방지층을 형성하는 단계, 상기 하부 전극 콘택 플러그를 노출할 때까지 상기 흡착 방지층 및 상기 희생 절연막을 식각하여 하부 전극 영역을 형성하는 단계, 상기 하부 전극 영역에 하부 전극을 형성하는 단계 및 상기 하부 전극 상에 유전막을 형성하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 반도체 기판과 상기 희생 절연막 사이에 식각 정지막(Etch Stopper layer)을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막과 상기 흡착 방지층 사이에 NFC((Nitride Floating Capacitor)용 질화막을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 희생 절연막은 PSG(Phosphorus Silicate Glass)막과 TEOS(Tetra Ethyl Ortho Silicate)막으로 형성된 것을 특징으로 한다.
바람직하게는, 상기 하부 전극 영역에 하부 전극을 형성하는 단계는 상기 하부 전극 영역에 도전층을 형성하는 단계 및 상기 흡착 방지층이 노출될 때까지 상기 도전층을 에치백(Etchback) 또는 평탄화 식각(Chemical Mechanical Polishing)하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 유전막이 서로 분리된 구조를 형성하는 단계는 상기 흡착 방지층 상에 상기 유전막이 형성되지 않는 것을 특징으로 한다.
바람직하게는, 상기 유전막이 서로 분리된 구조를 형성하는 단계 후, 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 상부 전극을 형성하는 단계 후, 상기 상부 전극을 평탄화 식각(Chemical Mechanical Polishing)하여 상기 상부 전극을 서로 분리하는 단계를 더 포함한다.
본 발명은 하부 전극 콘택 플러그를 포함한 반도체 기판상에 유전막의 흡착 방지층을 증착하여 캐패시터 간의 유전막을 서로 분리함으로써 인접한 캐패시터의 바이어스(bias)에 영향을 받지 않게 되어 셀의 리프레쉬 특성이 개선되는 장점을 가진다.
도 1a 내지 도 1f는 본 발명의 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2e는 본 발명의 다른 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2e는 본 발명의 다른 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 상세히 설명하고자 한다.
도 1a 내지 도 1f는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(100)상에 층간 절연막(110)을 형성한다. 하부 전극 콘택 마스크를 이용하여 상기 층간 절연막(110)을 식각하여 하부 전극 콘택 영역(미도시)을 형성한 후, 상기 하부 전극 콘택 영역에 도전 물질을 매립하여 하부 전극 콘택(120)을 형성한다.
상기 하부 전극 콘택(120)을 포함한 전면에 식각 정지막(130)을 증착한다. 이때, 식각 정지막(130)은 질화막(Nitride)이 바람직하다.
상기 식각 정지막(130)을 포함한 전면에 흡착 방지층(140)을 증착한다. 이때, 흡착 방지층(140)은 TEMA(Tetra-Ethyl-Methyl Amino) 물질을 증착하는 것이 바람직하다. 여기서, 흡착 방지층(140)은 후속 공정 중 지르코니움 다이옥사이드(ZrO2)과 같은 유전막 증착 시 유전막의 성장(growth) 또는 흡착을 방해하는 물질이다.
상기 흡착 방지층(140)을 포함한 전면에 비정질 탄소층(Amorphous carbon, 150)을 증착한다. 여기서, 비정질 탄소층(150)은 후속 공정 중 딥 아웃(dip out) 공정 시, HF 식각 용액에 거의 녹지 않는 특성 때문에 하부의 막 또는 층을 보호할 수 있다.
상기 비정질 탄소층(150)을 포함한 전면에 희생 절연막(165)을 형성한다. 이때, 희생 절연막(165)은 PSG막(Phosphorus Silicate Glass, 160) 및 TEOS막(Tetra Ethyl Ortho Silicate, 170)을 순차적으로 적층하는 것이 바람직하다.
다음에는, 희생 절연막(165)을 포함한 전면에 NFC(Nitride Floating Capacitor)용 질화막(180) 및 절연막(190)을 순차적으로 형성한다. 이때, NFC(Nitride Floating Capacitor)용 질화막(180)은 후속 공정 시 형성되는 하부 전극 간의 쓰러짐 현상 등을 방지하고 지지하는 역할을 한다.
도 1b를 참조하면, 상기 절연막(190) 상에 감광막을 형성한 후, 하부 전극 마스크를 이용하여 상기 하부 전극 콘택(120)이 노출될 때까지 상기 절연막(190), NFC용 질화막(180), 희생 절연막(165), 비정질 탄소층(150), 흡착 방지층(140) 및 식각 정지막(130)을 식각하여 하부 전극 영역(200)을 형성한다.
도 1c를 참조하면, 하부 전극 영역(200)에 도전층(미도시)을 증착한 후, 상기 절연막(190)이 노출될 때까지 에치백(Etchback) 또는 평탄화 식각(Chemical Mechanical Polishing)하여 하부 전극(210)을 형성한다. 이때, 도전층은 TiN 또는 TiN/W 으로 형성하는 것이 바람직하다.
도 1d를 참조하면, 상기 하부 전극(210)을 형성한 후, 딥 아웃(Dip out) 공정을 실시하여 절연막(190) 및 희생 절연막(165)을 제거한다. 여기서, 딥 아웃 공정 후에도 상기 비정질 탄소층(150)이 하부 전극(210)의 하측의 측벽을 지지하고 있기 때문에 하부 전극의 쓰러짐 현상을 방지할 수 있다. 또한, 비정질 탄소층(150)의 하부에 형성된 흡착방지층(140) 및 식각 정지막(130)이 보호되어 하부층에 발생하는 벙커(Bunker) 불량을 방지할 수 있다.
도 1e를 참조하면, 플라즈마(plasma) 공정을 이용한 애싱(ashing) 처리로 상기 비정질 탄소층(150)을 제거한다. 이때, 플라즈마 공정은 O2 가스를 이용한 플라즈마 공정이 바람직하다.
도 1f를 참조하면, 하부 전극(210)의 상부에 유전막(220)을 증착한다. 이때, 상기 유전막(220)은 ALD(Atomic Layer Deposition) 공정을 이용하여 증착되는 것이 바람직하다. 여기서, 유전막(220) 증착 시, 하부 전극(210)들 사이에는 증착되어 있는 흡착 방지층(140)으로 인하여 하부 전극(210)들 사이에는 유전막(220)의 성장(growth) 또는 흡착이 되지 않는다.
도 2a 내지 도 2e는 본 발명의 다른 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(300)상에 층간 절연막(310)을 형성한다. 하부 전극 콘택 마스크를 이용하여 상기 층간 절연막(310)을 식각하여 하부 전극 콘택 영역(미도시)을 형성한 후, 상기 하부 전극 콘택 영역에 도전 물질을 매립하여 하부 전극 콘택(320)을 형성한다.
상기 하부 전극 콘택(320)을 포함한 전면에 식각 정지막(330)을 증착한다. 이때, 식각 정지막(330)은 질화막(Nitride)이 바람직하다.
상기 식각 정지막(330)을 포함한 전면에 희생 절연막(345)을 형성한다. 이때, 희생 절연막(345)은 PSG막(Phosphorus Silicate Glass, 340) 및 TEOS막(Tetra Ethyl Ortho Silicate, 350)을 순차적으로 적층하는 것이 바람직하다.
다음에는, 희생 절연막(345)을 포함한 전면에 NFC(Nitride Floating Capacitor)용 질화막(360), 절연막(370) 및 흡착 방지층(385)을 순차적으로 형성한다. 이때, NFC(Nitride Floating Capacitor)용 질화막(360)은 후속 공정 시 형성되는 하부 전극 간의 쓰러짐 현상 등을 방지하고 지지하는 역할을 한다. 또한, 이때, 흡착 방지층(385)은 TEMA(Tetra-Ethyl-Methyl Amino) 물질을 증착하는 것이 바람직하다. 여기서, 흡착 방지층(385)은 후속 공정 중 지르코니움 다이옥사이드(ZrO2)과 같은 유전막 증착 시 유전막의 성장(growth) 또는 흡착을 방해하는 물질이다.
도 2b를 참조하면, 상기 흡착 방지층(385) 상에 감광막을 형성한 후, 하부 전극 마스크를 이용하여 상기 하부 전극 콘택(320)이 노출될 때까지 상기 흡착 방지층(385), 절연막(370), NFC용 질화막(360), 희생 절연막(345) 및 식각 정지막(330)을 식각하여 하부 전극 영역(380)을 형성한다.
다음에는, 하부 전극 영역(380)에 도전층(미도시)을 증착한 후, 상기 흡착 방지층(385)이 노출될 때까지 에치백(Etchback) 또는 평탄화 식각(Chemical Mechanical Polishing)하여 하부 전극(390)을 형성한다. 이때, 도전층은 TiN 또는 TiN/W 으로 형성하는 것이 바람직하다.
도 2c 및 도 2d를 참조하면, 상기 하부 전극(390)을 포함한 전면에 유전막(400) 및 상부 전극(410)을 순차적으로 증착한다. 이때, 유전막(400)은 고유전막(High-K Dielectric) 물질이 바람직하며, 상부 전극(410)은 TiN 또는 TiN/W으로 형성하는 것이 바람직하다. 이때, 유전막(400) 증착 시 흡착 방지층(385)은 지르코니움 다이옥사이드(ZrO2)과 같은 유전막(400)의 성장(growth) 또는 흡착을 방해하여 노출된 흡착 방지층(385)의 표면에는 유전막(400)이 형성되지 못하고, 이러한 특성 때문에 상기 하부 전극(390) 간에 서로 분리된 유전막(400) 구조를 갖는다.
도 2e를 참조하면, 상기 NFC용 질화막(360)이 노출될 때까지 상기 상부 전극(410) 및 유전막(400)을 평탄화 식각(Chemical Mechanical Polishing)하여 유전막(400)이 서로 분리된 콘케이브(Concave) 형상의 캐패시터를 완성한다.
전술한 바와 같이, 본 발명은 하부 전극 콘택 플러그를 포함한 반도체 기판상에 유전막의 흡착 방지층을 증착하여 캐패시터 간의 유전막을 서로 분리함으로써 인접한 캐패시터의 바이어스(bias)에 영향을 받지 않게 되어 셀의 리프레쉬 특성이 개선되는 장점을 가진다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (27)
- 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 형성된 흡착 방지층;
상기 하부 전극 콘택 플러그와 연결된 하부 전극; 및
상기 하부 전극 상에 형성된 유전막을 포함하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조
를 포함하는 것을 특징으로 하는 반도체 소자. - 제 1 항에 있어서,
상기 반도체 기판과 상기 흡착 방지층 사이에 증착된 식각 정지막(Etch Stopper layer)을 포함하는 것을 특징으로 하는 반도체 소자. - 제 1 항에 있어서,
상기 흡착 방지층 상에 비정질 탄소층(Amorphous Carbon) 및 희생 절연막을 더 포함하는 것을 특징으로 하는 반도체 소자. - 제 3 항에 있어서,
상기 희생 절연막 상에 증착된 NFC((Nitride Floating Capacitor)용 질화막을 더 포함하는 반도체 소자. - 제 1 항에 있어서,
상기 흡착 방지층은 TEMA(Tetra-Ethyl-Methyl Amino) 물질인 것을 특징으로 하는 반도체 소자. - 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 형성된 희생 절연막;
상기 희생 절연막을 포함한 전면에 형성된 흡착 방지층;
상기 하부 전극 콘택 플러그와 연결된 하부 전극; 및
상기 하부 전극 상에 형성된 유전막을 포함하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조
를 포함하는 것을 특징으로 하는 반도체 소자. - 제 6 항에 있어서,
상기 반도체 기판과 상기 희생 절연막 사이에 증착된 식각 정지막(Etch Stopper layer)을 포함하는 것을 특징으로 하는 반도체 소자. - 제 6 항에 있어서,
상기 흡착 방지층은 TEMA(Tetra-Ethyl-Methyl Amino) 물질인 것을 특징으로 하는 반도체 소자. - 제 6 항에 있어서,
상기 희생 절연막과 상기 흡착 방지층 사이에 증착된 NFC((Nitride Floating Capacitor)용 질화막을 더 포함하는 것을 특징으로 하는 반도체 소자. - 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 흡착 방지층을 형성하는 단계;
상기 흡착 방지층을 포함한 전면에 희생절연막을 형성하는 단계;
상기 하부 전극 콘택 플러그를 노출할 때까지 상기 희생 절연막 및 상기 흡착 방지층을 식각하여 하부 전극 영역을 형성하는 단계;
상기 하부 전극 영역에 하부 전극을 형성하는 단계;
상기 희생 절연막을 제거하는 단계; 및
상기 하부 전극 상에 유전막을 형성하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조를 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 반도체 기판과 상기 흡착 방지층 사이에 식각 정지막(Etch Stopper layer)을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 흡착 방지층과 상기 희생 절연막 사이에 비정질 탄소층(Amorphous Carbon)을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 흡착 방지층은 TEMA(Tetra-Ethyl-Methyl Amino) 물질인 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 희생 절연막 상에 NFC((Nitride Floating Capacitor)용 질화막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 희생 절연막은 PSG(Phosphorus Silicate Glass)막과 TEOS(Tetra Ethyl Ortho Silicate)막으로 형성된 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 희생 절연막을 제거하는 단계는 딥 아웃(Dip out) 공정을 실시하여 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 유전막이 서로 분리된 구조를 형성하는 단계는 상기 흡착 방지층 상에 상기 유전막이 형성되지 않는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 유전막이 서로 분리된 구조를 형성하는 단계 후, 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 10 항에 있어서,
상기 하부 전극 영역에 하부 전극을 형성하는 단계는,
상기 하부 전극 영역에 도전층을 형성하는 단계; 및
상기 희생 절연막이 노출될 때까지 상기 도전층을 에치백(Etchback) 또는 평탄화 식각(Chemical Mechanical Polishing)하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 하부 전극 콘택 플러그를 포함하는 반도체 기판상에 희생절연막을 형성하는 단계;
상기 희생 절연막 상에 흡착 방지층을 형성하는 단계;
상기 하부 전극 콘택 플러그를 노출할 때까지 상기 흡착 방지층 및 상기 희생 절연막을 식각하여 하부 전극 영역을 형성하는 단계;
상기 하부 전극 영역에 하부 전극을 형성하는 단계; 및
상기 하부 전극 상에 유전막을 형성하되, 상기 하부 전극 간에 상기 유전막이 서로 분리된 구조를 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 20 항에 있어서,
상기 반도체 기판과 상기 희생 절연막 사이에 식각 정지막(Etch Stopper layer)을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 20 항에 있어서,
상기 희생 절연막과 상기 흡착 방지층 사이에 NFC((Nitride Floating Capacitor)용 질화막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 20 항에 있어서,
상기 희생 절연막은 PSG(Phosphorus Silicate Glass)막과 TEOS(Tetra Ethyl Ortho Silicate)막으로 형성된 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 20 항에 있어서,
상기 하부 전극 영역에 하부 전극을 형성하는 단계는,
상기 하부 전극 영역에 도전층을 형성하는 단계; 및
상기 흡착 방지층이 노출될 때까지 상기 도전층을 에치백(Etchback) 또는 평탄화 식각(Chemical Mechanical Polishing)하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 20 항에 있어서,
상기 유전막이 서로 분리된 구조를 형성하는 단계는 상기 흡착 방지층 상에 상기 유전막이 형성되지 않는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 20 항에 있어서,
상기 유전막이 서로 분리된 구조를 형성하는 단계 후, 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 26 항에 있어서,
상기 상부 전극을 형성하는 단계 후, 상기 상부 전극을 평탄화 식각(Chemical Mechanical Polishing)하여 상기 상부 전극을 서로 분리하는 단계를 더 포함하는 반도체 소자의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100000771A KR101095823B1 (ko) | 2010-01-06 | 2010-01-06 | 반도체 소자 및 그 제조 방법 |
| US12/845,539 US20110163415A1 (en) | 2010-01-06 | 2010-07-28 | Semiconductor device and method for manufacturing the same |
| JP2010173389A JP2011142296A (ja) | 2010-01-06 | 2010-08-02 | 半導体素子及びその製造方法 |
| TW099131600A TW201125104A (en) | 2010-01-06 | 2010-09-17 | Semiconductor device and method for manufacturing the same |
| CN2010105025007A CN102117809A (zh) | 2010-01-06 | 2010-09-29 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100000771A KR101095823B1 (ko) | 2010-01-06 | 2010-01-06 | 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110080509A true KR20110080509A (ko) | 2011-07-13 |
| KR101095823B1 KR101095823B1 (ko) | 2011-12-16 |
Family
ID=44216489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100000771A KR101095823B1 (ko) | 2010-01-06 | 2010-01-06 | 반도체 소자 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110163415A1 (ko) |
| JP (1) | JP2011142296A (ko) |
| KR (1) | KR101095823B1 (ko) |
| CN (1) | CN102117809A (ko) |
| TW (1) | TW201125104A (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8652962B2 (en) | 2012-06-19 | 2014-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etch damage and ESL free dual damascene metal interconnect |
| KR20140008965A (ko) * | 2012-07-13 | 2014-01-22 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| CN104743504B (zh) * | 2013-12-31 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105084300B (zh) * | 2014-05-15 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| JP6263093B2 (ja) * | 2014-06-25 | 2018-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN106952806A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN107731794A (zh) * | 2017-09-29 | 2018-02-23 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| US11610894B2 (en) * | 2019-06-28 | 2023-03-21 | Intel Corporation | Capacitor separations in dielectric layers |
| JP7374051B2 (ja) | 2020-07-17 | 2023-11-06 | 三菱電機株式会社 | 電源運用計画策定装置および電源運用計画策定方法 |
| CN114188279A (zh) | 2020-09-14 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506944B1 (ko) * | 2003-11-03 | 2005-08-05 | 삼성전자주식회사 | 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법 |
| JP2004111624A (ja) * | 2002-09-18 | 2004-04-08 | Renesas Technology Corp | 半導体装置 |
| US7238566B2 (en) * | 2003-10-08 | 2007-07-03 | Taiwan Semiconductor Manufacturing Company | Method of forming one-transistor memory cell and structure formed thereby |
| KR100539268B1 (ko) * | 2004-06-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 메모리 소자의 제조 방법 |
| CN100483689C (zh) * | 2006-04-07 | 2009-04-29 | 茂德科技股份有限公司 | 半导体存储器之电容器结构的制备方法 |
| KR100829608B1 (ko) * | 2006-08-30 | 2008-05-14 | 삼성전자주식회사 | 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법 |
| CN100511685C (zh) * | 2006-12-22 | 2009-07-08 | 上海宏力半导体制造有限公司 | 电容器装置及其制造方法 |
-
2010
- 2010-01-06 KR KR1020100000771A patent/KR101095823B1/ko not_active IP Right Cessation
- 2010-07-28 US US12/845,539 patent/US20110163415A1/en not_active Abandoned
- 2010-08-02 JP JP2010173389A patent/JP2011142296A/ja active Pending
- 2010-09-17 TW TW099131600A patent/TW201125104A/zh unknown
- 2010-09-29 CN CN2010105025007A patent/CN102117809A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN102117809A (zh) | 2011-07-06 |
| KR101095823B1 (ko) | 2011-12-16 |
| JP2011142296A (ja) | 2011-07-21 |
| TW201125104A (en) | 2011-07-16 |
| US20110163415A1 (en) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101095823B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102646638B (zh) | 包括电容器和金属接触的半导体装置及其制造方法 | |
| KR100434496B1 (ko) | 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법 | |
| US20130168812A1 (en) | Memory capacitor having a robust moat and manufacturing method thereof | |
| CN110970402A (zh) | 电容器阵列结构、半导体器件及其制备方法 | |
| KR20140074655A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| CN108461449B (zh) | 半导体元件及其制作方法 | |
| KR101077411B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20110012348A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101218506B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20140028946A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101068394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100047609A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR101110388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20080085557A (ko) | 반도체 소자의 제조 방법 | |
| KR20100044033A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100842911B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20120007710A (ko) | 반도체 소자의 제조 방법 | |
| KR20120007711A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20120007703A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20110014360A (ko) | 반도체 소자의 제조 방법 | |
| KR100399945B1 (ko) | 반도체 소자의 실린더형 캐패시터 형성방법 | |
| KR20090016839A (ko) | 캐패시터 제조 방법 | |
| KR20050063040A (ko) | 커패시터의 하부 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |