TW201125104A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- TW201125104A TW201125104A TW099131600A TW99131600A TW201125104A TW 201125104 A TW201125104 A TW 201125104A TW 099131600 A TW099131600 A TW 099131600A TW 99131600 A TW99131600 A TW 99131600A TW 201125104 A TW201125104 A TW 201125104A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- electrode
- forming
- dielectric
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000010521 absorption reaction Methods 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 3
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 238000002791 soaking Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims 6
- 230000002265 prevention Effects 0.000 claims 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- KRKNYBCHXYNGOX-UHFFFAOYSA-K Citrate Chemical compound [O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O KRKNYBCHXYNGOX-UHFFFAOYSA-K 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000002452 interceptive effect Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 38
- 239000010410 layer Substances 0.000 description 77
- 239000011229 interlayer Substances 0.000 description 8
- 239000005365 phosphate glass Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000007654 immersion Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 235000012093 Myrtus ugni Nutrition 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 244000061461 Tema Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-L phthalate(2-) Chemical compound [O-]C(=O)C1=CC=CC=C1C([O-])=O XNGIFLGASWRNHJ-UHFFFAOYSA-L 0.000 description 1
- QVLTXCYWHPZMCA-UHFFFAOYSA-N po4-po4 Chemical compound OP(O)(O)=O.OP(O)(O)=O QVLTXCYWHPZMCA-UHFFFAOYSA-N 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052917 strontium silicate Inorganic materials 0.000 description 1
- QSQXISIULMTHLV-UHFFFAOYSA-N strontium;dioxido(oxo)silane Chemical compound [Sr+2].[O-][Si]([O-])=O QSQXISIULMTHLV-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
201125104 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種半導體裝置和製造其之方法 【先前技術】
類似DRAM的半導體裝置的狀況下，當必要的電容器 是需要維持或增加’由於整合程度的增加，裳置所佔的面 積持續減少…般來說’有幾種方法’以確保；i夠的元件 電：器在有限的區域中，這些方法包括使用作為介電質膜 的高介電質材料、減少介電質膜的厚度或增加一底部電極 的有效面帛。使用高介電質材料的方法需要身體和時間的 投資，如新設備的引進、介電質膜的可靠性和產量核查的 必要性以及後續製程的低溫條件。因此，增加底部電極的 有效面積之方法已被廣泛使用，因為以前使用的介電質膜 可連續使用’並且製程可以很容易地進行。 對於增加底部電極的有效面積之方法，有創造具有二 維結構（例如’圓柱型或鰭型）的底部電極之方法，對於 成長半球形顆粒（Hemi Spherical Grain，HSG )在該底部電 極中以及對於增加該底部電極的高度。當底部電極之間的 臨界尺寸（critical dimension ’ CD )以一給定的標準來確保， 該成長HSG的方法可以具有缺點。此外，該HSG可以脫落 而導致在該底部電極之間的橋樑。因此，以小於〇. M微米 的設計規則來應用HSG方法至半導體裝置中是困難的。為 了改善該元件電容器’形成具有三維結構的底部電極和增 201125104 之方法已被普遍使用。廣泛使用的方法形成了具有 里或堆疊式結構的該底部電極。 、 具體來說，形成圓筒型底部電極的傳統方法包括移除 =在底部電極周圍的犧牲絕緣膜和沉積介電質膜在該底 牛^包括在該介電質膜中的介電質材料不 :被冰積在該底部電極，而且沉積在鄰近的底部電極之 :得該介電質材料和形成在該介電質材料上的一頂部 :疋藉由所有元件所分配的。當介電質材料是分配的和 的’在全部底部電極之間的該電容器（存 干預或扭曲。 做 【發明内容】 本發明的各種實施例是針對沉積一介電質膜的一吸收 屏障層在-半導體基板上，其包括—底部電極接觸插塞， =分離在電容器之間的介電質膜，而無需任何相鄰電容器 的偏Μ的影響，從而改善元件的更新特性。 -半導體裝置包括：形成在一半導體基板上的一吸收 障層’纟包括一底部電極接觸插塞；耗合至該底部電極 :觸插塞的-底部電極；以及形成在該底部電極上並且在 ~些底部電極之間分離的一介電質膜。 該半導體裝置進-步包括沉積在該半導體基板和該吸 收屏障層之間的一飯刻停止層。 ⑴該半導體裝置進-步包括在該吸收屏障層上的一非晶 碳層和一犧牲絕緣膜。 aa 201125104 該半導體裝置進一步包括沉積在該犧牲絕緣膜上的作 為氮化物浮動電容器（Nitride Floating CapacU〇r，nfc )的 一氮> 化物膜。 該吸收屏障層包括四乙基甲基胺基 (丁以1'&-^化71-1^111>^-八111111〇，丁£1\/1八）材料。 根據本發明的另一實施例，一半導體裝置包括：形成 在-半導體基板上的一犧牲絕緣膜’纟包括一底部電極接 觸插塞；形成在包括該犧牲絕緣膜所造成的表面上的一吸 收屏障層；耗合至該底部電極接觸插塞的—底部電極；以 及形成在該底部電極上並且在該些底部電極之間分離的一 介電質膜。 該半導體裝置進-步包括沉積在該半導體基板和該犧 牲絕緣膜之間的一钮刻停止層。 該吸收屏障層包括TEMA材料。 該半導體裝置進-步包括沉積在該犧牲絕緣膜和該吸 收屏障層之間的作為NFC的一氮化物膜。 根據本發明的實施例，製造一半導體裝置的方法包 括：形成-吸收屏障層在一半導體基板上，其包括一底部 電極接觸插塞；形成一犧牲絕緣膜在包括該吸收屏障層的 所造成的結構上；蝕刻該犧牲絕緣臈和該吸收屏障層，直 =底部電極接觸插塞被暴露以形成—底部電極區域；形成 :底部電極在該底部電極區域中；移除該犧牲絕緣膜·並 分離成介電質膜在該底部電極上並且在該等底部電極之間 201125104 該方法進一步包括沉積一蝕刻停止層在該半導體基板 和該吸收停止層之間。 該方法進一步包括沉積一非晶碳層在該吸收屏障層和 該犧牲絕緣膜之間。 該吸收屏障層包括TEMA材料。 該方法進一步包括沉積作為NFC的一氮化物在該犧牲 絕緣膜上。 該犧牲絕緣膜包括磷矽酸鹽玻璃（ph〇sph〇rus SiUcate
Glass ’PSG)膜和四乙基矽酸鹽（Tetra Ethyl 〇rth〇 ， TEOS)膜。 該移除該犧牲絕緣膜是藉由一浸泡製程而執行。 在形成介電質膜以與彼此分離中，該介電質膜是不能 形成在該吸收屏障層上。 該方法進一步包括在形成一介電質膜以與彼此分離之 後’形成一頂部電極^ 形成該底部電極在該底部電極區域上包括：形成一導 電層在該底部電極區域；以及執行一回蝕製程或一化學機 械抛光（Chemical Mechanical Polishing, CMP)製程，直 到該犧牲絕緣膜被暴露。 根據本發明的另一實施例，製造的一半導體裝置的方 法包括：形成一犧牲絕緣膜在一半導體基板上，其包括一 底部電極接觸插塞；形成-吸收屏障層在該犧牲絕緣膜 上；蝕刻該吸收屏障層和該犧牲絕緣獏，直到該底部電極 接觸插塞被暴露’以形成一底部電極區域；形成—底部電 201125104 極在該底部電極區垃φ . 電 域中，以及形成一介電質膜在該底部 極並且在該等底部電極之間分離。 該方法進一步>, 7 a括况積一蝕刻停止層在該半導體基板 和該犧牲絕緣膜之間。 該方法進—步包括沉積作為NFC的-氮化物在該犧牲 絕緣膜和該吸收屏障層之間。 該犧牲絕緣膜包括PSG膜和丁E〇s膜。
形成一底部電極在該底部電極區域中包括：形成一導 電層在該底部電極區域；以及執行一回蝕製程或一化學機 械拋光（CMP) t矛呈，直到該犧牲絕緣膜被暴露。 在形成介電質膜以與彼此分離中，該介電質膜是不能 形成在該吸收屏障層上。 該方法進一步包括在形成介電質膜以與彼此分離之 後，形成一頂部電極。 在形成一頂部電極之後，該方法進一步包括在該頂部 電極上執行CMP製程以分離該頂部電極。 【實施方式】 本發明將參考所附圖式以詳細地描述。 圖1 a到1 f是說明根據本發明的實施例的一種半導體裝 置和製造其之方法的橫截面圖。 參照圖la ’層間絕緣膜110是形成在半導體基板ι〇〇 上。該層間絕緣膜11 〇使用底部電極接觸遮罩來蝕刻，以 形成底部電極接觸區域（未顯示）β導電材料是掩埋在該 201125104 底部電極接觸區域以形成底部電極接觸12〇。 敍刻停止層1 30沉積在該層間絕緣膜丨丨〇和底部電極 接觸120上。該蝕刻停止層13〇包括氮化物膜。 吸收屏障層（或吸收預防層）14〇沉積層在蝕刻停止層 130上。該吸收屏障層14〇包括四乙基甲基胺基（tema) 材料。當諸如二氧化鍅（Zr〇2 )的介電質膜沉積在隨後製 程的期間，該吸收屏障層14〇抑制介電質膜的成長或吸收。 非晶碳層150沉積在包括該吸收屏障層14〇的所造成 的表面上。該無晶碳層15〇可以保護下面膜或下面層，因 為它不溶於HF蝕刻溶液中，其被使用在隨後的浸泡製程。 犧牲絕緣膜165形成在包括非晶碳層15〇的所造成的 表面上。該犧牲絕緣膜165包括按順序沉積的磷矽酸鹽玻 璃（PSG)膜160和四乙基矽酸鹽（TE〇s )膜17〇。 作為氮化物浮動電容器（NFC)的氮化物膜18〇和絕緣 臈190疋依序形成在所造成的結構上，其包括該犧牲絕緣 臈165。作為NFC的該氮化物膜18〇防止形成於隨後製程 中的底部電極的崩潰，並且支持該底部電極。 參照圖lb，在光阻膜形成在該絕緣膜19〇上之後，絕 f膜190、作為NFC的氮化物膜18〇、犧牲絕緣膜165、非 Ba碳層150、吸收屏障層140和蝕刻停止層130被蝕刻，直 至1 ^底部電極接觸120藉由使用底部電極遮罩（未顯示） 來暴露，從而形成第一溝槽2〇〇。 參照圖lc，在導電層（未顯示）沉積在第一溝槽 的内邛表面上之後’執行回蝕或化學機械拋光（CMP )製 201125104 程，直到絕緣膜190被暴露，從而形成底部電極2ι〇。該導 電層包括氮域（TiN)臈或具有氮化欽（TiN)膜和鶴（w) 膜的堆疊結構。 參照圖id，在該底部電極210形成之後，執行浸泡製 程以移除該絕緣膜190和該犧牲絕緣膜165。在浸泡製程之 後，非晶碳層15G可以防止該底部電極的崩溃，因為非晶 碳層150支持該底部電極21〇的下方側壁。此外，由於該 吸收屏障们40和該敍刻停止層13〇藉由非晶碳層15〇索 保護，在產生在下層中的沙坑缺陷可以被預防。 參照圖le中，非晶碳層15〇以利用電漿製程的灰燼化 處理來移除。1¾¾漿處理是卩〇2氣體來執行。 參照圖1 f，介電質膜220藉由原子層沉積（At〇mie Layer =P〇S1ti〇n’ ALD)製程來沉積在底部電極21〇的表面上。 田該"電質膜220被沉積的時候’沉積在該等底部電極21〇 之間的該吸收屏P" 140防止在該等底部電極21〇之前的 |電質膜220的成長或吸收。這導致介電質膜22〇的下方 部分以與彼此分開。在-個實施例中，介電㈣22〇形成 在忒底部電極210周圍，即在底部電極21〇的兩側。導電 材料提供在該介電質膜220上以定義上方電極（未顯示）。 該上方電極可僅提供在第一溝槽22〇之間。另外，導電材 2形成在介電質膜220的周圍，為了增加將要形成的電 谷器的表面面積和電容。 圖2a至2e是說明根據本發明的實施例的一種半導體裝 置和製造其之方法的橫截面圖。 201125104 參照圖2a，層間絕緣膜310形成在一半導體基板3㈧ 上。該層間絕緣膜31〇使用底部電極接觸遮罩（未顯示） 來蝕刻，以形成底部電極接觸區域（未顯示）。導電材料 是掩埋在該底部電極接觸區域以形成底部電極接觸32〇。 蝕刻停止層330沉積在該層間絕緣膜31〇和該底部電 極接觸320上。該蝕刻停止層33〇包括氮化物膜。 犧牲絕緣膜345形成在該蝕刻屏障膜33〇上。該犧牲 絕緣膜345包括依序沉積的磷矽酸鹽玻璃（pSG )膜和 四乙基矽酸鹽（TEOS )膜350。 作為氮化物浮動電容器（NFC)的一氮化物36〇、絕緣 膜370和吸收屏障層385依序形成在該犧牲絕緣膜345上。 作為NFC的該氮化物膜36〇可以防止形成在隨後製程中的 該底部電極的崩潰和支持該底部電極。該吸收屏障層385 包括四乙基甲基胺基（TEMA)材料。當諸如二氧化鍅（Zr〇2) 的"電質膜沉積在隨後製程的期間，該吸收屏障層丨4〇是 作為抑制介電質膜的成長或吸收的材料。 參照圖2b，在光阻膜形成在該吸收屏障層385上之後，鲁 吸收屏障層385、絕緣膜370、作為NFC的氮化物膜360、 犧牲絕緣膜345和蝕刻停止層33〇被蝕刻，直到該底部電 極接觸320使用底部電極接觸遮罩（未顯示）來暴露，從 而形成第二溝槽380。 在導電層（未顯示）沉積在該第二溝槽38〇的内部表 面上之後，執行回蝕或化學機械拋光（CMp )製程，直到 吸收屏障I 385或氮化物360被暴露，從而形成底部電極 10 201125104 390。導電層包括氮化鈦（TiN)膜或具有氮化鈦（TiN)膜 和鎢（W)膜的堆疊結構。 關於圖2c和2d ’介電質膜4〇〇和頂部電極41〇依序沉 積在包括該底部電極390的所造成的表面上。介電質膜4〇〇 包括高K介電質材料。該高κ介電質材料包括氮化物、
Si3N4、Zr02、La203、Α102、Ta205、Gd203 和其組合。該頂 部電極410包括氮化鈦（TiN)膜或具有氮化鈦（TiN)膜 和鎢（W )膜的堆疊結構。當介電質膜400被沉積的時候， 該吸收屏障層385抑制諸如Zr02的介電質膜400的成長或 吸收，致使該介電質膜400不是形成在該經暴露的吸收屏 障層385的表面上。因此，該吸收屏障層385具有在該等 底部電極390之間的分離的介電質膜結構。 參照圖2e，CMP製程執行在頂部電極41 〇和介電質膜 400上’直到作為NFC的氮化物膜36〇是暴露的，從而形 成凹狀電容益’該介電質膜400是分開於其中。 如上所述’本發明的實施例包括沉積吸收屏障層在介 電質膜被阻止正在形成上’從而使介電質膜在電容器之間 自我分離’而沒有額外製程，從而改善該元件的更新特性。 本發明的上面實施例是說明性的而不是限制性的。各 種替代和等同是可能的。本發明不受限於描述於此的沉積 類型、蝕刻拋光及圖案化步驟。也不限於本發明的半導體 裝置的任何特定類型。例如，本發明可以實現在動態隨機 存取記憶體（dynamic random access memory，DRAM)装 置或非揮發性記憶體裝置。其他的添加、刪減或修改是明 201125104 顯在目前揭露的見解’並且意圖落入該附加申請專利範圍 的範疇之内。 【圖式簡單說明】 圖1 a到1 f是說明根據本發明的實施例的一種半導體裝 置和製造其之方法的橫截面圖。 圖2a至2e是說明根據本發明的另一實施例的一種半導 體裝置和製造其之方法的橫截面圖。 【主要元件符號說明】 100 :半導體基板 110 :層間絕緣膜 120 :底部電極接觸 13 〇 :蝕刻停止層 140 :吸收屏障層 15 0 .非晶碳層 160 :镇矽酸鹽玻璃（PSG )膜 _ 165 :犧牲絕緣膜 170:四乙基矽酸鹽（TE〇s)祺 1 80 :氮化物膜 190 :絕緣膜 200 :溝槽 21 〇 :底部電極 220 :介電質膜 12 201125104 300 :半導體基板 3 1 0 :層間絕緣膜 320 :底部電極接觸 330 :蝕刻停止層 340 :磷矽酸鹽玻璃（PSG)膜 345 :犧牲絕緣膜 350:四乙基矽酸鹽（TEOS)膜 360 :氮化物膜 # 3 70 :絕緣膜 380 :溝槽 385 :吸收屏障層 3 90 :底部電極 400 :介電質膜 41 0 :頂部電極 13
Claims (1)
- 201125104 七、申請專利範圍： 1·一種半導體裝置，其包括. 一吸收預防層’形成在台乜 巴括第一和第二接觸插塞的 半導體基板上；以及 電合器’其具有耦合到該第一接觸插塞的一第 -電極，形成在該第一電極上的一介電質膜，以及形成在 該介電質膜上的一第二電極； 一第二電容器，其具有耦合到該第二接觸插塞的一第 -電極’形成在該第一電極上的一介電質m，以及形成在 該介電質膜上的一第二電極； 其中該第一電容器的介電質膜和該第二電容器的介電 質膜是彼此分開。 2.根據申請專利範圍第丨項之半導體裝置，進一步包括 沉積在該半導體基板和該吸收預防層之間的一蝕刻停止 層0 3. 根據申請專利範圍第丨項之半導體裝置，其中，該第 一電容器的介電質膜和該第二電容器的介電質膜是在其下 層部分處彼此分開。 4. 根據申請專利範圍第1項之半導體裝置，其中，該等 第一和第二電容器的每一個是定義在一溝槽之内，該第二 電極整個被提供在溝槽内。 5_根據申請專利範圍第丨項之半導體裝置，其中，該吸 收預防層 包括四 乙基曱基胺基 (Tetra-Ethyl-Methyl-Amino，TEMA)的材料。 201125104 6. —種半導體裝置，其包括： 一犧牲絕緣膜，其形成在包括—底部電極接觸插塞的 一半導體基板上； -吸收預防層，其形成在包括該犧牲絕緣膜的作為結 果的表面； 一底部電極，其耦合到該底部電極接觸插塞；以及 一介電質膜，其形成在該底部電極上且在該底部電極 之間分離。 7_根據申請專利範圍第6項之半導體裝置，進一步包括 沉積在該半導體基板和該犧牲絕緣膜之間的一蝕刻停止 層。 8. 根據申請專利範圍第6項之半導體裝置，其中，該吸 收預防層包括TEMA的材料。 9. 根據申請專利範圍第6項之半導體裝置，進一步包括 沉積在該犧牲絕緣膜和該吸收預防層之間的作為NFC的一 氮化物膜。 10· —種製造一半導體裝置的方法，該方法包括： 形成一吸收預防層在包括一接觸插塞的一半導體基板 上； 形成一犧牲絕緣膜在該吸收預防層上； 钱刻該犧牲絕緣膜和該吸收預防層，直到該接觸插塞 被暴露以形成一溝槽； 形成一第一電極在該溝槽的至少一個内部表面上； 移除該犧牲絕緣膜； 15 201125104 形成一介電質膜在該第一電極上； 形成一第二電極在該介電質膜上， 其中該第一電極、該介電質膜和該第二電極定義了一 電容器，以及 其中該電容器的介電質膜是與相鄰的電容器的介電質 膜所分離。 Π.根據申請專利範圍第1〇項之方法，進一步包括沉積 —触刻停止層在該半導體基板和該吸收預防層之間。 12. 根據申請專利範圍第1 〇項之方法，進一步包括沉積 籲 一非晶碳層在該吸收預防層和該犧牲絕緣膜之間。 13. 根據申請專利範圍第10項之方法，其中，該吸收預 防層包括四乙基甲基胺基（TEMA )的材料。 14. 根據申請專利範圍第10項之方法，進一步包括沉積 作為NFC的一氮化物膜在該犧牲絕緣膜上。 根據申請專利範圍第10項之方法，其中，該犧牲絕 緣膜包括-碟石夕酸鹽玻璃（Ph〇sph〇rus smcate⑺抓，psG ) 膜和一四乙基矽酸鹽（Tetra Ethyl 〇rth〇 SlHcate，TE〇s ) · 骐。 1M艮據申請專利範圍第10項之方法，其中，移除該犧 牲絕緣膜的步驟是由一浸泡製程所執行。 17·根據申請專利範圍第1〇項之方法，其中，在形成一 介電質獏的步驟中’該介電質膜不是生長在該吸收預防層 上。 艮據申請專利範圍帛10項之方法，其中，形成該第 16 201125104 一電極的步驟包括： 内部表面上；以及 形成一導電層在該溝槽的 執行一回蝕製程或一化 1匕學機械拋光（Chemical Mechanical Polishing，CMP)劁典▲ )製程，直到該犧牲絕緣膜被暴 露。 19.-種製造-半導體裝置的方法，該方法包括： 上 形成-犧牲絕緣膜在包括_接觸插塞的一半導體基板形成一吸收預防層在該犧牲絕緣膜上； 、蝕刻該吸收預防膜和該犧牲絕緣膜，直到該接觸插塞 被暴露以形成一溝槽； 形成一第一電極在該溝槽的至少一個内部表面上； 形成一介電質層在該第一電極上；以及 形成一第二電極在該介電質膜上， 其中該第-電極、該介電質膜以及該第二電極定義_ 電容器，以及 其中該電容器的介電質膜和相鄰的電容器的介電質膜 是彼此分開。 20. 根據申請專利範圍第ι9項之方法，進一步包括沉積 —蝕刻停止層在該半導體基板和該犧牲絕緣膜之間❶ 21. 根據申請專利範圍第19項之方法，進一步包括沉積 作為NFC的一氮化物膜在該犧牲絕緣膜和吸收預防層之 間。 22·根據申請專利範圍帛19項之方法，其中，該犧牲絕 17 201125104 緣膜包括- pSG膜和一 TEOS膜。. 23. 根據申請專利範圍帛19項之 -電極的步驟包括： 具中形成-第 形成一導電層在該溝槽的至 ^ v 1图内部表面；以及 广丁-回蝕製程或一化學機械拋光（cm 到§亥犧牲絕緣膜被暴露。 王 24. 根據中請專㈣圍第丨9項之方法 - CMP製程在該第二電極上 ，匕括執盯 ^ ^ 以第一電極與鄰近的電 今器的一第二電極相分離。 仏一種製造—半導體裝置的方法，該方法包括： 形成第一和第二溝槽在一基板上； 分別形成第-和第二底部儲存電極在該等第二 溝槽之内； 形成一吸收預防膜在該等第一和第二底部儲存電極之 間； 形成一介電質臈在該等第-和第二底部儲存電極上， 以形成-第-介電質圖案在該第一底部儲存電極和一第二 介電質圖案在該第二底部儲存電極， 其中該吸收預防膜係配置以抑制該介電質膜在該吸收 預防膜上形成’使得該等第一和第二介電質圖案不會相互 接觸。 26.根據申請專利範圍帛25項之方法.，其中，藉由干涉 一額外的圖案，該吸收預防膜直接或間接地連接該等第L 和第二底部儲存電極。 18 201125104 27. 根據申請專利範圍第25項之方法，其中，吸收預防 膜是一種面具圖案是用來形成的第一和第二溝槽。 28. 根據申請專利範圍第25項之方法，其中，電介質薄 膜上形成第一和第二方的每個存儲第一和第二底部電極。 八、圖式： (如次頁）19
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100000771A KR101095823B1 (ko) | 2010-01-06 | 2010-01-06 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201125104A true TW201125104A (en) | 2011-07-16 |
Family
ID=44216489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099131600A TW201125104A (en) | 2010-01-06 | 2010-09-17 | Semiconductor device and method for manufacturing the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110163415A1 (zh) |
| JP (1) | JP2011142296A (zh) |
| KR (1) | KR101095823B1 (zh) |
| CN (1) | CN102117809A (zh) |
| TW (1) | TW201125104A (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8652962B2 (en) | 2012-06-19 | 2014-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etch damage and ESL free dual damascene metal interconnect |
| KR20140008965A (ko) * | 2012-07-13 | 2014-01-22 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| CN104743504B (zh) * | 2013-12-31 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105084300B (zh) * | 2014-05-15 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| JP6263093B2 (ja) * | 2014-06-25 | 2018-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN106952806A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN107731794A (zh) * | 2017-09-29 | 2018-02-23 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| US11610894B2 (en) * | 2019-06-28 | 2023-03-21 | Intel Corporation | Capacitor separations in dielectric layers |
| JP7374051B2 (ja) | 2020-07-17 | 2023-11-06 | 三菱電機株式会社 | 電源運用計画策定装置および電源運用計画策定方法 |
| CN114188279A (zh) | 2020-09-14 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506944B1 (ko) * | 2003-11-03 | 2005-08-05 | 삼성전자주식회사 | 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법 |
| JP2004111624A (ja) * | 2002-09-18 | 2004-04-08 | Renesas Technology Corp | 半導体装置 |
| US7238566B2 (en) * | 2003-10-08 | 2007-07-03 | Taiwan Semiconductor Manufacturing Company | Method of forming one-transistor memory cell and structure formed thereby |
| KR100539268B1 (ko) * | 2004-06-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 메모리 소자의 제조 방법 |
| CN100483689C (zh) * | 2006-04-07 | 2009-04-29 | 茂德科技股份有限公司 | 半导体存储器之电容器结构的制备方法 |
| KR100829608B1 (ko) * | 2006-08-30 | 2008-05-14 | 삼성전자주식회사 | 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법 |
| CN100511685C (zh) * | 2006-12-22 | 2009-07-08 | 上海宏力半导体制造有限公司 | 电容器装置及其制造方法 |
-
2010
- 2010-01-06 KR KR1020100000771A patent/KR101095823B1/ko not_active IP Right Cessation
- 2010-07-28 US US12/845,539 patent/US20110163415A1/en not_active Abandoned
- 2010-08-02 JP JP2010173389A patent/JP2011142296A/ja active Pending
- 2010-09-17 TW TW099131600A patent/TW201125104A/zh unknown
- 2010-09-29 CN CN2010105025007A patent/CN102117809A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN102117809A (zh) | 2011-07-06 |
| KR101095823B1 (ko) | 2011-12-16 |
| JP2011142296A (ja) | 2011-07-21 |
| KR20110080509A (ko) | 2011-07-13 |
| US20110163415A1 (en) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201125104A (en) | Semiconductor device and method for manufacturing the same | |
| JP5089262B2 (ja) | 非晶質カーボン層を利用したシリンダー型キャパシターの製造方法 | |
| KR100434496B1 (ko) | 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법 | |
| US8728898B2 (en) | Method for fabricating semiconductor device | |
| JP2015084400A (ja) | 半導体装置及びその製造方法 | |
| KR20140074655A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| US8828864B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2010251406A (ja) | 半導体装置およびその製造方法 | |
| GB2386471A (en) | One-cylinder stack capacitor | |
| US20100127317A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20120025390A1 (en) | Semiconductor device and method for fabricating the same | |
| TW201010012A (en) | Method of fabricating storage node of stack capacitor | |
| KR100925032B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR101211686B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| JP2001223343A (ja) | キャパシタの下部電極及びその製造方法 | |
| KR101630781B1 (ko) | 반도체 소자의 커패시터 하부 전극 형성 방법 | |
| KR101110388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20120100713A1 (en) | Method for manufacturing semiconductor device | |
| KR100345675B1 (ko) | 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의전하저장 전극 형성방법 | |
| KR20120007710A (ko) | 반도체 소자의 제조 방법 | |
| TW202410403A (zh) | 具有深溝槽電容之半導體結構及其製造方法 | |
| JP2011054676A (ja) | 半導体装置の製造方法 | |
| JP2014123677A (ja) | 半導体装置及びその製造方法 | |
| TW201333999A (zh) | 無環溝結構之記憶體電容的製造方法 | |
| KR20090072792A (ko) | 캐패시터의 스토리지 노드 리닝 현상 개선 방법 |