CN114188279A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN114188279A
CN114188279A CN202010959932.4A CN202010959932A CN114188279A CN 114188279 A CN114188279 A CN 114188279A CN 202010959932 A CN202010959932 A CN 202010959932A CN 114188279 A CN114188279 A CN 114188279A
Authority
CN
China
Prior art keywords
dielectric layer
lower electrode
forming
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010959932.4A
Other languages
English (en)
Inventor
朱柄宇
洪海涵
余崟魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010959932.4A priority Critical patent/CN114188279A/zh
Priority to PCT/CN2021/100905 priority patent/WO2022052553A1/zh
Priority to US17/401,523 priority patent/US12068361B2/en
Publication of CN114188279A publication Critical patent/CN114188279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

该发明公开了一种半导体结构及其制备方法，所述半导体结构的制备方法包括：提供衬底；在所述衬底上形成叠层结构；在所述叠层结构中形成具有第一下电极、第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构；在所述第一电容上形成具有第二下电极、第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构；其中，所述第二介电层形成在所述第二下电极和所述第二上电极之间，同时所述第二介电层还形成在相邻的所述第二电容的所述第二下电极之间。根据本发明实施例的半导体结构的制备方法，能够有效增加半导体结构的电容容量，同时形成的半导体结构更加稳定。

Description

半导体结构及其制备方法
技术领域
本发明涉及半导体领域，具体涉及一种半导体结构及其制备方法。
背景技术
随着半导体尺寸微缩，为了满足DRAM电容容量的需求，需要将电容结构制作的越来越高，使得单一的电容结构存在稳定性问题，同时带来更加困难的制作工艺，例如高深宽比的刻蚀，清洗以及填充等。由此，如何能够得到稳定的电容结构同时又能有效增加电容容量是亟待解决的问题。
发明内容
本发明的目的在于提供一种半导体结构及其制备方法，能够形成稳定的双层电容同时有效增加电容容量。
为解决上述技术问题，本发明中提供了一种半导体结构的制备方法，包括：提供衬底；在所述衬底上形成叠层结构；在所述叠层结构中形成具有第一下电极、第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构；在所述第一电容上形成具有第二下电极、第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构；其中，所述第二介电层形成在所述第二下电极和所述第二上电极之间，同时所述第二介电层还形成在相邻的所述第二电容的所述第二下电极之间。
可选地，所述叠层结构包括层叠设置的第一支撑层、牺牲层和第二支撑层，所述衬底形成有焊盘；在所述叠层结构中形成具有第一下电极，第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构的步骤中，包括以下步骤：于所述叠层结构中形成第一通孔以暴露所述焊盘；于所述第一通孔内形成填充所述第一通孔的第一下电极，所述第一下电极与所述焊盘电连接；形成开口以暴露所述牺牲层；去除所述牺牲层以形成填充槽；于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和所述第一上电极之间。
可选地，在所述第一电容上形成具有第二下电极，第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构的步骤中，包括以下步骤：于所述第一电容上表面形成支撑结构，所述支撑结构部分填充所述开口；于所述支撑结构内形成暴露所述第一下电极的第二通孔；于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极；于所述第二下电极表面形成所述第二介电层和所述第二上电极，以形成第二电容，所述第二介电层形成在所述第二下电极和所述第二上电极之间。
可选地，在去除所述牺牲层以形成所述填充槽，于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和第一上电极之间的步骤中，包括：于所述第一下电极表面、所述第一支撑层和第二支撑层表面形成初始第一介电层；于所述初始第一介电层表面形成初始第一上电极；去除部分位于所述第一下电极上方的所述初始第一介电层和初始第一上电极，保留位于所述填充槽内的所述初始第一介电层和初始第一上电极以形成所述第一介电层和所述第一上电极，所述第一介电层和所述第一上电极填充所述填充槽。
可选地，在于所述第一电容上表面形成支撑结构步骤中，包括：于所述第一电容上表面形成第三支撑层，所述第三支撑层部分填充所述开口；于所述第三支撑层上表面形成介质层以形成所述支撑结构，所述介质层的厚度大于所述第三支撑层；在于所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中，所述第二通孔贯穿所述第三支撑层和所述介质层。
可选地，所述介质层由低K介电材料层形成。
可选地，在于所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中所述第二通孔的宽度大于所述第一下电极上表面的宽度，所述第二通孔的中心轴线与所述第一下电极的中心轴线重合。
可选地，在于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极之后，在于所述第二下电极表面形成所述第二介电层和所述第二上电极之前还包括以下步骤：去除位于所述支撑结构上方的部分所述第二下电极，暴露所述支撑结构；部分去除所述支撑结构；在于所述第二下电极表面形成所述第二介电层和所述第二上电极步骤中，部分所述第二介电层和所述第二上电极形成在所述第二下电极和所述支撑结构之间。
可选地，在去除位于所述支撑结构上方的部分所述第二下电极，暴露所述支撑结构步骤中，包括：形成填充层，所述填充层填充所述第二通孔且覆盖所述第二下电极的上表面；在去除位于所述支撑结构上方的部分所述第二下电极的步骤中，以剩余所述填充层为掩膜层，去除位于所述支撑结构上表面的部分第二下电极，暴露所述介质层。
可选地，在暴露所述介质层之后包括：去除剩余所述填充层，并去除部分所述介质层；在于所述第二下电极表面形成所述第二介电层和所述第二上电极步骤中，包括：于所述第二下电极和所述介质层的表面形成第二介电层；于所述第二介电层表面形成所述第二上电极。
可选地，在去除部分所述介质层的步骤中，被去除的部分所述介质层的厚度不大于所述介质层总厚度的30％。
本发明还提出了一种半导体结构，所述半导体结构可采用上述实施例的半导体结构的制备方法制备形成。
根据本发明实施例的半导体结构，包括：衬底；位于所述衬底上的第一电容，所述第一电容包括第一下电极、第一介电层和第一上电极，所述第一下电极为柱状结构，所述第一介电层覆盖所述第一下电极，所述第一上电极位于所述第一介电层远离所述第一下电极的一侧；第二电容，所述第二电容位于所述第一电容的上方，所述第二电容包括与所述第一下电极电连接的凹状结构的第二下电极、填充并覆盖所述第二下电极的所述第二介电层和所述第二上电极；其中，所述第二介电层位于所述第二下电极和所述第二上电极之间，同时还位于相邻的所述第二电容的所述第二下电极之间。
可选地，所述第二下电极的底部宽度大于所述第一下电极的顶部宽度。
可选地，还包括支撑结构，所述支撑结构形成在所述第一介电层、第一上电极和所述第二下电极之间，且至少部分伸入至相邻所述第二下电极之间。
可选地，位于相邻的所述第二电容的所述第二下电极之间的所述第二介电层的高度不大于所述第二电容高度的30％。
可选地，所述第一下电极的材质密度大于所述第二上电极的材质密度。
可选地，所述第一下电极和所述第一上电极的材质均为金属材料，所述第二上电极的材质为半导体材料。
可选地，所述第二上电极还位于相邻的所述第二电容的所述第二下电极之间。
附图说明
图1为本发明实施例的半导体结构的制备方法的流程图；
图2-图22为本发明实施例的半导体结构的制备方法的各步骤的截面示意图。
附图标记：
100：半导体结构；
1：衬底，11：焊盘；
2：叠层结构，21：第一支撑层，22：第二支撑层，23：牺牲层，24：第一通孔，25：开口；
3：第一电容，31：第一下电极，32：第一上电极，33：第一介电层，34：填充槽，35：初始第一下电极，36：初始第一上电极，37：初始第一介电层；
4：第二电容，41：第二下电极，42：第二上电极，43：第二介电层，44：填充层；
5：支撑结构，51：第三支撑层，52：介质层，53：第二通孔，54：第三通孔；
6：保护层。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种半导体结构的制备方法以及半导体结构作进一步详细说明。
下面参考附图描述根据本发明实施例的半导体结构100的制备方法。
如图1所示，根据本发明实施例的半导体结构100的制备方法可以包括：提供衬底1；在衬底1上形成叠层结构2；在叠层结构2中形成具有第一下电极31，第一介电层33和第一上电极32的第一电容3，第一下电极31为柱状结构；在第一电容3上形成具有第二下电极41，第二介电层43和第二上电极42的第二电容4，第二下电极41为凹状结构；其中，第二介电层43形成在第二下电极41和第二上电极42之间，同时第二介电层43还形成在相邻的第二电容4的第二下电极41之间。
如图2-图22所示为本发明一具体实施例的半导体结构100的制备方法的各步骤的工艺流程截面图；
如图2所示，提供衬底1，衬底1可以是硅(Si)衬底1、锗(Ge)衬底1、SiGe衬底1、SOI(Silicon On Insulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等，用于支撑在其上的器件结构。衬底1也可以为已经形成有器件结构的半导体基底，例如，衬底1上形成有晶体管，以及连接晶体管源漏极的导电插塞。图形化衬底1，并在衬底1内形成焊盘11，以便与其上方形成的电容器件电连接，焊盘11的材料可以为金属钨等导电材料，焊盘11可以通过导电插塞和衬底1中的晶体管的源极或漏极电连接。
如图2所示，在衬底1上形成叠层结构2，叠层结构2包括沿垂直于衬底1的方向层叠设置在衬底1表面的第一支撑层21、牺牲层23和第二支撑层22，牺牲层23形成在第一支撑层21和第二支撑层22之间，第一支撑层21和第二支撑层22的材料可以为氮化物材料，例如氮化硅材料，牺牲层23的材料可以为氧化物材料，例如氧化硅材料等，牺牲层23也可以为子叠层结构，例如氧化硅，氮化硅和氧化硅的夹层等。
如图3-图12所示，在叠层结构2中形成具有第一下电极31、第一介电层33和第一上电极32的第一电容3，第一下电极31为柱状结构，具体包括以下步骤：
如图3所示，于叠层结构2中形成第一通孔24以暴露焊盘11，第一通孔24形成在焊盘11上方，且沿垂直于衬底1的方向贯穿第一支撑层21、牺牲层23和第二支撑层22。
如图4-图5所示，于第一通孔24内形成填充第一通孔24的第一下电极31，第一下电极31与焊盘11电连接，具体地，如图4所示，于第一通孔24内和第二支撑层22的表面形成初始第一下电极35，去除位于第二支撑层22上方的初始第一下电极35，保留位于第一通孔24内的初始第一下电极35以形成第一电容3的第一下电极31；第一下电极31的材料可以为金属钛、氮化钛或金属钨等密度较大的金属材料。
如图6所示，形成开口25以暴露牺牲层23，具体地，图形化第二支撑层22，去除部分第二支撑层22以形成暴露牺牲层23的开口25，以便于刻蚀去除牺牲层23，如图7所示，图7为图6中半导体结构100的俯视图，开口25形成在多个相邻第一下电极31之间，开口25可以为一个或者多个，开口25的形状和密度可以根据实际需要进行选择，在如图7所示的示例中，开口25形成为圆形且形成在三个相邻的第一下电极31之间。
如图8所示，去除牺牲层23形成填充槽34以便于填充形成第一上电极32和第一介电层33；具体可采用湿法或干法刻蚀去除第一支撑层21和第二支撑层22之间的牺牲层23，刻蚀溶液或者刻蚀气体通过开口25与牺牲层23接触以刻蚀掉牺牲层23；进一步地，可采用选择性湿法刻蚀去除牺牲层23，以减小对第一下电极31以及第一支撑层21和第二支撑层22的刻蚀损伤，例如，可采用氢氟酸溶液等湿法刻蚀去除牺牲层23来形成填充槽34。
如图9-图12所示，于填充槽34内形成第一介电层33和第一上电极32，以形成第一电容3，第一介电层33形成在第一下电极31和第一上电极32之间，如图9所示，于第一下电极31表面、第一支撑层21表面和填充槽34内壁形成初始第一介电层37，初始第一介电层37覆盖填充槽34的内壁面且不填满填充槽34；如图10所示，于初始第一介电层37表面形成初始第一上电极36，初始第一上电极36覆盖初始第一介电层37表面且填满填充槽34。
如图11所示，去除位于第一下电极31上方的初始第一上电极36，进一步地，去除位于开口25内的初始第一上电极36，保留位于填充槽34内的初始第一上电极36以形成第一上电极32。如图12所示，去除第二支撑层22和第一下电极31上方的初始第一介电层37，保留位于填充槽34内以及开口25内的初始第一介电层37以形成第一电容3的第一介电层33。这样第一介电层33和第一上电极32填满填充槽34，且第一介电层33位于第一上电极32和第一下电极31之间。第一上电极32的材料可以为金属钛、氮化钛或金属钨等密度较大的金属材料。
如图13-图21所示，在第一电容3上形成具有第二下电极41、第二介电层43和第二上电极42的第二电容4，第二下电极41形成为凹状结构，由此，能够有效增加半导体结构100的电容容量，同时，通过第一电容3中第一下电极31形成柱状结构，第二电容4中第二下电极41形成凹状结构，大大降低半导体结构100制作过程中的重心高度，能够进一步地增强采用柱状型电容混合凹状型电容形成的半导体结构100的稳定性。
如图13-图21所示，形成第二电容4的步骤包括：于第一电容3上表面形成支撑结构5，支撑结构5部分填充开口25；于支撑结构5内形成暴露第一下电极31的第二通孔53；于第二通孔53内形成覆盖第二通孔53内壁的第二下电极41；于第二下电极41表面形成第二介电层43和第二上电极42，以形成第二电容4，第二介电层43形成在第二下电极41和第二上电极42之间。
具体地，支撑结构5可以包括第三支撑层51和介质层52，如图13-图14所示，于第一电容3上表面形成支撑结构5的步骤包括：如图13所示，于第一电容3上表面形成第三支撑层51，第三支撑层51形成在第二支撑层22和第一下电极31表面且填充开口25；如图14所示，于第三支撑层51上表面形成介质层52，介质层52的厚度大于第三支撑层51。其中第三支撑层51可与第二支撑层22采用相同的材料，例如，第三支撑层51和第二支撑层22均形成为氮化硅层，介质层52可以为低K介电材料层，例如介质层52可以为掺有氟或羟基等极性低的原子或基团的氧化硅，从而能够减小后续形成的第二下电极42之间的耦合效应。
如图15所示，于支撑结构5内形成暴露第一下电极31的第二通孔53，第二通孔53沿垂直于支撑结构5的方向贯穿第三支撑层51和介质层52且与第一下电极31位置对应，以将第一下电极31暴露出来。进一步地，第二通孔53的横截面积不小于第一下电极31的上表面的横截面积，如图15所示，第二通孔53的宽度大于第一下电极31表面的宽度，即第二通孔53的横截面的外轮廓位于第一下电极31的横截面的外轮廓的外侧，使得后续形成的第二下电极41与所述第一下电极31有更大接触面积以及对准的工艺窗口。进一步低，第二通孔53的中心轴线与第一下电极31的中心轴线重合，这样不仅能够将第一下电极31完全暴露出来以便于与后续形成的第二电容4电连接，而且第二下电极41形成在第一下电极31和第二介电层43之间，也便于第一下电极31与第二下电极41的接触串联。
如图16所示，于第二通孔53内形成覆盖第二通孔53内壁的第二下电极41，在本发明的一些实施例中，第二下电极41可以设在第二通孔53内以及介质层52上，即第二下电极41可以覆盖第二通孔53的内壁面和介质层52的上表面，第二介电层43形成在第二下电极41表面，第二上电极42形成在第二介电层43表面且填充第二通孔53。
在本发明的另一些实施例中，第二下电极41形成在第二通孔53的内壁上且覆盖第二通孔53的内壁面，且第二下电极41不覆盖介质层52上表面，对介质层52进行刻蚀以形成第三通孔54，第二介电层43形成在介质层52和第二下电极41表面且填充第三通孔54，从而能够进一步地增大半导体结构100的介电层的面积以提高电容。
具体步骤如下：如图16所示，于第二通孔53表面和第三支撑层51的表面形成第二下电极41，第二下电极41不填满第二通孔53；如图17所示，于第二下电极41的表面形成填充层44，填充层44填满第二通孔53，图形化填充层44，去除位于支撑结构5上方的部分填充层44，暴露位于介质层52上方的部分第二下电极41，填充层44既可以作为去除介质层52上方的第二下电极41的掩膜层；又可以在去除相邻的第二电容4的第二下电极41之间的部分介质层52时，起到支撑第二下电极41防止其倒塌的作用。具体地，在去除位于介质层52上方的填充层44后，位于第二通孔53内的填充层44可形成作为掩膜层，以刻蚀去除位于介质层52上方的第二下电极41，保留位于第二通孔53内的第二下电极41。填充层44可以为SOC(Spin-on-Carbon)，SOD(Spin-on-Glass)等易于填充高深宽比沟槽的材料。
如图18所示，去除位于支撑结构5上方的部分第二下电极41后，暴露支撑结构5；如图19所示，去除部分支撑结构5，即去除部分介质层52以在第二下电极41之间形成第三通孔54，通过第三通孔54可暴露出部分第二下电极41，使得部分第二下电极41的两侧均暴露出来；进一步地，在暴露介质层52之后，可去除剩余所述填充层44，以便于在第二下电极41表面形成第二介电层43，例如可采用干法刻蚀或湿法刻蚀去除位于第二通孔53内的填充层44以便于后续第二介电层43和第二上电极42的形成。
去除部分介质层52形成第三通孔54可采用湿法刻蚀或者干法刻蚀工艺等，被去除的部分介质层52的厚度不大于介质层52总厚度的30％，例如如图19所示，去除的部分介质层52的厚度为h，介质层52总厚度为H，则h≤30％H。从而可避免剩余介质层52厚度过小发生坍塌的风险。
如图20所示，第二介电层43形成在第二下电极41表面且填充第三通孔54，由此部分第二介电层43形成在部分第二下电极41的两侧，从而增加了第二介电层43的面积，进一步地增加了半导体结构100的电容。
在其他实施例中，第二介电层43形成在第二下电极41表面但未填充满第三通孔54，在所述未填充满的第三通孔54中填充满第二上电极42，即第二上电极42还形成在相邻的第二电容4的第二下电极41和支撑结构5之间。
如图21所示，于第二介电层43表面形成第二上电极42，第二上电极42覆盖第二介电层43的表面。第二上电极42可以为多晶硅等材质密度小于第一下电极31的半导体材料。如此可以进一步降低形成的半导体结构100的重心，使得形成的半导体结构100更加稳定，在后续制作工艺如旋涂工艺、清洗工艺中不会坍塌造成良率降低。
如图22所示，于所述第二上电极42表面形成保护层6，以避免将第二电容4裸露出来。半导体结构100还可以包括第一导线和第二导线，其中第一导线设在半导体结构100的侧部以便于与第一上电极32电连接，第二导线可穿过保护层6与第二上电极42电连接。第一上电极32和第二上电极42连接相同电位。
下面参考附图描述根据本发明实施例的半导体结构100，半导体结构100可以采用上述实施例的半导体结构100的制备方法形成。
本发明实施例提供的半导体结构100可以包括衬底1、位于衬底1上的第一电容3和第二电容4。
具体地，如图21和图22所示，第一电容3位于衬底1的上方，第一电容3包括第一下电极31、第一介电层33和第一上电极32，第一下电极31为柱状结构；第一介电层33覆盖第一下电极31，第一上电极32位于第一介电层33远离第一下电极31的一侧。
第二电容4位于第一电容3的上方，第二电容4包括与第一下电极31电连接的凹状结构的第二下电极41、填充并覆盖第二下电极41的第二介电层43和第二上电极42；其中，第二介电层43位于第二下电极41和第二上电极之间42，同时还位于相邻的第二电容4的第二下电极41之间。
如图21所示，第二介电层43还形成在相邻第二电容4的第二下电极41之间，具体地，支撑结构5形成在相邻第二电容4的第二下电极41之间的下部区域，相邻第二电容4的第二下电极41之间的上部区域形成有第二介电层43，以增加第二电容4。
本实施例中，第二下电极41的底部宽度大于第一下电极31的顶部宽度。
在其它实施例中，第一下电极31的中心轴线与第二下电极41的中心轴线对准，从而使得第二下电极41与第一下电极31能够充分接触，以保证第一下电极31和第二下电极41的电连接效果。
本实施例中，半导体结构100还包括支撑结构5，支撑结构5形成在第一介电层33、第一上电极32和第二下电极41之间，且至少部分伸入至相邻所述第二电容4之间。通过支撑结构5能够支撑第二电容4，以防止第二电容4坍塌。
本实施例中，衬底1内设有焊盘11，第一下电极31设在焊盘11的上表面且与焊盘11电连接。
本实施例中，位于相邻的第二电容4的第二下电极41之间的第二介电层43的高度不大于第二电容4高度的30％。
本实施例中，第一下电极31的材质密度大于第二上电极42的材质密度。
本实施例中，第一下电极31和第一上电极32的材质均为金属材料，第二上电极42的材质为半导体材料。
本实施例中，第二上电极42还位于相邻的第二电容4的第二下电极41之间。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成叠层结构；
在所述叠层结构中形成具有第一下电极、第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构；
在所述第一电容上形成具有第二下电极、第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构；
其中，所述第二介电层形成在所述第二下电极和所述第二上电极之间，同时所述第二介电层还形成在相邻的所述第二电容的所述第二下电极之间。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述叠层结构包括层叠设置的第一支撑层、牺牲层和第二支撑层，所述衬底形成有焊盘；
在所述叠层结构中形成具有第一下电极，第一介电层和第一上电极的第一电容，所述第一下电极为柱状结构的步骤中，包括以下步骤：
于所述叠层结构中形成第一通孔以暴露所述焊盘；
于所述第一通孔内形成填充所述第一通孔的第一下电极，所述第一下电极与所述焊盘电连接；
形成开口以暴露所述牺牲层；
去除所述牺牲层以形成填充槽；
于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和所述第一上电极之间。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，在所述第一电容上形成具有第二下电极，第二介电层和第二上电极的第二电容，所述第二下电极为凹状结构的步骤中，包括以下步骤：
于所述第一电容上表面形成支撑结构，所述支撑结构填充所述开口；
于所述支撑结构内形成暴露所述第一下电极的第二通孔；
于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极；
于所述第二下电极表面形成所述第二介电层和所述第二上电极，以形成第二电容，所述第二介电层形成在所述第二下电极和所述第二上电极之间。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在去除所述牺牲层以形成所述填充槽，于所述填充槽内形成所述第一介电层和所述第一上电极，所述第一介电层形成在所述第一下电极和第一上电极之间的步骤中，包括：
于所述第一下电极表面、所述第一支撑层和第二支撑层表面形成初始第一介电层；
于所述初始第一介电层表面形成初始第一上电极；
去除部分位于所述第一下电极上方的所述初始第一介电层和初始第一上电极，保留位于所述填充槽内的所述初始第一介电层和初始第一上电极以形成所述第一介电层和所述第一上电极，所述第一介电层和所述第一上电极填充所述填充槽。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，在于所述第一电容上表面形成支撑结构步骤中，包括：
于所述第一电容上表面形成第三支撑层，所述第三支撑层部分填充所述开口；
于所述第三支撑层上表面形成介质层以形成所述支撑结构，所述介质层的厚度大于所述第三支撑层；
在所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中，所述第二通孔贯穿所述第三支撑层和所述介质层。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述介质层由低K介电材料层形成。
7.根据权利要求3所述的半导体结构的制备方法，其特征在于，在于所述支撑结构内形成暴露所述第一下电极的第二通孔的步骤中所述第二通孔的宽度大于所述第一下电极上表面的宽度，所述第二通孔的中心轴线与所述第一下电极的中心轴线重合。
8.根据权利要求5所述的半导体结构的制备方法，其特征在于，在于所述第二通孔内形成覆盖所述第二通孔内壁的所述第二下电极之后，在于所述第二下电极表面形成所述第二介电层和所述第二上电极之前还包括以下步骤：
去除位于所述支撑结构上方的部分所述第二下电极，暴露所述支撑结构；
部分去除所述支撑结构；
在于所述第二下电极表面形成所述第二介电层和所述第二上电极步骤中，部分所述第二介电层和所述第二上电极形成在所述第二下电极和所述支撑结构之间。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在去除位于所述支撑结构上方的部分所述第二下电极，暴露所述支撑结构步骤中，包括：
形成填充层，所述填充层填充所述第二通孔；
在去除位于所述支撑结构上方的部分所述第二下电极的步骤中，以所述填充层为掩膜层，去除位于所述支撑结构上表面的部分第二下电极，暴露所述介质层。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，在暴露所述介质层之后包括：
去除所述填充层，并去除部分所述介质层；
在于所述第二下电极表面形成所述第二介电层和所述第二上电极步骤中，包括：
于所述第二下电极和所述介质层的表面形成第二介电层；
于所述第二介电层表面形成所述第二上电极。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，在去除部分所述介质层的步骤中，被去除的部分所述介质层的厚度不大于所述介质层总厚度的30％。
12.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的第一电容，所述第一电容包括第一下电极、第一介电层和第一上电极，所述第一下电极为柱状结构，所述第一介电层覆盖所述第一下电极，所述第一上电极位于所述第一介电层远离所述第一下电极的一侧；
第二电容，所述第二电容位于所述第一电容的上方，所述第二电容包括与所述第一下电极电连接的凹状结构的第二下电极、填充并覆盖所述第二下电极的所述第二介电层和所述第二上电极；
其中，所述第二介电层位于所述第二下电极和所述第二上电极之间，同时还位于相邻的所述第二电容的所述第二下电极之间。
13.根据权利要求12所述的半导体结构，其特征在于，所述第二下电极的底部宽度大于所述第一下电极的顶部宽度。
14.根据权利要求12所述的半导体结构，其特征在于，还包括支撑结构，所述支撑结构形成在所述第一介电层、第一上电极和所述第二下电极之间，且至少部分伸入至相邻所述第二下电极之间。
15.根据权利要求12所述的半导体结构，其特征在于，位于相邻的所述第二电容的所述第二下电极之间的所述第二介电层的高度不大于所述第二电容高度的30％。
16.根据权利要求12所述的半导体结构，其特征在于，所述第一下电极的材质密度大于所述第二上电极的材质密度。
17.根据权利要求16所述的半导体结构，其特征在于，所述第一下电极和所述第一上电极的材质均为金属材料，所述第二上电极的材质为半导体材料。
18.根据权利要求12所述的半导体结构，其特征在于，所述第二上电极还位于相邻的所述第二电容的所述第二下电极之间。
CN202010959932.4A 2020-09-14 2020-09-14 半导体结构及其制备方法 Pending CN114188279A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010959932.4A CN114188279A (zh) 2020-09-14 2020-09-14 半导体结构及其制备方法
PCT/CN2021/100905 WO2022052553A1 (zh) 2020-09-14 2021-06-18 半导体结构及其制备方法
US17/401,523 US12068361B2 (en) 2020-09-14 2021-08-13 Semiconductor structure with stacked capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010959932.4A CN114188279A (zh) 2020-09-14 2020-09-14 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114188279A true CN114188279A (zh) 2022-03-15

Family

ID=80538941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010959932.4A Pending CN114188279A (zh) 2020-09-14 2020-09-14 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US12068361B2 (zh)
CN (1) CN114188279A (zh)
WO (1) WO2022052553A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040059A (ja) * 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US7449739B2 (en) * 2006-01-25 2008-11-11 Infineon Technologies Ag Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor
CN101656254B (zh) * 2008-08-21 2012-04-04 南亚科技股份有限公司 动态随机存取内存结构及其制造方法
KR101095823B1 (ko) * 2010-01-06 2011-12-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
WO2015117222A1 (en) 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
US10290422B1 (en) 2017-11-16 2019-05-14 Micron Technology, Inc. Capacitors and integrated assemblies which include capacitors
CN110459533A (zh) * 2018-05-08 2019-11-15 长鑫存储技术有限公司 柱状电容结构及其制作方法
CN110504284B (zh) * 2018-05-17 2024-06-21 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN111223843A (zh) * 2018-11-26 2020-06-02 长鑫存储技术有限公司 电容器阵列结构及其制造方法和包含它的半导体存储器

Also Published As

Publication number Publication date
WO2022052553A1 (zh) 2022-03-17
US12068361B2 (en) 2024-08-20
US20220085149A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN110634869B (zh) 存储器阵列及其制造方法
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
TWI579970B (zh) 半導體裝置及其製造方法
TWI440140B (zh) 記憶體電容結構與其製作方法
TWI538226B (zh) 具有高結構強度之堆疊型電容器之製造方法
US20060255391A1 (en) Method of forming a reliable high performance capacitor using an isotropic etching process
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
CN110970460B (zh) 电容器阵列及其形成方法、半导体器件
CN109994449B (zh) 具有支撑图案的半导体器件
KR102679044B1 (ko) 반도체 장치 및 그 제조 방법
KR0138317B1 (ko) 반도체장치 커패시터 제조방법
KR20030080234A (ko) 트렌치 커패시터 및 그 제조 방법
JP2010153509A (ja) 半導体装置およびその製造方法
US7022569B2 (en) Lower electrode contact structure and method of forming the same
CN113707611A (zh) 存储器的形成方法及存储器
TWI799144B (zh) 半導體裝置及其製造方法
WO2023015849A1 (zh) 半导体结构及半导体结构的制备方法
CN114188279A (zh) 半导体结构及其制备方法
CN114256153B (zh) 半导体结构形成方法以及半导体结构
TWI553886B (zh) 記憶元件及其製造方法
US20230146151A1 (en) Semiconductor devices
US20230145857A1 (en) Semiconductor devices
WO2022062644A1 (zh) 半导体结构及其制备方法、存储装置
TWI351736B (en) Methods for forming a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination