CN1574355A - 设有电容的半导体装置及其制造方法 - Google Patents

设有电容的半导体装置及其制造方法 Download PDF

Info

Publication number
CN1574355A
CN1574355A CNA2004100342081A CN200410034208A CN1574355A CN 1574355 A CN1574355 A CN 1574355A CN A2004100342081 A CNA2004100342081 A CN A2004100342081A CN 200410034208 A CN200410034208 A CN 200410034208A CN 1574355 A CN1574355 A CN 1574355A
Authority
CN
China
Prior art keywords
conductive film
film
deielectric
coating
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100342081A
Other languages
English (en)
Inventor
横井直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1574355A publication Critical patent/CN1574355A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

通常，在被层间绝缘膜10、成为电容上部电极的一部分的导电性膜(11)与电容介质膜(12)支撑的状态下，对用以构成电容下部电极的导电性膜(13)进行处理。因此，在半导体装置的制造工序中，不使成为电容下部电极的导电性膜(13)完全露出。结果，防止了成为电容下部电极的导电性膜13被弯折的不良情况的发生。从而得到可提高半导体装置的成品率的半导体装置的制造方法与用该制造方法制造的半导体装置。

Description

设有电容的半导体装置及其制造方法
技术领域
本发明涉及设有电容的半导体装置及其制造方法。
背景技术
一直以来，使用在半导体衬底的上方设有相对于半导体衬底的主表面垂直的方向延伸地形成的圆筒形或方筒形的电容的半导体装置。在形成所述电容的工序中，使在层间绝缘膜的上侧形成的电容下部电极成为一时完全露出的状态。在电容下部电极完全露出的状态下，沿着所述圆筒形的表面或方筒形的表面形成电容介质膜。
依据所述半导体装置的制造方法，以电容下部电极的周围无支撑电容下部电极的构件的状态，在电容下部电极的表面上形成电容介质膜。就是说，在结构上电容下部电极处于非常不稳定的状态下，在电容下部电极上形成电容介质膜。尽管采用这样的制造方法，由于在传统的半导体装置中电容下部电极的纵横比(aspect ratio)小，因此不存在任何问题。
但是，近年为了增加电容的容量，要求增大电容下部电极的纵横比。在这种电容的电容介质膜的形成过程中，电容下部电极因其机械强度的不足导致弯折。结果，会降低半导体装置的成品率。
发明内容
本发明鉴于上述问题，旨在提供能为增加容量而增大电容下部电极的纵横比的半导体装置及其制造方法。
本发明的另一目的在于：提供在制造工序中防止电容下部电极弯折，从而提高成品率的半导体装置及其制造方法。
本发明一种形态的半导体装置如下构成。
该半导体装置中设有：在半导体衬底的上方形成的圆筒形或方筒形的电容下部电极。沿着电容下部电极的整个外表面设有第一电容介质膜。形成第一电容上部电极，覆盖第一电容介质膜整个外表面。沿着形成电容下部电极的孔的表面形成第二电容介质膜，覆盖电容下部电极的上面、第一电容介质膜的上面与第一电容上部电极的上面。
另外，填入第二电容介质膜形成的孔内，并沿着第二电容介质膜的上面形成第二电容上部电极。设有相对于半导体衬底的主表面垂直的方向延伸，且连接第一电容上部电极和第二电容上部电极的塞。
本发明另一种形态的半导体装置如下构成。
该半导体装置中，在半导体衬底的上方形成相对于半导体衬底的主表面垂直的方向延伸的、圆柱形或棱柱形的电容下部电极。形成第一电容介质膜，覆盖电容下部电极的整个外表面。形成第一电容上部电极，覆盖第一电容介质膜的整个外表面。形成第二电容介质膜，覆盖电容下部电极、第一电容介质膜及第一电容上部电极的上面。形成第二电容上部电极，覆盖第二电容介质膜的上面。设有相对于半导体衬底的主表面垂直的方向延伸而形成的、连接第一电容上部电极和第二电容上部电极的塞。
依据上述两种形态的半导体装置，能够采用后述的制造方法。因此，能够为增加电容的容量而增大电容下部电极的纵横比。
本发明一种形态的半导体装置的制造方法包括如下的工序。
该半导体装置的制造方法中，首先，在半导体衬底的上方形成用作电容上部电极的第一导电性膜。接着，在第一导电性膜上相对于半导体衬底的主表面垂直的方向延伸地形成第一孔。然后，沿着第一孔的整个表面形成用作电容介质膜的第一介质膜。接着，沿第一介质膜形成的第二孔的整个表面形成用作电容下部电极的第二导电性膜。然后，沿着第二导电性膜形成的第三孔的表面、第二导电性膜的上面、第一介质膜的上面与第一导电性膜的上面形成第二介质膜。接着，沿第二介质膜的上面形成用作电容上部电极的第三导电性膜，填入第二介质膜形成的第四孔。最后，形成贯通第三导电性膜与第二介质膜到达第一导电性膜的塞。
本发明另一种形态的半导体装置的制造方法包括如下的工序。
该半导体装置的制造方法中，首先，在半导体衬底的上方形成用作电容上部电极的第一导电性膜。接着，在第一导电性膜上相对于半导体衬底的主表面垂直的方向形成第一孔。然后，沿着第一孔的整个表面形成用作电容介质膜的第一介质膜。接着，形成用作电容下部电极的第二导电性膜，填入第一介质膜形成的第二孔。然后，形成用作电容介质膜的第二介质膜，覆盖第二导电性膜、第一介质膜与第一导电性膜的上面。接着，形成用作电容上部电极的第三导电性膜，覆盖第二介质膜的上面。最后，形成贯通第三导电性膜和第二介质膜到达第一导电性膜的塞。
依据上述两种形态的半导体装置的制造方法，在电容下部电极被介质膜支撑的状态下，进行其后续的工序。就是说，不会出现如传统技术中说明的电容下部电极完全露出的状态。因此，降低电容下部电极在制造过程中弯折的可能性。结果，提高半导体装置的成品率。
对于本发明的上述以及其它的目的、特征、形态及优点，以下借助附图理解的关于本发明的详细说明将给出清晰阐述。
附图说明
图1是实施例1的半导体装置的结构的说明图。
图2～图15是实施例1的半导体装置的制造方法的说明图。
图16是实施例2的半导体装置的结构的说明图。
图17～图28是实施例2的半导体装置的制造方法的说明图。
图29是实施例3的半导体装置的结构的说明图。
图30～图36是实施例3的半导体装置的制造方法的说明图。
图37是实施例4的半导体装置的结构的说明图。
图38～图44是实施例4的半导体装置的制造方法的说明图。
具体实施方式
以下，参照附图就本发明实施方式的半导体装置及其制造方法进行说明。
实施例1
首先，用图1～图15说明本实施例的半导体装置及其制造方法。首先，用图1说明本实施例的半导体装置的结构。
如图1所示，本实施例的半导体装置具有以下的结构。在半导体衬底1上，从半导体衬底1的主表面上方预定高度的位置到半导体衬底的主表面下方预定深度的位置，形成由硅氧化膜构成的元件分离绝缘膜2。由元件分离绝缘膜2围住的区域内形成源/漏区5、6。在源/漏区5、6之间形成栅绝缘膜3与栅电极4。
并且，形成层间绝缘膜7，覆盖半导体衬底1的主表面、栅绝缘膜3、栅电极4与元件分离绝缘膜2。形成上下贯通由硅氧化膜构成的层间绝缘膜7而到达源/漏区6的接触塞8。接触塞8由含杂质的多晶硅膜形成。形成硅氮化膜9，覆盖层间绝缘膜7的上部表面。硅氮化膜9在后述孔的形成工序中用作阻挡膜。
另外，在硅氮化膜9上形成由硅氧化膜构成的层间绝缘膜10。形成上下贯通层间绝缘膜10的孔10a。沿着该孔10a的内表面形成由TiN构成的导电性膜11。导电性膜11是构成电容上部电极的膜。另外，在导电性膜11上形成在相对于半导体衬底1的主表面垂直的方向贯通的孔11a。沿着该孔11a的内表面形成介质膜12。该介质膜12是成为电容介质膜的膜，由Ta2O5构成。
在介质膜12上形成孔12a。沿着孔12a的整个内表面形成与接触塞8相接触的导电性膜13。该导电性膜13为圆筒形或方筒形，是构成电容下部电极的膜。另外，导电性膜13由含杂质的多晶硅膜形成。在导电性膜13上形成孔13a。
沿着孔13a的整个表面，以及导电性膜13、介质膜12与导电性膜11的上部表面形成介质膜14。形成导电性膜15来填入介质膜14形成的孔14a，并覆盖介质膜14的上表面。形成由硅氧化膜构成的层间绝缘膜16，覆盖介质膜14与导电性膜15。
形成塞17，该塞17相对于半导体衬底1的主表面垂直贯通层间绝缘膜16、导电性膜15与介质膜14，到达导电性膜11。塞17通过由TiN与Ti构成的阻挡金属膜与W等金属膜形成。还有，由导电性膜11、塞17与导电性膜15构成电容上部电极。另外，由介质膜12与介质膜14形成电容介质膜。还形成贯通层间绝缘膜16、层间绝缘膜10、硅氮化膜9与层间绝缘膜7而到达源/漏区5的接触塞18。
设有上述结构的电容的半导体装置，能够将导电性膜13的内表面与外表面全部用于电容。因此，能够增加电容的容量。
接着，用图2～图15说明本实例的半导体装置的制造方法。
在图2所示的结构中，由于硅氮化膜9以下的结构与用图1说明的半导体装置的结构大致相同，不重复其说明。如图2所示，在硅氮化膜9的上方形成由硅氧化膜构成的层间绝缘膜10。接着，经光刻工序后，通过蚀刻层间绝缘膜10来形成孔10a(如图3所示)。该孔10a形成于接触塞8的上部空间。
接着，在层间绝缘膜10的上面形成由TiN构成的导电性膜，并填入孔10a。然后，用CMP(Chemical Mechanical Polishing：化学机械抛光)法研磨导电性膜，以使层间绝缘膜10的上面露出。从而形成导电性膜111(如图4所示)。
接着，如图5所示，通过蚀刻导电性膜111来形成导电性膜11，该导电性膜11上形成了孔11a。这时，硅氮化膜9被蚀刻，在孔11a的底面露出接触塞8。
接着，沿触孔11a的表面、导电性膜11的上面与层间绝缘膜10的上面形成由Ta2O5构成的介质膜112。其结构如图6所示。
接着，用干式深蚀刻(dry etching-back)去除介质膜112。从而使层间绝缘膜10与导电性膜11的上面露出，同时使接触塞8与层间绝缘膜7的上面露出。其结构如图7所示。该工序之后，介质膜12残留在导电性膜11的孔11a的整个内表面。另外，在介质膜12上形成了孔12a。
接着，如图8所示，沿着孔12a的表面、导电性膜11的上面与层间绝缘膜10的上面，形成由含杂质的多晶硅构成的导电性膜113。这时，导电性膜113可以通过HSG(Hemi Spherical Grained：半球状晶粒化)处理粗化表面。
然后，如图9所示，形成光刻胶膜1000，填入由导电性膜113形成的孔13a。接着，以光刻胶膜1000为掩模蚀刻导电性膜113。然后，除去光刻胶膜1000。从而得到如图10所示的结构。如图10所示的结构中，构成电容下部电极的导电性膜13形成为圆筒形或方筒形。由该导电性膜13形成的孔称为孔13a。
接着，如图11所示，沿着孔13a的表面、导电性膜13的上面、导电性膜11的上面与层间绝缘膜10的上面形成由Ta2O5构成的介质膜114。接着，沿介质膜114的上面形成导电性膜115，填入介质膜114形成的孔14a。该导电性膜115由TiN构成。其结构如图12所示。
接着，用干蚀刻法使导电性膜115与介质膜114成为预定图案。从而得到如图13所示的结构。在如图13所示的结构中，在导电性膜11的上方残留介质膜14与导电性膜15。
接着，形成层间绝缘膜16，覆盖导电性膜15与介质膜14。其结构如图14所示。接着，形成贯通层间绝缘膜16、导电性膜15与介质膜14而到达导电性膜11的孔。在该孔中填入通过由TiN与Ti构成的阻挡金属膜与W膜构成的塞。其结构如图15所示。
接着，形成贯通层间绝缘膜16、层间绝缘膜10、硅氮化膜9与层间绝缘膜7而到达源/漏区5的孔。该孔中填入接触塞18，得到如图1所示的结构。
依据上述半导体装置的制造方法，在图8～图10所示的成为电容下部电极的导电性膜13的制造过程中，以通常被介质膜12支撑的状态处理导电性膜13。因此，如传统的半导体装置的制造方法那样，不会使成为电容下部电极的导电性膜13成为不具任何支撑构件而露出的状态。因此，防止发生如用作电容下部电极的导电性膜13弯折的不良情况。从而良好地形成电容。结果，提高了半导体装置的成品率。
实施例2
接着用图16～图28说明实施例2的半导体装置及其制造方法。首先，用图16说明本实施例的半导体装置的结构。如图16所示，本实施例的半导体装置的结构与图1所示的实施例1的半导体装置的结构大致相同。但是，与实施例1的半导体装置相比，本实施例的半导体装置没有形成图1所示的层间绝缘膜10，而形成了导电性膜111。
导电性膜111由TiN形成，为构成电容下部电极的膜。该导电性膜111在存储单元区的一面扩展地形成。并且，形成绝缘膜19，覆盖接触塞18的周围。该绝缘膜19用以在导电性膜111和接触塞18之间形成绝缘。除了上述结构以外，本实施例的半导体装置的结构与图1所示的实施例1的半导体装置的结构完全相同。即，凡是说明图1所示的实施例1的半导体装置的结构的参照符号和说明图16所示的本实施例的半导体装置的结构的参照符号相同的部分，均起相同的作用，且具有相同的功能。因此，不重复该部分的说明。
设有上述结构的电容的本实施例的半导体装置，能够与实施例1的半导体装置同样地、将导电性膜13的内表面与外表面全部用于电容。因此，能够增加电容的容量。
接着，用图17～图28说明本实施例的半导体装置的制造方法。图17中，在形成硅氮化膜9之前的工序与实施例1的半导体装置的制造方法完全相同。
图17中，在硅氮化膜9的上方形成由TiN构成的导电性膜110。接着，通过蚀刻导电性膜110与硅氮化膜9，形成有孔111a的导电性膜111(如图18所示)。该孔111a形成于接触塞8的上方。因此，接触塞8的上面在孔111a的底面露出。
接着，沿孔111a的表面与导电性膜111的上面形成介质膜112。该介质膜112由Ta2O5构成。其结构如图19所示。
接着，通过进行干蚀刻即各向异性蚀刻，除去介质膜112。结果，如图20所示，只沿着导电性膜111的孔111a的内侧面形成介质膜12。因此，由介质膜12形成的孔12a的底面露出接触塞8。
接着，如图21所示，沿着孔12a的表面、介质膜12的上面与导电性膜111的上面形成由含杂质的多晶硅构成的导电性膜113。然后，形成光刻胶膜1000，填入由导电性膜113形成的孔13a。其结构如图22所示。
接着，以光刻胶膜1000为掩模，蚀刻导电性膜113，使导电性膜111的上面与介质膜12的上面露出。然后，除去光刻胶膜1000。从而得到如图23所示的结构。
接着，如图24所示，沿着导电性膜13形成的孔13a的表面、导电性膜13的上面、介质膜12的上面与导电性膜111的上面形成介质膜114。介质膜114由Ta2O5构成。
接着，沿介质膜114的上面形成导电性膜115，填入介质膜114形成的孔114a。导电性膜115用TiN形成。从而得到如图25所示的结构。
接着，用光刻工序来蚀刻导电性膜115与介质膜114。结果，得到形成了预定图案的导电性膜15与介质膜14。其结构如图26所示。
接着，形成由硅氧化膜构成的层间绝缘膜16，埋没导电性膜15与介质膜14。其结构如图27所示。接着，如图28所示，形成贯通层间绝缘膜16、导电性膜15、介质膜14而到达导电性膜111的塞17。塞17通过由TiN与Ti构成的阻挡金属膜与W膜构成。接着，形成贯通层间绝缘膜16、导电性膜111、硅氮化膜9与层间绝缘膜7而到达源/漏区5的接触孔。沿着该接触孔的表面形成绝缘膜19。形成接触塞18，填入该绝缘膜19形成的孔内。从而得到如图16所示的结构。
本实施例中，由导电性膜111、塞17与导电性膜15构成电容上部电极。由介质膜12与介质膜14构成电容介质膜。由导电性膜13构成电容下部电极。
依据上述的本实施例的半导体装置的制造方法，与实施例1的半导体装置的制造方法同样地、构成图21～图23所示的电容下部电极的导电性膜13通常被介质膜12支撑的状态下进行处理。即导电性膜13不会成为不具支撑构件而完全露出的状态。结果，在半导体装置的制造过程中，防止了如导电性膜13弯折等不良情况的发生。结果，使电容的形状完好。从而提高了半导体装置的成品率。
实施例3
接着，用图29～图36说明本实施例的半导体装置及其制造方法。首先，用图29说明本实施例的半导体装置的结构。本实施例的半导体装置的结构与图1所示的实施例1的半导体装置的结构大致相同。即，凡是说明图1所示的实施例1的半导体装置的结构的参照符号和说明图29所示的本实施例的半导体装置的结构的参照符号相同的部分，均起相同的作用，且具有相同的功能。因此，不重复该部分的说明。但是，与实施例1的半导体装置的电容相比，本实施例的半导体装置的电容在电容上部电极、电容介质膜与电容下部电极的结构上有若干不同。
如图29所示，本实施例的半导体装置沿着在层间绝缘膜10上形成的孔的整个内表面形成由TiN构成的导电性膜131。在该导电性膜131形成的孔131a的内表面形成了由Ta2O5构成的介质膜132。形成由含杂质的多晶硅构成的导电性膜133，填入介质膜132形成的孔132a。该导电性膜133为圆柱形或棱柱形。换言之，本实施例的电容为柱形电容。另外，形成由Ta2O5构成的介质膜134，覆盖导电性膜131、介质膜132与导电性膜133的上面。形成由TiN构成的导电性膜135，覆盖介质膜134的上面。形成贯通导电性膜135与介质膜134而到达导电性膜131的塞17。塞17通过由TiN与Ti构成的阻挡金属膜与W膜构成。
在上述的本实施例的半导体装置中，由导电性膜131、塞17与导电性膜135构成电容上部电极。由介质膜132与介质膜134形成电容介质膜。由导电性膜133构成电容下部电极。
依据上述的本实施例的半导体装置，与实施例1与2的半导体装置同样、除了导电性膜133的底面外可将整个表面用于电容。因此，能够提高电容的容量。
接着，用图30～图36说明本实施例的半导体装置的制造方法。首先，说明图30所示的结构。图30中，硅氮化膜9以下的结构与实施例1的半导体装置的结构大致相同，不重复其说明。
图30中，在硅氮化膜9的上方形成由硅氧化膜构成的层间绝缘膜10。接着，在层间绝缘膜10上形成孔。在该孔内填入由Ti构成的导电性膜131。然后，在导电性膜131上形成相对于半导体衬底1的主表面垂直方向延伸的孔131a。在该孔131a的底面露出接触塞8。但本实施例中，在孔131a的底面，只露出由含杂质的多晶硅构成的接触塞8。
接着，如图31所示，沿着孔131a的表面、导电性膜131的上面与层间绝缘膜10的上面形成介质膜232。介质膜232由Ta2O5构成。接着进行干蚀刻。从而，如图32所示，只沿着导电性膜131的孔131a的内侧面残留介质膜132。另外，孔132a由介质膜132形成。该孔132a的底面由接触塞8的上面形成。
接着，如图33所示，沿介质膜132、导电性膜131与层间绝缘膜10的上面形成由含杂质的多晶硅构成的导电性膜233，并填入孔132a。接着，用CMP法研磨导电性膜233。从而使层间绝缘膜10的上面、导电性膜131的上面与介质膜132的上面露出。其结构如图34所示。
接着，形成由Ta2O5构成介质膜，覆盖层间绝缘膜10、导电性膜131、介质膜132与导电性膜133的上面。在该介质膜的上方形成由TiN构成的导电性膜。将所述介质膜与导电性膜蚀刻成预定图案。从而，形成导电性膜135与介质膜134(如图35所示)。
接着，形成由硅氧化膜构成的层间绝缘膜16，覆盖导电性膜135与介质膜134。接着，如图36所示，形成贯通层间绝缘膜16、导电性膜135与介质膜134而到达导电性膜131的接触孔。该孔内填入塞17。塞17由TiN与Ti构成的阻挡金属膜与W膜构成。从而得到如图36所示的结构。
接着，形成贯通层间绝缘膜16、层间绝缘膜10、硅氮化膜9与层间绝缘膜7而到达源/漏区5的接触孔。接触孔内填入接触塞18。从而得到如图29所示的结构。
依据上述的本实施例的半导体装置的制造方法，在构成图33～图34所示的电容下部电极的导电性膜133的形成工序中，没有出现电容下部电极不具支撑构件，并成为完全露出的状态。因此，不会使电容下部电极弯折。从而使电容的形状完好。结果，提高了半导体装置的成品率。
实施例4
接着，用图37～图44说明实施例4的半导体装置及其制造方法。
首先，用图37说明本实施例的半导体装置的结构。如图37所示，本实施例的半导体装置的结构与用图29说明的实施例3的半导体装置的结构大致相同。即，凡是说明图29所示的实施例3的半导体装置的结构的参照符号和说明图37所示的本实施例的半导体装置的结构的参照符号相同的部分，均起相同的作用，且具有相同的功能。因此，不重复该部分的说明。
但是，在本实施例中，未形成图19所示的层间绝缘膜10。在图37所示的结构中，用沿着半导体衬底的主表面1平行地延伸的导电性膜1111，取代层间绝缘膜10。另外，在导电性膜1111上形成了相对于半导体衬底1的主表面垂直的方向延伸的孔。该孔内沿着表面形成了绝缘膜19。而且，形成接触塞18，填埋绝缘膜19形成的孔。接触塞18和导电性膜1111之间由绝缘膜19绝缘。
上述本实施例的半导体装置中，由导电性膜1111、塞17与导电性膜135构成电容上部电极。由介质膜132与介质膜134构成电容介质膜。电容下部电极由导电性膜133构成。
依据上述的半导体装置，除了成为电容下部电极的导电性膜133的底面之外，可将整个表面用作电容。结果，能够使电容的容量增加。
接着，用图38～图44说明本实施例的半导体装置的制造方法。首先，说明图38所示的结构。在图38所示的本实施例的半导体装置的制造过程的结构中，硅氮化膜以下的结构用与实施例1～3的半导体装置的制造方法完全相同工序来制造。
接着，在图38所示的结构中，在硅氮化膜9的上方形成由Ti构成的导电性膜1111。这时，导电性膜1111在存储单元区的硅氮化膜9的整个表面上形成。因此，不形成如实施例3中说明的层间绝缘膜10。
接着，在导电性膜1111上形成孔1111a，使接触塞8与层间绝缘膜7的上部表面露出。然后，形成介质膜232，覆盖孔1111a的表面与导电性膜1111的上面。介质膜232由Ta2O5构成。其结构如图39所示。
接着，干蚀刻介质膜232。该蚀刻为各向异性蚀刻。结果，如图40所示，介质膜132只在导电性膜1111的孔1111a的内侧面残留。这时，只有接触塞8在介质膜132形成的孔132a的底面露出。
接着，形成由含杂质的多晶硅膜构成的导电性膜233，填埋孔132a并覆盖介质膜132的上面与导电性膜1111的上面。其结构如图41所示。
接着，蚀刻或用CMP法研磨导电性膜233。从而形成导电性膜133，同时使导电性膜1111的上面与介质膜132的上面露出。其结构如图42所示。
接着，形成由Ta2O5构成介质膜，覆盖导电性膜1111的上面、介质膜132的上面与导电性膜133的上面。在该介质膜的上方形成由TiN构成的导电性膜。然后用光刻工序将介质膜与导电性膜蚀刻成预定图案。结果，如图43所示，形成介质膜134与导电性膜135。
接着，形成层间绝缘膜16，覆盖介质膜134与导电性膜135。然后，形成贯通层间绝缘膜16、导电性膜1111、硅氮化膜9与层间绝缘膜7而到达源/漏区5的接触孔。沿着该接触孔的内侧面形成绝缘膜19。形成填入由该绝缘膜19形成的孔内的接触塞18。从而得到如图44所示的结构。
接着，形成贯通层间绝缘膜16、导电性膜135与介质膜134而到达导电性膜1111的孔。形成填埋该孔的塞17。从而得到如图37所示的结构。
依据上述本实施例的半导体装置的制造方法，在图41与图42所示的成为电容下部电极的导电性膜133的制造过程中，不使导电性膜133完全露出。换言之，通常导电性膜133在被介质膜132支撑的状态处理。从而防止如传统技术那样在制造过程中电容下部电极弯折的情况。结果，使电容的结构完好。因此，提高了半导体装置的成品率。
以上详细说明了本发明，但这些实施例仅为举例而已，并不限定本发明，应当明白本发明的精神和范围仅由附加的权利要求所限定。

Claims (4)

1.一种半导体装置，其中设有：
在半导体衬底的上方形成的圆筒形或方筒形的电容下部电极；沿着该电容下部电极的整个外表面设置的第一电容介质膜；
覆盖所述第一电容介质膜的整个外表面而形成的第一电容上部电极；
沿着所述电容下部电极形成的孔的表面、并覆盖所述电容下部电极的上面、所述第一电容介质膜与所述第一电容上部电极的上面而形成的第二电容介质膜；
填入所述第二电容介质膜形成的孔内并沿着所述第二电容介质膜的上面而形成的第二电容上部电极；以及
相对于所述半导体衬底的主表面垂直的方向延伸而形成的、连接所述第一电容上部电极和所述第二电容上部电极的塞。
2.一种半导体装置，其中设有：
在半导体衬底的上方相对于该半导体衬底的主表面垂直的方向延伸而形成的圆柱形或棱柱形的电容下部电极；
覆盖该电容下部电极的整个外表面而形成的第一电容介质膜；
覆盖所述第一电容介质膜的整个外表面而形成的第一电容上部电极；
覆盖所述电容下部电极、所述第一电容介质膜与所述第一电容上部电极的上面而形成的第二电容介质膜；
覆盖所述第二电容介质膜的上面而形成的第二电容上部电极；以及
相对于所述半导体衬底的主表面垂直的方向延伸而形成的、连接所述第一电容上部电极和所述第二电容上部电极的塞。
3.一种半导体装置的制造方法，包括如下的工序：
在半导体衬底的上方形成用作电容上部电极的第一导电性膜的工序；
在所述第一导电性膜上相对于所述半导体衬底的主表面垂直的方向延伸而形成第一孔的工序；
沿着所述第一孔的整个表面形成用作电容介质膜的第一介质膜的工序；
沿着所述第一介质膜形成的第二孔的整个表面形成用作电容下部电极的第二导电性膜的工序；
沿着所述第二导电性膜形成的第三孔的表面、所述第二导电性膜的上面、所述第一介质膜的上面与所述第一导电性膜的上面而形成第二介质膜的工序；
填入所述第二介质膜形成的第四孔，并沿着所述第二介质膜的上面而形成用作电容上部电极的第三导电性膜的工序；以及
形成贯通所述第三导电性膜与所述第二介质膜而到达所述第一导电性膜的塞的工序。
4.一种半导体装置的制造方法，包括如下的工序：
在半导体衬底的上方形成用作电容上部电极的第一导电性膜的工序；
在所述第一导电性膜上相对于所述半导体衬底的主表面垂直的方向形成第一孔的工序；
沿着所述第一孔的整个表面形成用作电容介质膜的第一介质膜的工序；
形成用作电容下部电极的第二导电性膜，以填埋所述第一介质膜形成的第二孔的工序；
形成用作电容介质膜的第二介质膜，以覆盖所述第二导电性膜、所述第一介质膜与所述第一导电性膜的上面的工序；
形成用作电容上部电极的第三导电性膜，以覆盖所述第二介质膜的上面的工序；以及
形成贯通所述第三导电性膜与所述第二介质膜而到达所述第一导电性膜的塞。
CNA2004100342081A 2003-06-05 2004-04-08 设有电容的半导体装置及其制造方法 Pending CN1574355A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP161143/2003 2003-06-05
JP2003161143A JP2004363396A (ja) 2003-06-05 2003-06-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN1574355A true CN1574355A (zh) 2005-02-02

Family

ID=34053691

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100342081A Pending CN1574355A (zh) 2003-06-05 2004-04-08 设有电容的半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20050024812A1 (zh)
JP (1) JP2004363396A (zh)
KR (1) KR20040105540A (zh)
CN (1) CN1574355A (zh)
TW (1) TW200428645A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800565A (zh) * 2011-05-25 2012-11-28 南亚科技股份有限公司 堆叠电容结构及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141904A (ja) * 2005-11-15 2007-06-07 Elpida Memory Inc キャパシタおよびその製造方法
KR101810531B1 (ko) * 2011-11-23 2017-12-20 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP2015211108A (ja) * 2014-04-25 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329681B1 (en) * 1997-12-18 2001-12-11 Yoshitaka Nakamura Semiconductor integrated circuit device and method of manufacturing the same
JP2001267529A (ja) * 2000-03-22 2001-09-28 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2002083880A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800565A (zh) * 2011-05-25 2012-11-28 南亚科技股份有限公司 堆叠电容结构及其制作方法
CN102800565B (zh) * 2011-05-25 2015-04-29 南亚科技股份有限公司 堆叠电容结构及其制作方法

Also Published As

Publication number Publication date
US20050024812A1 (en) 2005-02-03
KR20040105540A (ko) 2004-12-16
JP2004363396A (ja) 2004-12-24
TW200428645A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
CN1612348A (zh) 半导体器件及其制造方法
CN1976036A (zh) 半导体器件及其制造方法
CN1518100A (zh) 半导体器件及其制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1897305A (zh) 垂直沟道半导体器件及其制造方法
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
CN1858903A (zh) 记忆体阵列及其制造方法
CN1992202A (zh) 半导体器件及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1812106A (zh) 半导体存储装置及其制造方法
CN1801476A (zh) 制造电容器和半导体器件的方法
CN1967809A (zh) 用于制造电容器的方法
CN1763959A (zh) 半导体器件及其制造方法
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
CN1184690C (zh) 用于存储单元的圆柱形存储电容器及其制造方法
CN1841733A (zh) 金字塔形的电容结构及其制造方法
CN1825567A (zh) 记忆晶胞电容与逻辑元件的整合制造方法及其结构
CN1959955A (zh) 形成与半导体晶片上的布线层相关联的电隔离的方法
CN1917211A (zh) 动态随机存取存储器及其制造方法
CN1149672C (zh) 半导体装置及其制造方法
CN1574355A (zh) 设有电容的半导体装置及其制造方法
CN1136615C (zh) 半导体器件及其制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置
CN101047184A (zh) 电容结构及其制作方法
CN1104037C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication