CN102800565B - 堆叠电容结构及其制作方法 - Google Patents

堆叠电容结构及其制作方法 Download PDF

Info

Publication number
CN102800565B
CN102800565B CN201210157851.8A CN201210157851A CN102800565B CN 102800565 B CN102800565 B CN 102800565B CN 201210157851 A CN201210157851 A CN 201210157851A CN 102800565 B CN102800565 B CN 102800565B
Authority
CN
China
Prior art keywords
material layer
insulation material
pole plate
electric pole
admixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210157851.8A
Other languages
English (en)
Other versions
CN102800565A (zh
Inventor
管式凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102800565A publication Critical patent/CN102800565A/zh
Application granted granted Critical
Publication of CN102800565B publication Critical patent/CN102800565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种堆叠电容结构及其制作方法,堆叠电容结构中的各个电容的上电极是借由一连结节点互相电连结,形成堆叠电容结构的步骤如下:首先,提供一絶缘基底,絶缘基底包括至少一掺质絶缘材料层和至少一絶缘材料层,接着图案化絶缘基底,而形成一沟渠在絶缘材料层和掺质絶缘材料层中,沟渠的一内侧侧壁包括一第一区域和一第二区域,第二区域内的掺质絶缘材料层被完全移除而形成一孔洞,然后形成一上电极板围绕沟渠的内侧侧壁,并且上电极板填满孔洞,然后形成一电容介电层围绕上电极板,最后形成一储存节点填入沟渠。

Description

堆叠电容结构及其制作方法
技术领域
本发明涉及一种堆叠电容结构及其制作方式,特别是涉及一种具有连接节点的堆叠电容结构及其制作方式。
背景技术
半导体存储器单元包括晶体管和电容,电容可以用来储存资料。资料是取决于电容的状态而储存成一个高或低位。当进行资料读取时,会以电容中含有电荷或缺少电荷的状态表示出高或低电压,且使电容充电或放电,以便将资料输入。一般来说,电容分成二种,堆叠电容和沟渠电容。堆叠电容通常是位在晶体管的顶上,而沟渠电容通常是埋在装置基板内。
近年,配合各种电子产品小型化的趋势,动态随机存储器装置的设计也朝向高集成度和高密度发展。由于高密度动态随机存储器装置的各存储单元排列很靠近,所以几乎已没有办法在横向上增加电容面积,而必须要从垂直方向上增高堆叠电容的高度,而增加电容面积及电容值。然而,过高的堆叠电容经常会造成电容在制作过程即发生倒塌的情况。
发明内容
本发明提供了一种堆叠电容结构及其制作方法,防止堆叠电容过高而发生倒塌的情况。
根据本发明的第一优选实施例,本发明提供一种堆叠电容结构的制作方法,其特征在于包括:首先,提供一絶缘基底,其中絶缘基底包括至少一掺质絶缘材料层和至少一絶缘材料层,接着图案化絶缘基底而形成一沟渠于絶缘材料层和掺质絶缘材料层中,其中沟渠的一内侧侧壁包括一第一区域和一第二区域,第二区域内的掺质絶缘材料层被完全移除而形成一孔洞,然后形成一上电极板围绕沟渠的内侧侧壁并且上电极板填满孔洞,然后形成一电容介电层围绕上电极板,最后形成一储存节点填入沟渠。
根据本发明的第二优选实施例,一种堆叠电容结构,其特征在于包括:一第一电容包括:一第一圆柱状储存节点、一第一电容介电层围绕第一圆柱状储存节点和一第一上电极板围绕第一电容介电层。
为了让本发明技术领域的技术人员能更进一步了解本发明,下文列举本发明的多个优选实施例,并配合附图,详细说明本发明的构成内容及所欲达成的功效。
附图说明
图1至图12是本发明第一优选实施例的一种堆叠电容结构的制作方法。
其中,附图标记说明如下:
10         絶缘基底        11       上表面
12         掺质絶缘材料层  14       氮化硅层
16         介电层          18       接触插塞
20         絶缘材料层      22       沟渠
24         内侧侧壁        26       凹穴
28         孔洞            30       上电极板
32         电容介电层      34、234  储存节点
36         堆叠电容结构    136      第一电容
140、240   连接节点        230      第二上电极板
232        第二电容介电层  234      储存节点
236        第二电容        A        第一区域
B          第二区域
具体实施方式
虽然本发明以实施例公开如下,然其并不是用来限定本发明,任何熟习本技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动和润饰,因此本发明的保护范围当以权利要求书所界定当作标准。并且为了不使本发明的精神难懂,一些公知结构和工艺步骤的细节将不在此公开。
同样地,附图所表示的是实施例中的装置示意图,并不是用来限定装置的尺寸。特别是,为了让本发明可更清晰地呈现,部分元件的尺寸是可能放大呈现在附图中。而且,多个实施例中所公开相同或相似的元件,将标示相同的标记以使说明更容易且清晰。
本说明书所指的“水平”是定义作一平面,其和公知半导体基底的主要平面或表面平行,而不论其方向或走向。”垂直”是指垂直”水平”的方向。其它像是”上”、”下”、”底部”、”顶部”、”侧面”、”高于”、”低于”等均是相较于水平面来定义。
图1至图12是根据本发明的第一优选实施例的一种堆叠电容结构的制作方法。
如图1所示,首先提供一絶缘基底10,絶缘基底10是由至少一掺质絶缘材料层12和一絶缘材料层20所组成,絶缘材料层20可以是氧化硅,而掺质絶缘材料层12可以利用在氧化硅中注入硼或磷制作而成。掺质絶缘材料层12和絶缘材料层20均不限于一层,根据不同产品需求,也可以有多层的掺质絶缘材料层12和絶缘材料层20交错堆叠,而组成絶缘基底10。
一氮化硅层14可以选择性地设置在絶缘基底10的表面,在氮化硅层14的下方放置有一介电层16,其中介电层16中设有至少一接触插塞18。絶缘基底10可以利用沉积工艺交替沉积掺质絶缘材料层12和絶缘材料层20而形成。举例来说,首先沉积一絶缘材料层20于氮化硅层14上,然后再沉积一掺质絶缘材料层12于絶缘材料层20上,接着重复沉积絶缘材料层20和掺质絶缘材料层12多次,而形成絶缘基底10。
图2是多个沟渠的布局示意图,图3是图2沿切线AA’方向的剖面图。如图2和图3所示,图案化絶缘基底10,而形成至少一沟渠22在絶缘基底10中,氮化硅层14当作是沟渠22的底部,沟渠22的数量不限于1个,根据不同的产品需求,也可以在絶缘基底10中形成多个沟渠22。
图4是多个沟渠在湿蚀刻后的布局示意图,图5是图4沿切线AA’方向的剖面图,图6是图4沿切线BB’方向的剖面图。请参考图4至图6,首先用氢氟酸的稀释溶液湿蚀刻沟渠22,由于掺质絶缘材料层12含有硼或是磷,因此若使用氢氟酸的稀释溶液当作蚀刻剂,掺质絶缘材料层12的蚀刻速率比絶缘材料层20的蚀刻速率快。也就是说,在湿蚀刻时,掺质絶缘材料层12会被蚀刻掉比较多,而絶缘材料层20被蚀刻比较少。如图5所示,在蚀刻后,在沟渠22的内侧侧壁24可以分成第一区域A和第二区域B,第一区域A内的掺质絶缘材料层12被部分移除,尚有部分的掺质絶缘材料层12残余在第一区域A内,残余在第一区域A内的掺质絶缘材料层12和絶缘材料层20共同构成一凹穴26,絶缘材料层20当作是凹穴26的侧壁,而掺质絶缘材料层12当作是凹穴26的底部,另外,掺质絶缘材料层12是用来支撑絶缘材料层20。请再参考图4,图4中的虚线是用来表示第一区域A中残余的掺质絶缘材料层12的位置。如图6所示,蚀刻后,位于第二区域B内的掺质絶缘材料层12被完全移除,因此形成一孔洞28于第二区域B内,
图7是包括上电极板的沟渠的布局示意图,图8是图7沿切线AA’方向的剖面图,图9是图7沿切线BB’方向的剖面图。如图7至图9所示,形成一上电极板30于各个沟渠22的内侧侧壁24上,其中上电极板30会填满凹穴26和孔洞28。
图10是堆叠电容结构的布局示意图,图11是图10沿切线AA’方向的剖面图,图12是图10沿切线BB’方向的剖面图,如图10至图12所示,形成一电容介电层32围绕上电极板30的侧壁。然后,蚀刻部分的氮化硅层14至暴露出接触插塞18。接着形成一储存节点34填入各个沟渠22,并且覆盖絶缘基底10的上表面11。此外,储存节点34和接触插塞18接触,然后再平坦化储存节点34以移除位于絶缘基底10的上表面11上的储存节点34,使得位在各个沟渠22中的储存节点34形成互相絶缘的情况。至此,就完成本发明的堆叠电容结构36。
根据本发明的第二优选实施例,本发明提供一种堆叠电容结构。如图10至图12所示,一堆叠电容结构36设置在一絶缘基底10中,堆叠电容结构36包括一第一电容136和一第二电容236,絶缘基底10由至少至少一掺质絶缘材料层12和至少一絶缘材料层20所组成,絶缘材料层20是氧化硅,而掺质絶缘材料层12可以利用氧化硅注入磷或是硼来形成,掺质絶缘材料层12和絶缘材料层20不限于一层,根据不同产品需求,也可以有多层的掺质絶缘材料层12和絶缘材料层20交错堆叠而组成絶缘基底10。一氮化硅层14可以选择性地设置在絶缘基底10的一表面,在氮化硅层14的下方放置有一介电层16,其中介电层16中设有至少一接触插塞18。
多个沟渠22设置在絶缘基底10中,各个沟渠22的内侧侧壁24包括一第一区域A和一第二区域B,一凹穴26设置在第一区域A中。详细来说,絶缘材料层20是当作是凹穴26的侧壁,而掺质絶缘材料层12是当作是凹穴26的底部。另外,第二区域B设置有一孔洞28,在第二区域B没有任何的掺质絶缘材料层12。
第一电容136设置在多个沟渠22的其中一个,各第一电容136包括:储存节点34、一电容介电层32围绕储存节点34及一上电极板30围绕电容介电层32。储存节点34是实心圆柱状,上电极板30并没有覆盖絶缘基底10的上表面11,此外,部分的上电极板30是设置在孔洞28和凹穴26中,在孔洞28中的上电极板30可以被定义是连接节点140。
第二电容236是设置在多个沟渠22的其中一个,并且和第一电容136相邻。基本上第二电容236和第一电容136具有相同的结构。各第二电容236包括:一储存节点234、一电容介电层232围绕储存节点234及一上电极板230围绕电容介电层232。储存节点234是实心圆柱状。此外,上电极板230并没有覆盖絶缘基底10的上表面11。相同地,部分的上电极板230设置在孔洞28和凹穴26中,在孔洞28中的上电极板230被定义是连接节点240。连接节点140、240在孔洞28中互相接触。因此,上电极板30和上电极板230借由连接节点140、240电连结。此外,值得注意的是:当由剖视图,如11图来看,连接节点140、240、第一上电极板30和第二上电极板230形成一H形。另外,第一电容136的储存节点34和第二电容236的储存节点234分别有一接触插塞18和其电连结。
本发明利用掺质絶缘材料层的蚀刻速率比絶缘材料层的蚀刻速率快的特点而形成孔洞,让连接节点设置在孔洞中并且电连结两相邻电容的上电极。另外,本发明的堆叠电容结构具有坚固的构造,可以避免电容倒塌的情况发生。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种堆叠电容结构的制作方法,其特征在于,包括:
提供一绝缘基底,其中所述绝缘基底包括至少一掺质绝缘材料层和至少一绝缘材料层;
图案化所述绝缘基底而形成一沟渠于所述绝缘材料层和所述掺质绝缘材料层中,其特征在于,所述沟渠的一内侧侧壁包括一第一区域和一第二区域,所述第二区域内的所述掺质绝缘材料层被完全移除而形成一孔洞,所述内侧侧壁的所述第一区域包括一凹穴,所述凹穴用所述掺质绝缘材料层当作底部,并且用所述绝缘材料层当作一侧壁;
形成一上电极板围绕所述沟渠的所述内侧侧壁,并且所述上电极板填满所述孔洞和填入所述凹穴;
形成一电容介电层围绕所述上电极板;及
形成一储存节点填入所述沟渠,其中所述储存节点是圆柱形。
2.根据权利要求1所述的堆叠电容结构的制作方法,其特征在于,所述绝缘材料层的蚀刻速率和所述掺质绝缘材料层的蚀刻速率不相同。
3.一种堆叠电容结构,其特征在于,包括:
一绝缘基底;
一沟渠设置在所述绝缘基底中,其中所述沟渠包括一内侧侧壁,所述内侧侧壁包括一第一区域和一第二区域,所述第二区域内具有一孔洞,并且所述第一区域具有一凹穴;
一第一电容,设置在所述沟渠中,包括:
一第一圆柱状储存节点,其中该圆柱状储存节点是实心圆柱;
一第一电容介电层围绕所述第一圆柱状储存节点;及
一第一上电极板围绕所述第一电容介电层;及
一第二电容,包括一第二上电极板,所述第二电容和所述第一电容相邻,所述第二上电极板借由填满所述孔洞的连接节点和所述第一上电极板电连结,其中所述连接节点包括部份的所述第二上电极板和部份的所述第一上电极板。
4.根据权利要求3所述的堆叠电容结构,还包括一接触插塞电连接所述第一圆柱状储存节点。
5.根据权利要求4所述的堆叠电容结构,其特征在于,所述第二电容包括:
一第二圆柱状储存节点;
一第二电容介电层,围绕所述第二圆柱状储存节点;及
所述第二上电极板,围绕所述第二电容介电层。
6.根据权利要求5所述的堆叠电容结构,其特征在于,所述连接节点、所述第一上电极板和所述第二上电极板形成一H形。
7.根据权利要求6所述的堆叠电容结构,还包括:
所述绝缘基底,包括至少一掺质绝缘材料层和至少一绝缘材料层;
所述凹穴用所述掺质绝缘材料层当作一底部,用来支撑所述绝缘材料层;及
部分的所述第一上电极板是设置在所述凹穴中。
CN201210157851.8A 2011-05-25 2012-05-21 堆叠电容结构及其制作方法 Active CN102800565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/115,116 US8384191B2 (en) 2011-05-25 2011-05-25 Stack capacitor structure and forming method
US13/115,116 2011-05-25

Publications (2)

Publication Number Publication Date
CN102800565A CN102800565A (zh) 2012-11-28
CN102800565B true CN102800565B (zh) 2015-04-29

Family

ID=47199637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210157851.8A Active CN102800565B (zh) 2011-05-25 2012-05-21 堆叠电容结构及其制作方法

Country Status (3)

Country Link
US (1) US8384191B2 (zh)
CN (1) CN102800565B (zh)
TW (1) TWI466239B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP7179634B2 (ja) 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
CN112189257A (zh) * 2019-03-26 2021-01-05 深圳市汇顶科技股份有限公司 电容器及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574355A (zh) * 2003-06-05 2005-02-02 株式会社瑞萨科技 设有电容的半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100885483B1 (ko) * 2002-12-30 2009-02-24 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
US7247537B2 (en) * 2003-08-18 2007-07-24 Samsung Electronics Co., Ltd. Semiconductor device including an improved capacitor and method for manufacturing the same
TW201036142A (en) * 2009-03-16 2010-10-01 Nanya Technology Corp Manufacturing method of supporting structure for stack capacitor in semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574355A (zh) * 2003-06-05 2005-02-02 株式会社瑞萨科技 设有电容的半导体装置及其制造方法

Also Published As

Publication number Publication date
US20120299153A1 (en) 2012-11-29
TWI466239B (zh) 2014-12-21
CN102800565A (zh) 2012-11-28
TW201248787A (en) 2012-12-01
US8384191B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
EP2203931B1 (en) Multilayer capactive structure and method of producing the same
TWI440140B (zh) 記憶體電容結構與其製作方法
TWI469264B (zh) 具有用於埋入式動態隨機存取記憶體(edram)之整合式四重壁電容器的半導體結構及其形成方法
CN102646640B (zh) 形成存储节点的方法及使用其形成电容器的方法
US8093642B2 (en) Semiconductor memory device and method of manufacturing the same
CN104037176A (zh) 接触结构以及采用所述接触结构的半导体存储元件
CN102800565B (zh) 堆叠电容结构及其制作方法
CN208589442U (zh) 电容阵列结构
CN113097144A (zh) 半导体结构及其制备方法
CN208738233U (zh) 电容器及半导体器件
CN114823681B (zh) 三维存储器元件及其制造方法
CN106711149A (zh) 垂直通道结构
KR100960933B1 (ko) 반도체 소자 및 그의 제조방법
KR101051159B1 (ko) 반도체 소자의 형성 방법
CN103426728B (zh) 电容器结构及其制作方法
CN113675200B (zh) 半导结构及半导体结构的制备方法
CN211700261U (zh) 一种晶圆级rdl金属线结构
KR100811268B1 (ko) 반도체 소자의 스토리지 전극 형성방법
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
TWI763278B (zh) 三維記憶體元件及其製造方法
CN208738247U (zh) 电容器及半导体器件
CN110246841A (zh) 半导体元件及其制作方法
KR101087777B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
CN103515350B (zh) 垂直金属/绝缘层/金属mim电容及其制造方法
CN114284268A (zh) 电容器、其制作方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant