CN1184690C - 用于存储单元的圆柱形存储电容器及其制造方法 - Google Patents

用于存储单元的圆柱形存储电容器及其制造方法 Download PDF

Info

Publication number
CN1184690C
CN1184690C CNB991110013A CN99111001A CN1184690C CN 1184690 C CN1184690 C CN 1184690C CN B991110013 A CNB991110013 A CN B991110013A CN 99111001 A CN99111001 A CN 99111001A CN 1184690 C CN1184690 C CN 1184690C
Authority
CN
China
Prior art keywords
polysilicon layer
separator
layer
cylindrical
core bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991110013A
Other languages
English (en)
Other versions
CN1241035A (zh
Inventor
李势亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1241035A publication Critical patent/CN1241035A/zh
Application granted granted Critical
Publication of CN1184690C publication Critical patent/CN1184690C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种圆柱形存储电容器。该电容器有一个用于与导电芯杆接触的存储电极的圆柱形第一多晶硅层，并具有仅在第一多晶硅层的内表面和顶表面上生长的半球形晶格硅(HGS)。该HGS加宽了存储电极的有效表面积以保证了所要求的容量，并防止了相邻存储电容器发生微桥现象。在第一隔离层的选定区域内形成开孔部分时用氮化物膜作为刻蚀阻挡层，就能够获得其外周表面具有锐利的竖直轮廓的圆柱形第一多晶硅图形层。

Description

用于存储单元的圆柱形存储 电容器及其制造方法
技术领域
本发明涉及用于存储单元的圆柱形存储电容器及其制造方法，特别是涉及仅在用于圆柱形存储电极的多晶硅层的内表面和顶表面生长半球形晶粒硅(HGS)的存储单元的圆柱形存储电容器及其制造方法，这种电容器能够增大存储电容器的电容量并且能够保证边缘不出现存储电极与埋入接点之间的不重合。
背景技术
通常，半导体存储器件的存储单元例如动态随机存取存储器(DRAM)包括一个晶体三极管和一个电容器。当为了使DRAM高集成化而缩小存储单元的面积时，半导体基片上的晶体管的面积和存储电容器的面积也都缩小。结果，使具有两维结构的典型的存储电容器的电容量减小。
当存储电容器的电容量减小时，信噪比下降，并且使由于α粒子引起的软差错的发生率增大。因此，即使达到DRAM的高的集成度，存储电容器也需要足够的容量。
为了获得足够的容量，已经尽力减小介质薄膜的厚度，开发新的具有大介电常数的介质薄膜或扩展存储电容器的有效表面积。在介质薄膜方面已经进行了许多研究工作，并且已经提出了具有三维结构的存储电容器的方案，来改善单元电容器。存储电容器可以粗略地分类为沟槽型存储电容器和堆积型存储电容器。
在沟槽型存储电容器中，沟槽形成在半导体基片上，介质膜和用作电极的多晶硅层设置在沟槽内，这可能会在制造过程中导致复杂化。而且，在构造之间有可能发生漏电或击穿。
在堆积型存储电容器中，介质膜和用作电极的多晶硅层设置在半导体基片上，这就使制造过程简化，同时消除了上述的电方面的问题。因此，堆积型存储电容器得到了普及。
由于在有限的面积上使DRAM高度集成化，所以存储单元内的存储电容器面积就被缩小了，因此，对于堆积型存储电容器来说，获得所要求的容量也并非容易。为了克服这个问题，提出了一种制作存储电极的方法，这种存储电极由尽可能高的多晶硅层作成，而对存储电极没有损伤。按照这种方法，考虑到现有的存储单元面积，存储电极必须维持在10,000或更高。如果存储电极是10,000或更低，就得不到所要求的容量。
如果进一步缩小存储单元的面积，存储电极就必须更高。Watanabe的文章“A new cylindrical capacitor using hemispherical grain siliconfor 256Mb DRAMs”(国际电子器件与材料杂志(IEDM)1992，pp.259-262)中披露了克服该问题的方法。在这篇方章中，Watanabe把半球形晶格硅应用于存储电容器的存储电极，其中半球形晶格硅在圆柱形存储电极的整个表面上生长，从而来扩展存储电极的有效表面积，这样，就得到了所要求的电容量。
自从Watanabe开始，把存储电容的高度维持在10,000或更高的存储电极的表面上生长半球形晶格硅的方法就广泛地使用了。然而，在应用于批量生产方面，这种方法存在一些缺点。换言之，在应用光刻或干刻工艺过程中，临界尺寸的范围不够。另外，由于形成半球形晶格硅可能发生能引起双位失误的微桥。
为了防止微桥，必须缩小有限存储单元面积内的存储电极面积。因此，这种存储电极面积的缩小可能引起埋入接点与存储电容器的不重合。所以，不仅很难保证考虑光刻工艺的临界尺寸时防止这种不重合的足够大的边缘，而且制造这种存储单元的工艺上的复杂性是不可避免的。
为了克服这种问题，已经提出了各种新的形成存储电极的方法。作为其中的一种方法是形成圆柱形存储电极的方法，在该堆积的存储电极内形成一个单个的孔，以便扩展存储电极的表面积。然而，按照这种方法增加了工序的数量，从而使制造工艺更加复杂。
最近，在形成圆柱形存储电极时采用了镶嵌工艺，用以增大存储电容器的容量并得到避免与埋入接点不重合问题的足够的边缘。其中，氧化物薄膜必须被竖直地干刻蚀到所要求的深度，以便形成对应于存储电极图形的开孔部分。
然而，如果不对刻蚀表面的较低的部分进行再刻蚀来防止得到刻蚀表面锐利的竖直轮廓的话，这种干刻蚀方法可能会在刻蚀表面的较低的部分产生拖尾。此后，存储电极形成在开孔部分内，然后把氧化物薄膜去掉。接下来，在存储电极的表面上按指定顺序淀积介质薄膜和用作平板电极的多晶硅层并在其上淀积隔离薄膜时，在存在拖尾的区域就产生了空白区。
另外，用来形成存储电极的多晶硅层被淀积在具有开孔部分的氧化物薄膜上，然后用化学和机械抛光工艺对除开孔部分之外的多晶硅层进行抛光。此后，用湿刻蚀法把氧化物除掉，这时，在把氧化物用湿刻蚀除去氧化物薄膜时，拖尾不可能被完全除掉，因此，为了完全除掉拖尾，必须对氧化物薄膜进行再刻蚀。湿刻蚀的氧化物薄膜的量取决于湿刻蚀所消耗的时间。所以，不仅控制这种湿刻蚀的时间很困难，而且降低了加工的再现性。
为了增大容量而在用作存储电极的多晶硅层的表面上生长半球晶形格硅时有可能产生微桥，因此，就不可能得到防止出现双位失误的足够的边缘。为了防止这种缺陷，如果缩小存储电极的外底表面积，容量也会减小。另外，与埋入接点接触的存储电极的面积缩小，就不可能得到防止发生存储电极与埋入接点接触不重合的边缘。
由于这种种原因，制造圆柱形存储电容器的普通方法都不能用来批量生产存储电容器。
发明内容
本发明的目的是防止相邻的圆柱形存储电容器的相互桥接。
本发明的另一个目的是保证所要求的圆柱形存储电容器的电容量。
本发明的进一步的目的是保证得到防止发生存储电极与埋入接点接触不重合的边缘。
本发明的进一步的目的是能使刻蚀的氧化物表面有锐利的竖直轮廓，其中，首先淀积氧化物，然后有选择地进行刻蚀，以形成实施镶嵌工艺期间把存储电极定位于其中的开孔部分。
为了实现以上的目的和别的优点，本发明提供一种用于存储单元的圆柱形存储电容器。该圆柱形存储电容器包括：具有上表面的半导体基片，其上形成有具有扩散区的MOSFET；形成在所述半导体基片上的隔离层；导电芯杆，形成在处于隔离层的选定部位的通孔内，以使该导电芯杆与扩散区电接触；用于接触导电芯杆的存储电极的第一多晶硅图形层，该第一多晶硅图形层是圆柱形结构并具有仅在第一多晶硅图形层的内表面和顶表面生长的半球形晶格硅；堆积在半球形晶格硅的表面上、第一多晶硅图形层的顶表面和外表面上的介质层；以及形成在介质层上的用于平板电极的第二多晶硅图形层。可选择地，可在隔离层上放置刻蚀阻挡层。
按照本发明的另一个方案，存储单元的圆柱形存储电容器包括一个至少按两个圆柱形结构形成的用于存储电极的多晶硅图形层，该多晶硅图形层与导电芯杆电接触，并具有仅在多晶硅层的内表面和顶表面生长的半球形晶格硅。可选择地在隔离层上放置刻蚀阻挡层。
按照本发明的再一个方案，存储单元的圆柱形存储电容器包括导电芯杆，该导电芯杆与半导体基片的扩散区电接触并通过从用来隔离字行的隔离层的表面选定的高度来突出。该存储电容器具有用于存储电极的多晶硅图形层，其外顶表面设置在导电芯杆的顶表面上。半球形晶格硅仅在多晶硅图形层的内表面和顶表面生长。另外，多晶硅图形层具有圆柱形结构，该圆柱形结构具有至少一个圆柱体，最好是两个圆柱体。
按照本发明的再一个方案，存储单元的圆柱形存储电容器包括与半导体基片的扩散区电接触的导电芯杆。该导电芯杆具有与用来隔离字行的隔离层的顶表面同样的高度，或可以从隔离层的顶表面上突出。该存储电容器还具有用于存储电极的多晶硅图形层，其外顶表面设置在导电芯杆的顶表面上。该多晶硅图形层具有至少两个圆柱体，最好是两个圆柱体。
按照本发明的另一个方面，提供一种制造存储单元的圆柱形电容器的方法。该方法包括如下步骤：提供一个其上形成有具有扩散区的MOSFET的半导体基片；在所述半导体基片的上表面上形成第一隔离层；然后，在第一隔离层的选定区域形成通孔以使扩散区暴露出来；再用导电芯杆填充第一隔离层的通孔以使导电芯杆与所述扩散区电接触；此后，在包括导电芯杆的第一隔离层上淀积第二隔离层；再在第二隔离层中形成为暴露包括导电芯杆的上表面的第一隔离层的上表面的选定部分的开孔部分；此后，在该开孔部分内形成用于存储电极的第一多晶硅层，该第一多晶硅层与导电芯杆电接触，并是圆柱形结构；然后仅在第一多晶硅层的内表面和上表面生长半球形晶格硅；然后除掉第二隔离层，把第一多晶硅层的外周表面暴露出来；此后在半球形晶格硅的表面和第一多晶硅层的外周表面上形成介质层；最后，在介质层上形成用于平板电极的第二多晶硅层。
按照本发明的另一方面，提供一种制造存储单元的圆柱形电容器的方法。该方法包括如下步骤：提供一个其上形成有具有扩散区的MOSFET的半导体基片；在所述半导体基片的上表面上按顺序淀积第一隔离层和刻蚀阻挡层；在刻蚀阻挡层和第一隔离层的选定区域形成通孔以使扩散区暴露出来；再用导电芯杆填充该通孔以使导电芯杆与所述扩散区电接触；此后，在包括导电芯杆的刻蚀阻挡层上淀积第二隔离层；再在第二隔离层中形成为暴露包括导电芯杆的上表面的第一隔离层的上表面的选定部分的开孔部分；此后，在该开孔部分内形成用于存储电极的第一多晶硅图形层，该第一多晶硅层与导电芯杆电接触，并是圆柱形结构；然后仅在第一多晶硅图形层的内表面和上表面生长半球形晶格硅；然后除掉第二隔离层，把第一多晶硅层的外周表面暴露出来；此后，除掉刻蚀阻挡层，把第一多晶硅层的外底表面暴露出来；在所述半球形晶格硅的表面、第一多晶硅层的外周表面和第一多晶硅层的外底表面上形成介质层；最后，在介质层上形成用于平板电极的第二多晶硅层。
用于存储电极的第一多晶硅图形层的外周表面的作用是增大存储电极的有效表面积。另外，第一多晶硅图形层的的外底表面也能起到增大存储电极的有表效面积的作用。
因此，本发明的圆柱形存储电容器能够通过扩展存储电极的来获得所要求的电容量。另外能够显著地防止出现存储电极的外周表面上形成HGS时由于生长半球形晶格硅(HGS)所引起的邻接存储电容器之间的微桥。通过扩展存储电极的有效表面积，就能基本上防止发生存储电极与导电芯杆之间的不重合。
附图说明
以下结合附图详细地说明优选实施例，将使本发明的上述目的和其他优点更加清楚。
图1是显示按照本发明的一个实施例的存储单元的圆柱形存储电容器的简化的局部剖视图；
图2-7是表示图1的存储单元的圆柱形存储电容器的制造方法的简化的局部剖视图；
图8是显示按照本发明的另一个实施例的存储单元的圆柱形存储电容器的简化的局部剖视图；
图9和10是表示图8的存储单元的圆柱形存储电容器的制造方法的简化的局部剖视图。
具体实施方式
现在参照表示本发明的优选实施例的附图来详细说明本发明。然而，本发明并不局限于所述的实施例，可以按照许多不同的方式实施本发明；提供这些实施例既能够充分公开本发明，对所属领域的普通技术人员来说又能够转移实施。
参照图1，氧化物区域11生长在选定的半导体基片10的非有效区，字线13形成在半导体基片的有效区上以及氧化物区域11上。字线13之间的有效区内设置扩散区14。在半导体基片10的整个表面上形成用来平面化的氧化物膜15作为第一隔离层，以便使字线13相互隔离开。在氧化物膜15上堆积氮化物膜17即刻蚀阻挡膜。为了与扩散区14电接触，多晶硅的导电芯杆填充在形成于氮化物膜17和氧化物膜15选定的部位。该导电芯杆取平于氮化物膜17的顶表面同样的高度。
为了用作存储电极，在包括导电芯杆19的氮化物膜17的选定部位上形成具有圆柱形结构的第一多晶硅图形层21，并且该第一多晶硅图形层21与导电芯杆19电连接。半球形晶格硅(HGS)23仅在第一多晶硅图形层21的内表面和顶表面生长，而不在其外表面生长。介质膜25被淀积在包括HGS23和氮化物膜17在内的圆柱形存储电极21上，用作平板电极的第二多晶硅图形层27形成在介质膜25的表面上。
因为第一多晶硅图形层21具有椭圆柱形结构，所以，如图5a所示，圆柱形存储电极21的内侧壁沿短轴方向的临界尺寸应为至少1000，而且，该尺寸考虑为HGS 23、介质膜25和平板电极的第二多晶硅图形层27的整个厚度。第一多晶硅图形层21的厚度范围是300到600，氮化物膜17的厚度范围是500到2000。
这里，虽然图1表示第一多晶硅图形层21是单个圆柱形结构，但是第一多晶硅图形层21也可以是多个圆柱形结构，例如两个或更多个圆柱形结构。
这样，因为存储电极不仅具有圆柱形结构，而且它具有在其内表面和顶表面生长的HGS 23，所以，由于存储电极的有效表面积的增大很容易获得所要求的存储电容器的容量。
同时，附图未予表示，具有与图1所示的同样结构的存储电容器形成在邻接的区域。减小设计尺度时，圆柱形存储电极之间的临界尺寸就变小，因此，如果HGS 23存在于第一多晶硅图形层21的外表面上，存储电容器的相邻的平板电极27之间就可能频繁地出现微桥。然而，按照本发明，由于HGS 23不形成在第一多晶硅图形层21的外表面上，所以，能够保证相邻存储电容器之间足够的间隔，从而能够显著地防止其间的双位失误的发生。
另外，由于所确保的间隔能使存储电极具有更宽的外底表面积，这样不仅使存储电容器的容量增大，而且能够基本上防止由于不重合而引起的导电芯杆19与存储电极之间的断接。
现在，参照图2-7来详细说明上述构成的存储单元的圆柱形存储电容器的制造方法。
参照图2，用硅基片的自身热氧化方法在硅基片10的一个选定的区域内形成氧化物区域11，这里，P沟道形成在半导体基片10内；然后，字线13分别形成在半导体基片10和氧化物区域11的有效区的选定的区域上，当然，在有效区域的字线13之下要形成门隔离膜。
然后，按n型离子注入方法把扩散区14即源区和漏区形成在半导体基片10的有效区域内；氧化物隔层形成在各个字线13的侧壁上，就这样来得到一个金属-氧化物-半导体场效应晶体管(MOSFET)。
接下来，在所得到的半导体基片10上淀积第一隔离层即从包括HDP氧化物、TEOS和USG组中选择出来的平面化薄膜，并对它进行平面化处理；此后，在第一隔离层15上淀积厚度为500A至2000A的刻蚀阻挡层，例如氮化物膜17，如果需要的话，可以省略刻蚀阻挡层17。
参照图3，除掉氮化物膜17和氧化物膜15的预先指定的部位，从而形成用来暴露扩散区14的接触孔。
接下来，把掺杂的多晶硅层淀积在包括接触孔的氮化物膜17上，以便把导电芯杆19电连接到扩散区14；用化学和机械抛光工艺、干式背面刻蚀工艺或光背面刻蚀工艺把氮化物膜17上的掺杂的多晶硅层完全除掉。这样，就仅在接触孔内形成了导电芯杆19。
参照图4A，淀积从包括BPSG，PSG，PE-SIH4和PE-TEOS在内的组中选择出来的第二隔离层20，其厚度为6000到12000，并进行平面化处理。第二隔离层20的厚度由后面将要描述的圆柱形电极21的高度来确定。
然后，用光刻工艺对第二隔离层20的预先指定的部位进行干刻蚀，直到氮化物膜17的表面被暴露出来为止，由此来形成一个开孔部分201，从顶上看，该开孔部分为椭圆形，如图4A所示。
如果开孔部分201的竖直轮廓不锐利，开孔部分201的内壁表面和底表面的边界区域附近就会出现拖尾。所以，必须对第二隔离层20进行再刻蚀。氮化物膜17的作用是在第二隔离层20进行再刻蚀期间用作刻蚀阻挡层。因此，如果把第二隔离层20再刻蚀充分，氧化物膜20的刻蚀表面就有一个不产生拖尾的极好的竖直轮廓。这就是说，用作存储电极21的第一多晶硅图形层21的外表面有锐利的竖直轮廓。
按照普通的方法，不用刻蚀阻挡膜，这就很难控制刻蚀表面的竖直轮廓，并且很难重现同样的结果。按照本发明，使用刻蚀阻挡膜，从而容易控制刻蚀表面的竖直轮廓。
同时，为了进一步增大存储电容器的容量，可以有多个存储电极，例如双圆柱形结构。现在参照图4B，用光刻工艺对氧化物膜20的预先指定的部位进行干刻蚀，直到氮化物膜17的表面被暴露出来为止。这里，从顶上看时，开孔部分203形成为中部朝向侧压入的椭圆图形，如图4B所示。
如上所述，圆柱形结构由所使用的光掩膜的图形来决定。因此，为了形成图4B所示的开孔203，使用具有对应于图4B的椭圆图形203的透明区域或不透明区域的光掩膜。
参照图5A，在所得到的图4A的基片上淀积厚度为300到600的形成存储电极21用的多晶硅层。这里，所淀积的多晶硅层与导电芯杆19电接触。
接下来，用化学和机械抛光工艺、干-深刻蚀工艺或光敏-深刻蚀工艺把位于开孔部分201的外周的第二隔离层20上的多晶硅层完全除掉，并由此在开孔部分201内形成圆柱形存储电极21。
可以采用各种方法在开孔部分201内形成圆柱形存储电极21，例如：化学和机械抛光工艺或干-深刻蚀工艺。
首先，参照图4C来说明应用化学和机械抛光工艺。
在包括开孔部分201在内的第二隔离层20的整个表面上淀积选定厚度例如300到600的多晶硅层21a，这里，所选定的厚度对应于能够维持开孔部分201的形状的厚度。此后，用化学或机械抛光工艺对得到的基片进行抛光，这样，就完全除掉了除开孔部分201以外的第二隔离层20上的多晶硅层20a。结果，得到了具有直径小于原先的开孔部分201的新的开孔部分202的图5A的基片。
上述的方法可能引起的缺点是圆柱形多晶硅图形21的开孔部分202会被抛光工序期间所产生的副产物填满。
为了解决这样的缺陷，在进行化学和机械抛光工序之前，可以有选择地用光敏膜或氮化物膜部分地22a或完全地22b填充开孔部分202。
在应用氮化物膜进行填充处理时，在进行化学和机械抛光处理之后，用磷酸(H3PO4)的湿刻蚀法除掉残留在开孔部分202内的氮化物膜的副产物。这里，淀积厚度为1000-1500的氮化物膜。
可选择地，在使用氧化物以外的材料作为第二隔离层20时，可以使用氧化物如BPSG，USG，高温USG和SOG作为填充图5A的开孔202的材料。特别是随设计尺度的减小，圆柱形第一多晶硅图形层21的直径较小时，最好使用具有优良的平面化特性的BPSG，USG或高温USG。
使用光敏膜而不用氮化物膜作为填充材料时，用与采用氮化物膜一样的化学和机械抛光工艺把除开孔部分201以外的第二隔离层的表面暴露出来。化学和机械抛光工艺的结束点是第二隔离层的顶表面，但是第二隔离层可以从其表面再刻蚀到进行平面化的选定深度。进行化学和机械抛光处理之后，在除掉第二隔离层20之前，用砂磨处理把填充到圆柱形第一多晶硅图形层21的开孔部分202内的光敏膜除掉。
同时，为了得到图5A的结构而采用干深刻蚀工艺时，应该完全填满圆柱形第一多晶硅图形层21的开孔部分202。如果部分填充开孔部分202，在干深刻蚀处理期间，圆柱形第一多晶硅图形层21就会与填充材料一起被除掉。
即使进行干深刻蚀把第二隔离层20的表面暴露出来之后，像光敏膜或氮化物膜这样的填充材料也残留在圆柱形第一多晶硅图形层21的开孔部分202内。如果残留的材料是光敏膜，在刻蚀第二隔离层20之前用砂磨工艺把它除掉；如果残留的材料是氮化物膜，就在刻蚀第二隔离层20之前用使用磷酸的湿刻蚀工艺把它除掉。
当使用光敏膜作为填充材料时，光敏膜被涂覆到其厚度大于第二隔离层20的厚度，如0.5-1.2μm。
随填充材料的厚度增加，抛光时间变长。尽管如此，增大光敏膜的涂层厚度还是取决于单元区域和外围区域之间的高度差。换言之，当高度差如图4D所示的那么大时，涂覆在单元区域上的光敏膜流到外围区域，这样，单元区域的元件可能被抛光超过所要求的厚度，为了避免这种失误发生，光敏膜要涂得厚。
光敏膜涂覆为1.2μm厚度时，要进行两步抛光。在第一步抛光期间，光敏膜对多晶硅层21a的刻蚀比是0.5∶1-2∶1，在第二步抛光期间，多晶硅层21a对第二隔离层20的刻蚀比是0.7∶1-1.3∶1。
多晶硅层21a和第二隔离层20的刻蚀处理可以按原地改变刻蚀气体的方式在同一个反应室内进行。可以改变反应室，从除掉多晶硅层21a的第一反应室到除掉第二隔离层20的第二反应室。
同时，在如图4B所示形成开孔部分203时，通过淀积多晶硅层的方法像图5B所示的那样来形成双圆柱形多晶硅图形层41。这里，由于连接两个圆柱形多晶硅图形层204的连接部分205的宽度小于两个圆柱形多晶硅图形层204的宽度，所以，淀积多晶硅层就能完全填充连接部分205。
可以采用上述的化学和机械抛光处理和干深刻蚀工艺来形成图5B所示的双圆柱形多晶硅图形层41。
如图5A和5B所示，分别形成在开孔部分201和203内的圆柱形多晶硅图形层21和41的高度“h”由第二隔离层20的厚度来决定，该厚度用作决定所要求的存储电极的表面积的一个重要参数。
同时，用作多晶硅层21的圆柱形结构的内侧壁之间的间隔的临界尺寸要求保持在至少1000或更高，以确保要形成HGS 23、介质膜25和用作平板电极的第二多晶硅图形层27的空间。
参照图6，在第一多晶硅图形层21的表面上生长HGS 23，因为第二隔离层20覆盖第一多晶硅图形层21的外侧壁，所以，HGS 23仅形成在第一多晶硅图形层21的内表面和顶表面。这就降低了相邻的存储电容器之间由于在第一多晶硅图形层21和41处存在HGS 23而引起的产生微桥的可能性，从而增大了微桥的空间临界尺寸的边缘，并增大了存储电极的表面积。结果，增大了存储电容器的容量，并使埋入接点与存储电极之间的接触面积得以扩展，由此而增大了防止存储电极和导电芯杆之间的不重合的边缘。
参照图7，通过使用氮化物膜17作为刻蚀阻挡层的湿刻蚀工艺把第二隔离层20除掉，由此把多晶硅层21的外侧壁暴露出来。
作为最后一步，连续地淀积介质膜25和第二多晶硅层27，按指定顺序覆盖在第一多晶硅层21和HGS 23上。然后，用光刻工艺使第二多晶硅层27构图，以形成平板电极。这样，就完成了图1所示的每个存储单元的存储电容器。
虽然按照图5B的结构形成了该存储电极，而采用图6和图7所描述的方法来进行后面的工序。
参照图8-10来说明本发明的另外的实施例及其制造方法。
参照图8，把氧化物区域11生长在半导体基片10的区域内；并把字线13形成在半导体基片10的有效区域内和氧化物区域11上。在所得到的包括字线在内的基片10上形成用来平面化的第一隔离层15(如氧化物)，以便隔离字线13。由多晶硅作成的导电芯杆19填充接触孔，该芯杆竖直贯穿氮化物膜17和氧化物膜15，以使其电连接到半导体基片10的处于字线13之间的扩散区14。形成导电芯杆19的顶表面，其高度高于氧化物膜15。
在导电芯杆19上形成用作存储电极的第一多晶硅图形层21，该层电连接到导电芯杆19，从而把第一多晶硅图形层21的外底表面从第一隔离层15的顶表面上分离出来。HGS 23仅生长在第一多晶硅图形层21的内表面和顶表面。然后，介质膜25和第二多晶硅图形层27连续形成在第一多晶硅图形层21的顶表面、内表面和外表面上。
考虑到HGS 23、介质膜25和用作平板电极的第二多晶硅图形层27的总厚度，用作多晶硅层21的内侧壁之间的间隔的临界尺寸要求至少1000或更高。第一多晶硅图形层21的厚度为300至600。
为了加宽介质膜25的面积，本实施例从图7的结构中去掉了氮化物膜17，并且在氮化物膜17所处的位置上设置介质膜25的平板电极27，也就是说，介质膜25扩展到导电芯杆19顶表面和第一隔离层15表面的选定的位置。
同时，虽然图8表示了形成第一多晶硅图形层21，使其具有一个圆柱形结构，但是可以具有像前述的实施例那样的多个多晶硅图形圆柱形结构，如两个或更多个圆柱形结构。
这样，按照本实施例HGS 23仅仅生长在圆柱形第一多晶硅图形层21的内表面和顶表面上，结果，就增大了存储电极的有效表面积，并且与没有HGS 23的存储电极相比也增大了其容量。另外，由于在圆柱形第一多晶硅图形层21的外壁表面上不存在HGS 23，所以在相邻的存储电容器之间就出现了HGS的高度那么大的附加边缘。这就扩宽了圆柱形第一多晶硅图形层21的外底表面的面积，从而防止了圆柱形第一多晶硅图形层21的相互不重合。
下面参照图9和图10来说明具有图8的构成的存储单元的圆柱形电容器的制造方法。
参照图9，通过进行图2至图6的工序，仅仅在圆柱形第一多晶硅图形层21的内表面和顶表面上生长HGS 23，而不生长在圆柱形第一多晶硅图形层21的外圆周表面上。
参照图10，通过进行图7的工序把圆柱形第一多晶硅图形层21的外圆周表面暴露出来；此后，通过使用磷酸的湿刻蚀方法把用作刻蚀阻挡层的氮化物膜17除掉。在氮化物膜17的刻蚀处理期间，处于圆柱形第一多晶硅图形层21的外底表面和第一隔离层15的顶表面之间的氮化物膜17的部分也被切掉，并形成其间的空间，这样就把圆柱形第一多晶硅图形层21的外底表面暴露了出来。如果必要的话，可以控制所暴露出来的圆柱形第一多晶硅图形层21的外底表面面积。这样，图10上所提供的存储电极就有比图7上所提供的存储电极更宽的有效表面积，这就能确保更大的容量。
这里，考虑到介质膜25和第二多晶硅图形层27都夹在第一隔离层15的顶表面和圆柱形第一多晶硅图形层21的外底表面之间，所以氮化物膜17应被规定为厚度300-2000。
最后，如图8所示，介质膜25的第二多晶硅图形层27被连续淀积在所得到的包括圆柱形第一多晶硅图形层21和HGS 23的结构上，然后用光刻工艺分别对介质层和平板电极构图。
同时，如图4B和图5B所示，虽然本实施例表示并描述了圆柱形第一多晶硅图形层21具有单圆柱结构，当然可以应用于圆柱形第一多晶硅图形层具有多圆柱结构的情况，如双圆柱形。
另外，本实施例表示并描述了HGS 23仅生长在第一多晶硅图形层的内表面和顶表面上，但是，第一多晶硅图形层具有至少两个圆柱而不形成HGS，也能够部分地实现上述的本发明的目的。
如上所述，按照存储单元的圆柱形存储电容器及其制造方法，仅仅在第一多晶硅图形层的内表面和顶表面上形成HGS，就能够防止相邻存储电容器之间产生微桥。另外，由于在圆柱形第一多晶硅图形层21的外壁表面上不存在HGS 23，所以在相邻的存储电容器之间就出现了HGS的高度那么大的附加边缘。这就扩宽了圆柱形第一多晶硅图形层21的外底表面的面积，从而防止了圆柱形第一多晶硅图形层21和导电芯杆之间彼此不重合。另外，在第一隔离层的选定的部分形成开孔部分时采用氮化物膜作为刻蚀阻挡层，就能够得到其外圆表面具有锐利的竖直轮廓的圆柱形第一多晶硅层。
上面已经参照实施例描述了本发明，很明显，对于所属领域的普通技术人员来说，根据上面的描述可以得到许多各种各样的改形和变形。本发明包含覆盖于权利要求的宗旨和范围内的所有的这些改形和变形。

Claims (29)

1.一种用于存储单元的圆柱形存储电容器，包括：
具有上表面的半导体基片，其上形成有具有扩散区的MOSFET；
形成在所述半导体基片上表面上的隔离层；
导电芯杆，形成在处于所述隔离层的选定部位的通孔内，以使该导电芯杆与所述扩散区电接触；
用于接触所述导电芯杆的存储电极的第一多晶硅层，该第一多晶硅层是圆柱形结构并具有仅在第一多晶硅层的内表面和顶表面生长的半球形晶格硅；
堆积在所述半球形晶格硅的表面上、所述第一多晶硅层的所述顶表面和外表面上的介质层；以及
形成在所述介质层上的用于平板电极的第二多晶硅层，
其中，用于存储电极的所述第一多晶硅层在所述隔离层上形成为至少两个圆柱形结构，还包括一个用来互连所述第一多晶硅层的互连部分。
2.根据权利要求1的圆柱形存储电容器，其特征在于还包括形成在所述隔离层上的刻蚀阻挡层。
3.根据权利要求1的圆柱形存储电容器，其特征在于所述导电芯杆形成在形成于所述隔离层的选定区域的通孔内，并具有高于所述隔离层上表面的上表面。
4.根据权利要求1的圆柱形存储电容器，其特征在于用于存储电极的所述第一多晶硅层与所述导电芯杆接触，在所述导电芯杆上形成至少两个圆柱形结构，并且具有仅在所述第一多晶硅层的内表面和顶表面上生长的半球形晶格硅，其外底表面离开所述隔离层的上表面一个选定的距离。
5.一种用于存储单元的圆柱形存储电容器，包括：
具有上表面的半导体基片，其上形成有具有扩散区的MOSFET；
形成在所述半导体基片上表面上的隔离层；
形成在处于所述隔离层的选定部位的通孔，以使所述扩散区暴露出来；
填充在所述通孔内的导电芯杆，并与所述扩散区电接触；
用于存储电极的第一多晶硅层，该第一多晶硅层具有接触所述导电芯杆的上表面的外底表面，并且是圆柱形结构，其中该圆柱形结构的第一多晶硅层的外底表面离开隔离层的上表面一个选定的距离；
堆积在所述圆柱形结构的第一多晶硅层的内表面、上表面、外周表面和外底表面上的介质层；以及
形成在所述介质层上的用于平板电极的第二多晶硅层，
其中，用于存储电极的所述第一多晶硅层在所述隔离层上形成为至少两个圆柱形结构，还包括一个用来互连所述第一多晶硅层的互连部分。
6.一种制造用于存储单元的圆柱形存储电容器的方法，该方法包括如下步骤：
提供一个其上形成有具有扩散区的MOSFET的半导体基片；
在所述半导体基片的上表面上形成第一隔离层；
在所述第一隔离层的选定区域形成通孔以使所述扩散区暴露出来；
用导电芯杆填充所述第一隔离层的所述通孔以使导电芯杆与所述扩散区电接触：
在包括所述导电芯杆的所述第一隔离层上淀积第二隔离层；
形成用来暴露包括所述导电芯杆的上表面的所述第一隔离层的上表面的选定部分的开孔部分；
在所述开孔部分内形成用于存储电极的第一多晶硅层，所述第一多晶硅层与所述导电芯杆电接触，并是圆柱形结构；
仅在所述第一多晶硅层的内表面和上表面生长半球形晶格硅；
除掉第二隔离层，把第一多晶硅层的外周表面暴露出来；
在所述半球形晶格硅的表面和所述第一多晶硅层的外周表面上形成介质层；
在所述介质层上形成用于平板电极的第二多晶硅层。
7.根据权利要求6的方法，其特征在于在淀积第二隔离层之前还包括在所述第一隔离层上形成刻蚀阻挡层到选定厚度的步骤。
8.根据权利要求6的方法，其特征在于所述第一多晶硅层形成步骤包括如下步骤：
在包括第二隔离层的开孔部分的第二隔离层上淀积第一多晶硅层；以及
除掉除开孔部分之外的第二隔离层上淀积的第一多晶硅层。
9.根据权利要求8的方法，其特征在于所述除掉步骤用化学和机械抛光方法进行。
10.根据权利要求6的方法，其特征在于所述第一多晶硅层形成步骤包括如下步骤：
在包括第二隔离层的开孔部分的第二隔离层上淀积第一多晶硅层；
在第一多晶硅层上淀积氮化物层；
第一，把除开孔部分之外的第二隔离层上淀积的氮化物层和第一多晶硅层都除掉；以及
第二，除掉淀积在第一多晶硅层上的开孔部分之内的氮化物层。
11.根据权利要求10的方法，其特征在于所述第一除掉步骤用化学和机械抛光方法进行。
12.根据权利要求10的方法，其特征在于所述第一除掉步骤用干深刻蚀工艺进行。
13.根据权利要求8的方法，其特征在于所述第一多晶硅层形成步骤包括如下步骤：
在包括第二隔离层的开孔部分的第二隔离层上淀积第一多晶硅层；
在第一多晶硅层上涂覆光敏膜；
第一，把除开孔部分之外的第二隔离层上淀积的光敏膜和第一多晶硅层都除掉；以及
第二，除掉涂覆在第一多晶硅层上的开孔部分之内的光敏膜。
14.根据权利要求13的方法，其特征在于所述第一除掉步骤用化学和机械抛光方法进行。
15.根据权利要求13的方法，其特征在于所述第一除掉步骤用干深刻蚀工艺进行。
16.根据权利要求15的方法，其特征在于所述第一除掉步骤包括如下步骤：
第一，按0.5∶1-2∶1的刻蚀比刻蚀光敏膜和第一多晶硅层；以及
第二，按0.7∶1-1.3∶1的刻蚀比刻蚀第一多晶硅层和第二隔离层。
17.根据权利要求8的方法，其特征在于所述第一多晶硅层被淀积到约300-600的厚度。
18.根据权利要求8的方法，其特征在于所述第一多晶硅层具有约6000-12000的高度。
19.一种制造用于存储单元的圆柱形存储电容器的方法，该方法包括如下步骤：
提供一个其上形成有具有扩散区的MOSFET的半导体基片；
在所述半导体基片的上表面上按指定顺序连续淀积第一隔离层和蚀刻阻挡层；
在所述刻蚀阻挡层和所述第一隔离层的选定区域形成通孔，以使所述扩散区暴露出来；
用导电芯杆填充所述第一隔离层的所述通孔，以使导电芯杆与所述扩散区电接触；
在包括所述导电芯杆的所述刻蚀阻挡层上淀积第二隔离层；
形成用来暴露包括所述导电芯杆的上表面的所述第一隔离层的上表面的选定部分的开孔部分；
在所述开孔部分内形成用于存储电极的第一多晶硅层，所述第一多晶硅层与所述导电芯杆电接触，并是圆柱形结构；
仅在所述第一多晶硅层的内表面和上表面生长半球形晶格硅；
除掉第二隔离层，把第一多晶硅层的外周表面暴露出来；
除掉刻蚀阻挡层，把第一多晶硅层的外底表面暴露出来；
在所述半球形晶格硅的表面上、所述第一多晶硅层的外周表面上和第一多晶硅层的外底表面上形成介质层；以及
在所述介质层上形成用于平板电极的第二多晶硅层。
20.根据权利要求20的方法，其特征在于所述刻蚀阻挡层是氮化物，并形成到约300-2000的厚度。
21.根据权利要求19的方法，其特征在于所述第一多晶硅层形成步骤包括如下步骤：
在包括第二隔离层的开孔部分的第二隔离层上淀积第一多晶硅层；
在第一多晶硅层上淀积氮化物；
第一，把除开孔部分之外的第二隔离层上淀积的氮化物层和第一多晶硅层都除掉；以及
第二，除掉淀积在第一多晶硅层上的开孔部分之内的氮化物层。
22.根据权利要求21的方法，其特征在于所述第一除掉步骤用化学和机械抛光方法进行。
23.根据权利要求21的方法，其特征在于所述第一除掉步骤用干深刻蚀工艺进行。
24.根据权利要求19的方法，其特征在于所述第一多晶硅层形成步骤包括如下步骤：
在包括第二隔离层的开孔部分的第二隔离层上淀积第一多晶硅层；
在第一多晶硅层上涂覆光敏膜；
第一，把除开孔部分之外的第二隔离层上淀积的光敏膜和第一多晶层硅都除掉；以及
第二，除掉涂覆在第一多晶硅层上的开孔部分之内的光敏膜。
25.根据权利要求24的方法，其特征在于所述第一除掉步骤用化学和机械抛光方法进行。
26.根据权利要求24的方法，其特征在于所述第一除掉步骤用干深刻蚀工艺进行。
27.根据权利要求26的方法，其特征在于所述第一除掉步骤包括如下步骤：
第一，按0.5∶1-2∶1的刻蚀比刻蚀光敏膜和第一多晶硅层；以及
第二，按0.7∶1-1.3∶1的刻蚀比刻蚀第一多晶硅层和第二隔离层。
28.根据权利要求19的方法，其特征在于所述第一多晶硅层被淀积到约300-600的厚度。
29.根据权利要求19的方法，其特征在于所述第一多晶硅层具有约6000-12000的高度。
CNB991110013A 1998-06-15 1999-06-15 用于存储单元的圆柱形存储电容器及其制造方法 Expired - Fee Related CN1184690C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR19980022257 1998-06-15
KR22257/98 1998-06-15
KR22257/1998 1998-06-15
KR12577/1999 1999-04-09
KR1019990012577A KR100319207B1 (ko) 1998-06-15 1999-04-09 메모리 셀의 실린더형 스토리지 커패시터 및 그 제조방법
KR12577/99 1999-04-09

Publications (2)

Publication Number Publication Date
CN1241035A CN1241035A (zh) 2000-01-12
CN1184690C true CN1184690C (zh) 2005-01-12

Family

ID=26633757

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991110013A Expired - Fee Related CN1184690C (zh) 1998-06-15 1999-06-15 用于存储单元的圆柱形存储电容器及其制造方法

Country Status (5)

Country Link
US (1) US6177309B1 (zh)
JP (1) JP4001440B2 (zh)
KR (1) KR100319207B1 (zh)
CN (1) CN1184690C (zh)
TW (1) TW538534B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301369B1 (ko) * 1998-06-24 2001-10-27 윤종용 반도체메모리장치의커패시터제조방법
KR20010083563A (ko) 2000-02-16 2001-09-01 윤종용 폴리머 부착에 의한 선택적 반구형 그레인 성장을 이용한커패시터의 형성방법 및 이에 의해 형성된 커패시터
KR100376865B1 (ko) * 2000-09-28 2003-03-19 주식회사 하이닉스반도체 반도체장치의 캐패시터 및 그 제조방법
KR100655070B1 (ko) * 2000-11-13 2006-12-08 삼성전자주식회사 반도체 소자의 커패시터 제조방법
US6538274B2 (en) 2000-12-20 2003-03-25 Micron Technology, Inc. Reduction of damage in semiconductor container capacitors
US6710389B2 (en) 2001-02-09 2004-03-23 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device with trench-type stacked cell capacitors and method for manufacturing the same
US6410955B1 (en) 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
KR100404478B1 (ko) * 2001-05-16 2003-11-05 주식회사 하이닉스반도체 반도체소자의 커패시터 형성방법
US6888217B2 (en) * 2001-08-30 2005-05-03 Micron Technology, Inc. Capacitor for use in an integrated circuit
US6576977B1 (en) 2002-09-17 2003-06-10 National Semiconductor Corporation Low cost bias technique for dual plate integrated capacitors
KR100599051B1 (ko) 2004-01-12 2006-07-12 삼성전자주식회사 향상된 캐패시턴스를 갖는 캐패시터 및 그 제조 방법
TWI482209B (zh) * 2008-03-05 2015-04-21 Ind Tech Res Inst 記憶體電容的電極結構及其製造方法
US20210358918A1 (en) * 2020-05-13 2021-11-18 Etron Technology, Inc. Memory cell structure with capacitor over transistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242536A (en) * 1990-12-20 1993-09-07 Lsi Logic Corporation Anisotropic polysilicon etching process
US5656531A (en) 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5726085A (en) 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
KR0165496B1 (ko) 1995-03-22 1998-12-15 윤종용 고집적 반도체장치의 캐패시터 제조방법
US5658381A (en) 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5663090A (en) 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
KR100195329B1 (ko) 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
US5851878A (en) * 1997-04-01 1998-12-22 United Microelectronics Corporation Method of forming a rugged polysilicon fin structure in DRAM
US5874336A (en) 1997-06-23 1999-02-23 Vanguard International Semiconductor Manufacturing Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
US5851875A (en) * 1997-07-14 1998-12-22 Micron Technology, Inc. Process for forming capacitor array structure for semiconductor devices
US5827766A (en) * 1997-12-11 1998-10-27 Industrial Technology Research Institute Method for fabricating cylindrical capacitor for a memory cell
US5956587A (en) * 1998-02-17 1999-09-21 Vanguard International Semiconductor Corporation Method for crown type capacitor in dynamic random access memory
KR100268421B1 (ko) * 1998-04-18 2000-10-16 윤종용 커패시터 및 그의 제조 방법
US5948703A (en) * 1998-06-08 1999-09-07 Advanced Micro Devices, Inc. Method of soft-landing gate etching to prevent gate oxide damage

Also Published As

Publication number Publication date
TW538534B (en) 2003-06-21
KR100319207B1 (ko) 2002-01-05
US6177309B1 (en) 2001-01-23
JP2000012808A (ja) 2000-01-14
CN1241035A (zh) 2000-01-12
KR20000005623A (ko) 2000-01-25
JP4001440B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
CN1184690C (zh) 用于存储单元的圆柱形存储电容器及其制造方法
CN1278384C (zh) 制造半导体器件的方法
CN1197161C (zh) 带有竖直晶体管和掩埋字线的半导体器件
US7445990B2 (en) Methods of forming a plurality of capacitors
CN1123927C (zh) 具有自对准触点半导体存储器件的制造方法
CN1518112A (zh) 半导体器件及其制造方法
CN1706027A (zh) 包含电容器的集成电路装置及制造方法
CN1518100A (zh) 半导体器件及其制造方法
CN1875489A (zh) 制造垂直场效应晶体管的方法和场效应晶体管
CN1357924A (zh) 半导体器件及其制造方法
CN1992202A (zh) 半导体器件及其制造方法
CN1577805A (zh) 存储节点触点形成方法和用于半导体存储器中的结构
CN101079393A (zh) 使用改进自动校准接触工艺在半导体中形成电接触的方法
CN1518110A (zh) 非易失半导体存储装置及其制造方法
CN1145208C (zh) 半导体装置的制造方法和半导体装置
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
CN1152425C (zh) 制作具有垂直的mos晶体管的集成电路的方法
CN1269202C (zh) 电容器及其制造方法
CN1801476A (zh) 制造电容器和半导体器件的方法
CN1913161A (zh) 连接结构及用于制造其的方法
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
CN1825567A (zh) 记忆晶胞电容与逻辑元件的整合制造方法及其结构
CN1440049A (zh) 半导体装置的制造方法
US8975731B2 (en) Semiconductor device having an insulating layer structure and method of manufacturing the same
CN1142592C (zh) 半导体器件电容器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20140615

EXPY Termination of patent right or utility model