CN1677685A - 光半导体集成电路装置 - Google Patents
光半导体集成电路装置 Download PDFInfo
- Publication number
- CN1677685A CN1677685A CNA2005100639270A CN200510063927A CN1677685A CN 1677685 A CN1677685 A CN 1677685A CN A2005100639270 A CNA2005100639270 A CN A2005100639270A CN 200510063927 A CN200510063927 A CN 200510063927A CN 1677685 A CN1677685 A CN 1677685A
- Authority
- CN
- China
- Prior art keywords
- film
- photodiode
- peristome
- photomask
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 230000003287 optical effect Effects 0.000 title claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 239000004411 aluminium Substances 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910000676 Si alloy Inorganic materials 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 51
- 238000009792 diffusion process Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 25
- 239000000758 substrate Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 230000006837 decompression Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910010282 TiON Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
一种光半导体集成电路装置，在蓝激光用的光电二极管中，具有位于光电二极管的受光区域上面的开口部的台阶会使遮光膜破断这样的问题。在本发明的光半导体集成电路装置中，在光电二极管的受光区域，通过在绝缘层上阶梯状地形成开口部，降低开口部的台阶。由此，改善覆盖于其上的遮光膜的分步敷层。因此，位于光电二极管的受光区域上面的开口部的台阶不会使遮光膜破断。因此，解决了现有的遮光膜破断这样的问题。
Description
技术领域
本发明涉及内装有用于将光信号变换为电信号的光电二极管的光半导体集成电路装置。
背景技术
在基于红外线等进行的光信号传递装置的接收侧或光拾波装置的光信号读取装置等中，已开始使用将受光用的光电二极管和其周边电路一起集成化的光半导体装置。IC化了的装置与个别部件混合化的装置相比，具有可期待降低成本，且抗外部电场造成的噪音强的优点。所述内装光电二极管的半导体装置为了不会产生光入射周边电路引起的多余的光电流，对光电二极管部分以外的区域要遍断入射光。
图9表示所述内装光电二极管的半导体装置之一例(参照专利文献1)。
图中表示光电二极管51和NPN晶体管52。
标号53是P型单晶硅半导体衬底，标号54是利用气相成长法在衬底53上形成的非掺杂的第一外延层，标号55是利用气相成长法在外延层54上形成的N-型第二外延层。衬底53的比电阻为2～4Ω·cm。第一外延层54的厚度为5～10um，比电阻为1Ω·cm。第二外延层55的厚度为2～5um，比电阻为1Ω·cm。
衬底53、第一外延层54及第二外延层55由从外延层55表面到衬底53的P型分离区域56划分成形成光电二极管51用的第一岛区域57和形成NPN晶体管52用的第二岛区域58。该分离区域56由从衬底53表面向上下方向扩散的第一分离区域59、从第一外延层54表面向上下方向扩散的第二分离槽60及从第二外延层55表面扩散的第三分离区域61构成。第一和第二岛区域57、58分别由分离区域56和第一、第二外延层54、55的分界线及衬底53和第一外延层54的分界线完全包围。
在第一岛区域57上形成光电二极管51的N+型扩散区域62。以衬底53为PIN(P型-本征-N型Positive-Intrinsic-Negative)结的P型(Positive)，以第一、第二外延层54、55为PIN结的本征部(Intrinsic)，以N+型扩散区域62为PIN结的N型(Negative)形成PIN结，从而形成光电二极管51。
在第二岛区域58上形成NPN晶体管52。NPN晶体管52由N型集电极区域66、N型埋入层63、P型基极区域64、N型发射极区域65构成。
N型集电极区域66从第二外延层55的表面连接到N型埋入层63而形成。N型埋入层63跨着第一、第二外延层54、55的分界线形成。P型基极区域64在第二外延层55的表面形成。N型发射极区域65在基极区域64的表面形成。
将第二外延层55的表面利用氧化膜67覆盖，并局部进行开孔，形成接触孔。该接触孔在NPN晶体管52的发射极区域65、P型基极区域64、集电极区域66和光电二极管51的N+型扩散区域62和分离区域56上形成。介由该接触孔在NPN晶体管52的区域配设集电极电极48、基极电极49及发射极电极50。在光电二极管51的N+型扩散区域62配设阴极电极46，在分离区域56配设阳极电极47。
在氧化膜67和各电极46、47、48、49、50上形成氧化膜68。在氧化膜68上形成Al层45作为遮光膜。Al层45在光电二极管51的部分开口。光电二极管51上的氧化膜的厚度和NPN晶体管52上的氧化膜的膜厚大致相同。
专利文献1：特开平10-107242号公报
伴随记录密度的提高，使用的波长也变短，近年来，波长405nm的蓝激光正受到人们的注目。
但是，在蓝激光用的光电二极管中，用于密封芯片的透明封装的树脂会吸收入射光的能量，将封装烧毁。因此，IC封装不能使用树脂，而必须采用气体密封芯片的中空封装。其结果，光电二极管受光区域上的绝缘膜暴露于中空封装的空气中，故由于空气和绝缘膜的折射率差在绝缘膜表面产生入射光的反射，其依存于绝缘膜的膜厚，所以，结果可知有光电二极管的灵敏度由于绝缘膜的偏差而受到影响这种问题。为解决该问题，最好除去受光区域上的绝缘膜。另一方面，所述的遮光膜为防止不需要的光的进入，最好覆盖到光电二极管的附近。但是，近年来LSI的高集成化和多层配线化使绝缘膜的总膜厚增大，当在这样的绝缘膜上设置开口，在绝缘膜上形成遮光膜时，具有开口部的台阶使遮光膜破断这样的问题。
发明内容
本发明是鉴于所述问题点而开发的，本发明的第一方面提供一种光半导体集成电路装置，其内装形成于半导体层上的光电二极管，其特征在于，在层积于所述半导体层表面的绝缘层上，在所述光电二极管的受光区域上阶梯状形成开口部，并在所述绝缘层上覆盖遮光膜。
本发明的第二方面的特征在于，所述遮光膜延伸到所述开口部的内壁及所述开口部露出的所述光电二极管的附近。
本发明的第三方面的特征在于，所述遮光膜是铝或铝、硅合金或铝、硅、铜合金。
第一，通过阶梯形地形成开口部，降低了开口部的的台阶。由此，改善覆盖与其上的遮光膜的分步敷层。因此，不会由位于光电二极管的受光区域上面的开口部的台阶使遮光膜破断。因此，现有的遮光膜破断这样的问题被解决。
第二，通过将遮光膜延伸到开口部的内壁及开口部露出的光电二极管附近，可最大限度地防止不需要的光的进入。
第三，由于可使用铝或铝、硅合金或铝、硅、铜合金作为遮光膜，故可减少为形成遮光膜而消耗的费用。
附图说明
图1是本发明实施例的光半导体集成电路装置的剖面图；
图2是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图3是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图4是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图5是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图6是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图7是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图8是说明本发明实施例的光半导体集成电路装置的制造方法的剖面图；
图9是现有的光半导体集成电路装置的剖面图。
符号说明
2 光电二极管
3 NPN晶体管
14 N型扩散区域
36 Al层
44 氮化硅膜
70 开口部
70A 开口部
70B 开口部
70C 开口部
具体实施方式
下面，参照附图详细说明本发明一实施例。
图1是组装了光电二极管2和NPN晶体管3的光半导体集成电路装置1的剖面图。标号4是P型单晶硅半导体衬底，标号5是利用气相成长法在衬底4上形成的非掺杂的第一外延层，标号6是利用气相成长法在外延层5上形成的非掺杂的第二外延层。衬底4的比电阻为2～4Ω·cm。第一外延层5的厚度为5～10um，比电阻为50Ω·cm。第二外延层6的厚度为约2～5um，比电阻等于或大于20Ω·cm。
衬底4、第一外延层5及第二外延层6由从外延层6的表面到衬底4的P型分离区域7划分成形成光电二极管2用的第一岛区域8和形成NPN晶体管3用的第二岛区域9。该分离区域7由从衬底4表面向上下方向扩散的第一分离区域10、从第一外延层5表面向上下方向扩散的第二分离槽11及从第二外延层6表面扩散的第三分离区域12构成。第一和第二岛区域8、9分别由分离区域7和第一、第二外延层5、6的分界线及衬底4和第一外延层5的分界线完全包围。在P型分离区域7上形成LOCOS氧化膜13。在第一岛区域8上形成光电二极管2的N型扩散区域14。以衬底4为PIN(Positive-Intrinsic-Negative)结的P型，以第一、第二外延层5、6为PIN结的本征部，以N型扩散区域14为PIN结的N型形成PIN结，从而形成光电二极管2。为防止光电二极管2的反射，在N型扩散区域14的表面形成氮化硅膜。在将N型扩散区域14的氮化硅膜44局部除去的部分配设阴极电极(未图示)，在分离区域7的表面配设阳极电极(未图示)。
其次，说明光电二极管2的使用方法。光电二极管2以在阴极电极上施加+5V的Vcc电位，在阳极电极上施加GND电位的反偏压状态动作。当赋予这样的反偏压状态时，耗尽层在光电二极管2的第一和第二外延层5、6扩散，可得到极厚的耗尽层。因此，可降低光电二极管2的结电容，可进行高速应答。
在第二岛区域9上形成NPN晶体管3。NPN型晶体管3由作为发射极区域的N型渗出区域17、作为基极区域的P型扩散区域16、作为集电极区域的N型渗出区域19、N型埋入层15、N型扩散层18、40构成。
N型扩散区域18从第二外延层6的表面连接到N型埋入层15而形成。N型埋入层15跨着第二外延层5、6的分界线形成。P型扩散区域16在第二外延层6的表面形成。N型渗出区域17在P型扩散区域16的表面形成。在P型扩散区域16和N型扩散区域18之间形成LOCOS氧化膜13。
以上是硅半导体层内部的结构。下面，同样参照图1分光电二极管2和NPN晶体管3说明电配线及绝缘膜的结构。
第一，说明NPN晶体管3。
第二外延层6的表面顺序堆积氧化硅膜20、氮化硅膜21，在形成NPN型晶体管3的区域部分地且选择性地除去作为发射极区域的N型渗出区域17、作为基极区域的P型扩散区域16、作为集电极区域的N型渗出区域19上部的氧化硅膜20及氮化硅膜21。
在形成NPN晶体管3的区域的发射极、集电极区域形成例如作为N型杂质离子了注入砷(As)的多晶硅，形成集电极取出电极22及发射极取出电极23。
堆积减压TEOS(原硅酸四乙酯Tetra-Ethyl-Orso-Silicate)膜24、减压TEOS膜41、BPSG(硼磷硅酸盐玻璃Boron Phospho Silicate Glass)膜42，以覆盖集电极、发射极的取出电极22、23。在减压TEOS膜24、减压TEOS膜41、BPSG膜42上形成接触孔。该接触孔在NPN晶体管3的发射极取出电极23、作为基极区域的P型扩散区域16、集电极取出电极22上形成。
在BPSG膜42上利用喷溅法顺序堆积势垒金属层、Al层。此时，势垒金属层顺序堆积钛(Ti)层、氮化钛(TiON)层。然后，形成集电极电极26、基极电极27、发射极电极28。
然后，堆积覆盖集电极电极26、基极电极27、发射极电极28的TEOS膜29，且在其表面由第一层配线层形成凹凸。在TEOS膜29之上形成SOG膜30，在其上再堆积TEOS膜31。在本实施例中，通过在TEOS膜29、31之间形成SOG膜30，使由第一层配线层等形成凹凸部的TEOS膜29上面平坦化。TEOS膜29、SOG膜30、TEOS膜31的总计膜厚为约12000。然后，虽未图示，开设连接配线层的第一层和第二层的通孔。
在TEOS膜31上利用喷溅法堆积Al层，形成第二层配线层32。在第二层配线层32上面形成TEOS膜33、SOG膜34、TEOS膜35。TEOS膜33、SOG膜34、TEOS膜35的总计膜厚为约12000。在TEOS膜35上堆积Al层36作为遮光膜，并在其上堆积8000～10000的氮化硅膜37。
以上说明了NPN晶体管3。第二，说明光电二极管2。
在N型扩散区域14的表面除去与NPN晶体管3形成区域同时堆积的氧化硅膜20和减压TEOS膜24。除去氧化硅膜20和减压TEOS膜24的部分包围N型扩散区域14向外约2um的外侧周围。为防止光电二极管2的反射，在除去氧化硅膜20和减压TEOS膜24的N型扩散区域14的表面上形成氮化硅膜44。氮化硅膜44包围使氧化硅膜20和减压TEOS膜24开口的区域的外侧周围。通过全部除去氮化硅膜44上的和形成NPN晶体管3的区域同时堆积的减压TEOS膜41、BPSG膜42、TEOS膜29、SOG膜30等绝缘膜。在氮化硅膜44上形成开口部70。在形成开口部70时，小于TEOS膜33、SOG膜34、TEOS膜35的开口部70A地、在内侧形成TEOS膜29、SOG膜30、TEOS膜31的开口部70B，比该开口部70B更小地、在内侧形成减压TEOS膜41、BPSG膜42、多晶硅膜42的开口部70C。开口部70A包围开口部70B向外5～10μm的外侧周围。开口部70B包围开口部70C向外10～15μm的外侧周围。这样，随着开口部70远离衬底4，开口面积逐渐增大，形成阶梯状，目的在于改善之后堆积的遮光膜的分步敷层。另外，在本实施例中，分三段形成阶梯状的台阶。在阶梯状开口部70的内壁堆积约1.0um的Al层36作为遮光膜。开口部70C是允许信号光对光电二极管2入射的区域，形成作为光电二极管2动作的区域。BPSG膜42及减压TEOS膜41具有作为防止反射膜即氮化硅膜44的保护膜的功能，遮光膜在该保护膜的上部即BPSG膜41上作为终端。遮光膜除开口部70C外覆盖大致全部半导体芯片的主要部分，以覆盖光电二极管以外的电路元件。另外，遮光膜的端部延伸到接近开口部70C的端部，直至掩膜对位的精度界限程度。具体地说，使遮光膜的端部在开口部70C的整个周上从其端部后退约3um程度。其次，在Al层36上堆积氮化硅膜37。
以上说明了光电二极管2。
如所述的本结构，通过阶梯状形成开口部，降低开口部的台阶。由此，改善覆盖于其上的遮光膜的分步敷层。因此，位于光电二极管的受光区域上面的开口部的台阶不会使遮光膜破断。因此，解决了现有的遮光膜破断的问题。
所述的结构可通过以下的制造方法得到。
下面，参照图2～图8详细说明本发明一实施例的光半导体集成电路装置的制造方法。
首先，如图2所示，准备比电阻2～4Ω·cm的P型单晶硅衬底4，在该硅衬底4上面以光致抗蚀剂为掩膜离子注入硼。然后，通过热处理使离子注入的硼扩散，形成第一分离区域10。然后，层积第一外延层5。
其次，相对于第一外延层5随时形成第二分离区域11、NPN晶体管3的N型埋入层15。然后，层积第二外延层6。然后，相对于第二外延层6随时形成第三分离区域12、光电二极管2的N型扩散区域14、N型扩散区域18、N型扩散区域40。由第一分离区域10、第二分离区域11和第三分离区域12形成分离区域7。
其次，在第二外延层6的所希望的区域形成厚约8000的LOCOS氧化膜13。特别是通过在分离区域7上形成LOCOS氧化膜13，进一步实现元件间的分离。
其次，相对于第二外延层6形成P型扩散区域16。
然后，在第二外延层6的表面形成氧化硅膜20及氮化硅膜21，在形成NPN晶体管3的区域利用光刻法选择性地除去氧化硅膜20及氮化硅膜21。
然后，在形成NPN晶体管3的区域的发射极、集电极区域形成作为N型杂质例如离子注入了砷(As)的多晶硅，形成集电极取出电极22及发射极取出电极23。
注入多晶硅的N型杂质通过之后的各种热处理向硅内扩散，形成N型渗出区域17、19。其次，利用光刻法选择性地除去光电二极管2的受光区域的氮化硅膜21。然后，堆积700～900的减压TEOS(Tetra-Ethyl-Orso-Silicate)膜24，利用光刻法选择性地除去光电二极管2的受光区域上的减压TEOS膜24、氧化硅膜20。然后，堆积氮硅膜44，利用光刻法选择性地除去光电二极管2的受光区域上的氮化硅膜44以外的部分。氮化硅膜44的膜厚为实现防止反射的功能，对应入射光的波长适当地选择。
其次，如图3所示，堆积减压TEOS膜41。然后，堆积1500～2500的多晶硅膜，通过将其利用光刻法刻蚀，仅在光电二极管2的受光区域上形成多晶硅膜43。其次，堆积8000～12000的BPSG(硼磷硅酸盐玻璃BoronPhospho Silicate Glass)膜42，通过将其在N2气体氛围气中热处理，使表面流动，使其平坦化。然后，涂敷1500～2500的SOG(旋涂玻璃Spin OnGlass)，利用干式蚀刻反复腐蚀，进一步进行平坦化。
其次，如图4所示，为形成NPN晶体管3形成区域的接触孔，而进行光蚀刻。该接触孔在NPN晶体管3的发射极取出电极23、基极区域即P型扩散区域16、集电极取出电极22上形成。
另外，虽未图示，但也同时形成光电二极管2的受光区域的接触孔。接触孔作为阴极电极用形成在N型扩散区域14上，作为阳极电极用形成在分离区域7上。
然后，在形成NPN晶体管3的区域等上利用喷溅法顺序堆积势垒金属层、Al层。此时，势垒金属层顺序堆积钛(Ti)层、氮化钛(TiON)层。在本实施例中，在形成NPN晶体管3的区域形成集电极电极26、基极电极27、发射极电极28。其它未图示，但光电二极管2的电极和其它电极配线与集电极电极26等同时形成。
然后，堆积覆盖集电极电极26、基极电极27、发射极电极28的TEOS膜29。在TEOS膜29的表面由第一层配线层形成凹凸。然后，涂敷液体SOG(Spin On Glass)，形成SOG膜30，并在其上再次堆积TEOS膜31。在本实施例中，通过在TEOS膜29、31间形成SOG膜30，将由第一层配线层等形成凹凸部的TEOS膜29的上面平坦化。而且，虽未图示，但开设连接配线层的第一层和第二层的通孔。
其次，如图5所示，通过喷溅法堆积Al层，将其光蚀刻，形成第二层配线层32。然后，利用和TEOS膜29、SOG膜30、TEOS膜31相同的制造方法在第二层配线层32上面形成TEOS膜33、SOG膜34、TEOS膜35。
以上是用于实现集成化的各电路元件间的电连接的配线层和层间绝缘膜的形成工序。在形成配线层后，如下进行光电二极管的受光区域部分的绝缘膜的开口和遮光膜的形成。
如图6所示，利用光刻法蚀刻光电二极管2的受光区域上的TEOS膜33、SOG膜34、TEOS膜35，使其开口。蚀刻使用O2和CHF3气体，蚀刻达到TEOS膜31的程度的深度约12000。在该深度停止蚀刻是由于在蚀刻TEOS膜33、SOG膜34、TEOS膜35时，若蚀刻到12000以上时，抗蚀剂就会消失。此时的光刻条件是形成2.4um正型抗蚀剂，用反应性离子腐蚀装置以1300W的功率进行蚀刻。
另外，形成开口部70A时的蚀刻深度可根据抗蚀剂膜厚等工艺条件进行各种变更。
其次，如图7所示，利用光刻法蚀刻光电二极管2的受光区域上的TEOS膜31、SOG膜30、TEOS膜29，使其开口。蚀刻使用O2和CHF3气体，蚀刻至达到BPSG膜42的程度的深度。此时，在内侧形成开口部70B，其比蚀刻光电二极管2的受光区域上的TEOS膜33、SOG膜34、TEOS膜35而使其开口时的开口部70A小，从而阶梯状地形成开口部70。开口部70随着远离衬底4，开口面积逐渐增大，形成阶梯状，由此改善之后堆积的遮光膜的分步敷层。
其次，如图8所示，堆积约1.0um的Al层36作为遮光膜，光蚀刻光电二极管2的受光区域上的Al层36。光蚀刻时遮光膜的端部以达到掩膜对位精度界限的程度接近开口部70C的端部。具体地说，将遮光膜的端部沿开口部70C的整周从其端部后退3um程度。
此时的蚀刻是干式蚀刻，气体使用BC13、C12和CH2F2。另外，本实施例采用铝(Al)作为遮光膜，但遮光膜不限于铝(Al)，也可以是例如铝、硅合金或铝、硅、铜合金。
其次，如图1所示，堆积约6000的氮化硅膜37，光蚀刻光电二极管2d受光区域上的氮化硅膜37。这里的蚀刻是干式蚀刻，气体使用O2和CF4。然后，利用光刻法蚀刻光电二极管2的受光区域上的BPSG膜42、多晶硅膜43、减压TEOS膜41而使其开口。此时，在内侧形成开口部70C，其比蚀刻光电二极管的受光区域的TEOS膜31、SOG膜30、TEOS膜29而使其开口时的开口部70B小，使开口部70随着远离衬底4，开口面积逐渐增大，形成阶梯状，开口部70随着远离衬底4，开口面积逐渐增大，形成阶梯状，由此改善遮光膜的分步敷层。此时的BPSG膜42的蚀刻是干式蚀刻，气体使用O2和CHF3。多晶硅膜43的蚀刻是干式蚀刻，气体使用O2和CF4。减压TEOS膜41的蚀刻是湿式蚀刻，使用HF系的蚀刻液。通过以上的制造方法及工序完成光半导体集成电路装置1。通过反复进行多次光蚀刻，可利用通用的光致抗蚀剂条件实现。
Claims (3)
1、一种光半导体集成电路装置，其内装形成于半导体层上的光电二极管，其特征在于，在层积于所述半导体层表面的绝缘层上，在所述光电二极管的受光区域上阶梯状形成开口部，并在所述绝缘层上覆盖遮光膜。
2、如权利要求1所述的光半导体集成电路装置，其特征在于，所述遮光膜延伸到所述开口部的内壁及所述开口部露出的所述光电二极管的附近。
3、如权利要求1所述的光半导体集成电路装置，其特征在于，所述遮光膜是铝或铝、硅合金或铝、硅、铜合金。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004097548A JP4836409B2 (ja) | 2004-03-30 | 2004-03-30 | 光半導体集積回路装置 |
| JP097548/04 | 2004-03-30 | ||
| JP097548/2004 | 2004-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1677685A true CN1677685A (zh) | 2005-10-05 |
| CN100536147C CN100536147C (zh) | 2009-09-02 |
Family
ID=35050086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100639270A Expired - Fee Related CN100536147C (zh) | 2004-03-30 | 2005-03-30 | 光半导体集成电路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7473945B2 (zh) |
| JP (1) | JP4836409B2 (zh) |
| CN (1) | CN100536147C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044551A (zh) * | 2009-10-13 | 2011-05-04 | 佳能株式会社 | 光电转换装置和使用光电转换装置的成像系统 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021875A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | 固体撮像装置 |
| FR2906079B1 (fr) * | 2006-09-19 | 2009-02-20 | E2V Semiconductors Soc Par Act | Capteur d'image en couleur a colorimetrie amelioree |
| JP5044319B2 (ja) * | 2007-07-20 | 2012-10-10 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP6692190B2 (ja) * | 2016-03-14 | 2020-05-13 | セイコーＮｐｃ株式会社 | 光センサ及びその製造方法 |
| JP6654067B2 (ja) * | 2016-03-14 | 2020-02-26 | セイコーＮｐｃ株式会社 | 光センサ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136394A (ja) * | 1991-11-15 | 1993-06-01 | Toshiba Corp | 固体撮像装置の製造方法及びその装置 |
| JP2571018B2 (ja) * | 1994-05-31 | 1997-01-16 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| US5736756A (en) * | 1994-09-29 | 1998-04-07 | Sony Corporation | Solid-state image sensing device with lght shielding film |
| JP3426872B2 (ja) | 1996-09-30 | 2003-07-14 | 三洋電機株式会社 | 光半導体集積回路装置およびその製造方法 |
| JPH10112552A (ja) * | 1996-10-03 | 1998-04-28 | Sony Corp | 半導体装置 |
| JP3366226B2 (ja) * | 1997-07-15 | 2003-01-14 | シャープ株式会社 | 分割フォトダイオード及び回路内蔵受光素子 |
| JPH11330447A (ja) * | 1998-05-19 | 1999-11-30 | Sony Corp | 固体撮像素子 |
| JP3225939B2 (ja) * | 1998-12-18 | 2001-11-05 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| JP2001189443A (ja) | 1999-12-28 | 2001-07-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP4107855B2 (ja) | 2002-03-11 | 2008-06-25 | シャープ株式会社 | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 |
| JP2005109048A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
-
2004
- 2004-03-30 JP JP2004097548A patent/JP4836409B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-23 US US11/086,989 patent/US7473945B2/en not_active Expired - Fee Related
- 2005-03-30 CN CNB2005100639270A patent/CN100536147C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044551A (zh) * | 2009-10-13 | 2011-05-04 | 佳能株式会社 | 光电转换装置和使用光电转换装置的成像系统 |
| CN102044551B (zh) * | 2009-10-13 | 2016-08-03 | 佳能株式会社 | 光电转换装置和使用光电转换装置的成像系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005286093A (ja) | 2005-10-13 |
| JP4836409B2 (ja) | 2011-12-14 |
| US7473945B2 (en) | 2009-01-06 |
| CN100536147C (zh) | 2009-09-02 |
| US20050218417A1 (en) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100590857C (zh) | 具有接合垫的半导体装置 | |
| CN103811404B (zh) | 隔离结构及其形成方法 | |
| CN109326617B (zh) | 图像检测装置及其制造方法 | |
| TW201347153A (zh) | 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器 | |
| CN1574371A (zh) | 光电转换器件及其制造方法 | |
| CN1447441A (zh) | 有内置光接收元件的半导体器件、制造方法及光学拾波器 | |
| CN1825605A (zh) | 互补型金属氧化物半导体影像感应器 | |
| KR20110022573A (ko) | 박리 및 균열에 강한 이미지 센서 구조물 및 그 제조 방법 | |
| CN1677685A (zh) | 光半导体集成电路装置 | |
| US11217547B2 (en) | Bond pad structure with reduced step height and increased electrical isolation | |
| CN105789228B (zh) | 半导体结构及其制造方法 | |
| KR101124898B1 (ko) | 저유전체 절연막을 가지는 반도체 장치 및 그 제조 방법 | |
| TW202127543A (zh) | 影像感測件、光學結構及其形成方法 | |
| CN114141799A (zh) | 背照式图像传感器及其形成方法 | |
| CN1677684A (zh) | 光半导体集成电路装置 | |
| US20080237652A1 (en) | Method of Manufacturing a Solid Image Pick-Up Device and a Solid Image Pick-Up Device | |
| CN101047184A (zh) | 电容结构及其制作方法 | |
| KR100896878B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR102503508B1 (ko) | 본딩 개선을 위한 본드 패드 구조물 | |
| US8318526B2 (en) | Manufacturing method for light-sensing structure | |
| CN101064278A (zh) | 集成电路制造方法 | |
| US10446593B2 (en) | Image sensor chip | |
| CN1860612A (zh) | 制造固态图像拾取器件的方法以及固态图像拾取器件 | |
| KR20100064555A (ko) | 이미지센서 및 그 제조 방법 | |
| KR20100078108A (ko) | 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 Termination date: 20210330 |