CN105789228B - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN105789228B CN105789228B CN201510641283.2A CN201510641283A CN105789228B CN 105789228 B CN105789228 B CN 105789228B CN 201510641283 A CN201510641283 A CN 201510641283A CN 105789228 B CN105789228 B CN 105789228B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- semiconductor
- dielectric layer
- conductive pad
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 334
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 271
- 239000010410 layer Substances 0.000 claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 230000005855 radiation Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims 1
- 230000005670 electromagnetic radiation Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 208000034385 immunodeficiency 104 Diseases 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Manufacturing & Machinery (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构，包括：半导体衬底，包括第一面、与第一面相对的第二面和设置在半导体衬底中的辐射感测器件；层间介电层(ILD)，设置在半导体衬底的第一面上方；以及导电焊盘，穿过ILD且设置在半导体衬底中并被配置为与设置在ILD上方的互连结构耦接，其中，半导体衬底围绕导电焊盘的部分，并且通过导电焊盘的部分的表面与半导体衬底的第二面来配置阶梯高度。本发明还提供了半导体结构的制造方法。
Description
相关申请的交叉参考
本申请要求于2015年1月9日提交的名称为“Semiconductor Structure andManufacturing Method Thereof”的第62/101,597号美国临时专利申请的利益，其全部内容结合于此作为参考。
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及半导体结构及其制造方法。
背景技术
使用半导体器件的电子设备对于许多现代化的应用来说是必不可少的。电子设备中通常包括用于感光的半导体图像传感器。互补金属氧化物半导体(CMOS)图像传感器(CIS)广泛地用于多种应用，诸如数码相机和移动电话相机。CMOS图像传感器通常包括图像元素(像素)阵列。每一个像素都包括光敏二极管、晶体管或电容器。光敏二极管在暴露于光下时会感应出电能。每一个像素都会生成与射向该像素的光的数量成正比的电子。电子转换成像素中的电压信号，并进一步变换成数字信号。
根据光路径的不同，CMOS图像传感器分为前照式(FSI)图像传感器和背照式(BSI)图像传感器。BSI图像传感器越来越受欢迎。响应于入射光，BSI图像传感器中的像素生成电信号。电信号的强弱取决于通过对应的像素所接收的入射光的强度。光入射在BSI图像传感器的衬底的背面上，并且由于没有被形成于衬底正面上的介电层和互连层的阻碍而直接到达光敏二极管。这种直接入射使BSI图像传感器对光更敏感。
然而，随着技术发展，图像传感器的尺寸变得越来越小，同时具有更多的功能和更多的集成电路。制造BSI图像传感器包括许多复杂的步骤和操作。由于涉及具有不同材料的更多的不同组件，所以增大了BSI图像传感器的制造和集成操作的复杂程度。制造BSI图像传感器的复杂程度的增大会导致诸如量子效率(QE)差、带状线缺陷(strip line defect)、暗电流、满阱容量(FWC)低、产量损失率高等的缺陷。将BSI图像传感器制造为非预期的结构，从而会进一步增加材料浪费并提高制造成本。
因此，需要不断地改进BSI图像传感器器件的结构和制造方法，以提高BSI图像感测器件的性能并降低加工BSI图像传感器的成本和时间。
发明内容
为了解决现有技术所存在的缺陷，根据本发明的一方面，提供了一种半导体结构，包括：半导体衬底，包括第一面和与所述第一面相对的第二面；辐射感测器件，设置在所述半导体衬底中；层间介电层(ILD)，设置在所述半导体衬底的第一面上方；以及导电焊盘，穿过所述ILD，设置在所述半导体衬底中，并且被配置为与设置在所述ILD上方的互连结构耦接，其中，所述半导体衬底围绕所述导电焊盘的部分，并且通过所述导电焊盘的部分的表面与所述半导体衬底的第二面来配置阶梯高度。
在该半导体结构中，所述ILD包括：所述导电焊盘穿过的通孔，并且所述通孔的宽度基本小于或等于所述导电焊盘的部分的表面的宽度。
在该半导体结构中，所述ILD的部分设置在所述导电焊盘中。
在该半导体结构中，介于所述导电焊盘的部分的表面与所述半导体衬底的第二面之间的阶梯高度为大约0.5um至大约3um。
该半导体结构还包括：设置在所述半导体衬底的第二面上方的滤色镜，其中，所述滤色镜的厚度为大约0.1um至大约5um。
在该半导体结构中，所述导电焊盘的部分的厚度为大约1um至大约5um。
在该半导体结构中，所述互连结构包括：电连接至所述导电焊盘的金属构件。
根据本发明的另一方面，提供了一种半导体图像感测器件，包括：半导体衬底，包括第一面、与所述第一面相对的第二面和多个辐射感测器件；层间介电层(ILD)，设置在所述半导体衬底的第一面上方；多个凹部，设置在所述半导体衬底中，所述多个凹部中的每一个都从所述半导体衬底的第二面向所述第一面延伸；以及多个导电焊盘，分别设置在所述多个凹部中并穿过所述ILD，其中，所述半导体衬底围绕所述多个导电焊盘的表面，并且通过所述多个导电焊盘的其中一个表面与所述半导体衬底的第二面来配置阶梯高度。
在该半导体图像感测器件中，所述半导体衬底设置在所述多个导电焊盘之间。
在该半导体图像感测器件中，所述半导体衬底离开所述多个导电焊盘的表面。
在该半导体图像感测器件中，所述多个凹部的其中一个的宽度基本大于或等于所述多个导电焊盘的其中一个表面的宽度。
在该半导体图像感测器件中，被所述ILD围绕的多个导电焊盘的其中一个的宽度基本小于或等于所述多个导电焊盘的其中一个表面的宽度。
在该半导体图像感测器件中，所述多个凹部的其中一个的高度为大约0.5um至大约3um。
根据本发明的又一方面，提供了一种制造半导体结构的方法，包括：接收半导体衬底，所述半导体衬底包括第一面、与所述第一面相对的第二面和形成在所述半导体衬底中的多个辐射感测器件；将层间介电层(ILD)设置在所述半导体衬底的第一面上方；从所述半导体衬底的第二面去除所述半导体衬底的部分和所述ILD的部分；以及形成被所述ILD和所述半导体衬底围绕的导电焊盘，其中，所述半导体衬底围绕所述导电焊盘的部分，并且通过所述导电焊盘的部分的表面与所述半导体衬底的第二面来配置阶梯高度。
在该方法中，去除所述半导体衬底的部分和所述ILD的部分包括：形成凹部，所述凹部从所述半导体衬底的第二面向所述第一面延伸。
在该方法中，去除所述半导体衬底的部分和所述ILD的部分包括：将光掩模设置在所述半导体衬底的第二面上方，并且根据所述导电焊盘的位置图案化所述光掩模。
在该方法中，去除所述半导体衬底的部分和所述ILD的部分包括：将图案化的掩模设置在所述半导体衬底的第二面上方，并且蚀刻所述半导体衬底的部分或所述ILD的部分。
该方法还包括：通过旋涂操作将滤色镜设置在所述半导体衬底的第二面上方。
该方法还包括：通过减薄操作从所述第二面减小所述半导体衬底的厚度。
该方法还包括：将载体衬底接合至所述半导体衬底的第一面上方。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的一些实施例的半导体结构的透视图。
图2是图1的半导体结构的顶视图。
图3是根据本发明的一些实施例的半导体结构的透视图。
图4是图3的半导体结构的顶视图。
图5是根据本发明的一些实施例的制造半导体结构的方法的流程图。
图5A是根据本发明的一些实施例的包括半导体结构的半导体晶圆的顶视图。
图5B是根据本发明的一些实施例的沿着图5A的线CC′的相邻的半导体结构的透视图。
图5C是根据本发明的一些实施例的翻转的并设置在载体衬底上的相邻半导体的透视图。
图5D是根据本发明的一些实施例的具有减薄的半导体衬底的相邻半导体结构的透视图。
图5E是根据本发明的一些实施例的具有若干个凹部的相邻半导体结构的透视图。
图5F是根据本发明的一些实施例的具有设置在若干个凹部中的若干个导电焊盘的相邻半导体结构的透视图。
图5G是根据本发明的一些实施例的具有若干个滤色镜和微透镜的相邻半导体结构的透视图。
图5H是根据本发明的一些实施例的与半导体晶圆分离的若干个半导体结构的透视图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
通过许多操作来制造背照式(BSI)图像感测器件。在制造期间，制造器件的衬底以用于感测投射到器件中的电磁辐射。将衬底配置为接收从衬底的背面入射的光。入射光直接到达衬底中的辐射感测器件，并检测入射光的强度。除了强度，还通过滤色镜获得入射光的颜色或波长。通过旋涂操作将滤色镜设置在衬底的背面上方。
在BSI器件中，层间介电层(ILD)和金属间介电层(IMD)设置在衬底的正面上方。IMD中的互连结构电连接至穿过ILD并设置在衬底中的接合焊盘。在制造BSI器件期间，去除覆盖和围绕接合焊盘的衬底(接合焊盘区域中的衬底)以从衬底中暴露接合焊盘，以用于随后的电连接。从衬底的背面蚀刻掉接合焊盘区域的衬底和划线区域的衬底。产生了背面上方衬底的粗糙且不均匀的表面。粗糙的表面降低了在其上旋涂滤色镜的能力。滤色镜会被衬底阻挡，因此不能顺利地涂敷在衬底的背面的上方。滤色镜未能均匀地设置在衬底的背面上方，从而会导致彩色信号偏离(称为带缺陷。结果，降低了BSI器件的量子效率(QE)。
在本发明中，公开了改进的半导体结构。半导体结构包括：半导体衬底；层间介电层(ILD)，设置在半导体衬底的正面上方；以及导电焊盘，穿过ILD并设置在半导体衬底中。去除覆盖导电焊盘的半导体衬底，并且半导体衬底围绕导电焊盘。由于仅去除了覆盖导电焊盘的半导体衬底，所以缓解了半导体衬底的背面的不平坦的形貌。降低了半导体衬底的背面的粗糙程度。
因此，在旋涂操作期间，滤色镜可以容易地涂敷在半导体衬底的背面上方，并且更薄且厚度均匀的滤色镜可以设置在半导体衬底的背面上方。此外，更薄的滤色镜允许光更好地入射至半导体衬底中的辐射感测器件，因此提高半导体结构的QE。另外，更薄的滤色镜可以节约材料成本。
图1是根据本发明的一些实施例的半导体结构100的透视图。图2是半导体结构100的顶视图。图1示出了沿着图2的线AA′的半导体结构100的截面图。
在一些实施例中，半导体结构100是用于感测进入半导体结构100的电磁辐射的半导体图像感测器件。在一些实施例中，半导体结构100包括半导体衬底101、层间介电层(ILD)102和导电焊盘103。
在一些实施例中，半导体衬底101是硅衬底。在一些实施例中，半导体衬底101包括硅、锗、砷化镓或其他合适的半导体材料。在一些实施例中，半导体衬底101是以下几种形式：绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和非掺杂的半导体、由底部半导体基底(basesemiconductor foundation)支撑的硅外延层或其他半导体结构。在一些实施例中，半导体衬底101是互补金属氧化物半导体(CMOS)传感器衬底或图像传感器芯片。
在一些实施例中，半导体衬底101包括第一面101a和与第一面101a相对的第二面101b。在一些实施例中，第一面101a称为半导体衬底101的正面，而第二面101b称为半导体衬底101的背面。在一些实施例中，将半导体衬底101的第一面101a配置为与介电层中的电路或半导体封装件中的导电迹线电连接。在一些实施例中，将半导体衬底101的第二面101b配置为接收并感测诸如光的电磁辐射。
在一些实施例中，半导体衬底101包括辐射感测器件101c。辐射感测器件101c设置在半导体衬底101中。在一些实施例中，以阵列的方式布置辐射感测器件。在一些实施例中，辐射感测器件101c是用于检测从衬底101的第二面101b入射的电磁辐射(例如，光等)的图像像素的部分。在一些实施例中，将半导体衬底101中的辐射感测器件101c实施为光敏二极管、光传感器、p-n结等。从第二面101b入射的电磁辐射导致辐射感测器件101c在辐射感测器件101c的耗尽区域中生成电子-空穴对。
在一些实施例中，浅沟槽隔离件(STI)101d设置在半导体衬底101中并邻近半导体衬底101的第一面101a和辐射感测器件101c。在一些实施例中，STI 101d包括用于隔离辐射感测器件101c的氧化物或电介质。在一些实施例中，将STI 101d配置为将辐射感测器件101c间隔开。在一些实施例中，以栅格方式布置STI 101d。在一些实施例中，STI 101d包括介电材料，诸如氧化硅、氮化硅、氮氧化硅、低k介电材料等。在一些实施例中，STI 101d具有从第一面101a延伸的深度。在一些实施例中，STI 101d的深度小于约2um。
在一些实施例中，掺杂剂101e掺杂在邻近第一面101a的半导体衬底101中。在一些实施例中，半导体衬底101是掺杂有诸如硼的p型掺杂剂的p型衬底。在一些实施例中，半导体衬底101是掺杂有诸如磷或砷的n型掺杂剂的n型衬底。在一些实施例中，掺杂剂101e围绕STI 101d。
在一些实施例中，ILD 102设置在半导体衬底101的第一面101a上方。在一些实施例中，ILD 102包括穿过ILD 102的通孔102a。在一些实施例中，通孔102a从半导体衬底101的第一面101a延伸。
在一些实施例中，ILD 102是多层结构。在一些实施例中，ILD 102包括介电材料，诸如二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、掺氟硅玻璃(FSG)、掺碳氧化硅、BCB(二苯并环丁烯)、聚酰亚胺、其他合适的材料或它们的组合。在一些实施例中，导电材料设置在ILD 102中并电连接至掺杂剂101e或辐射感测器件101c。
在一些实施例中，将导电焊盘103配置为耦接于金属间介电层(IMD)104中的互连结构104a。IMD 104设置在ILD 102的上方。在一些实施例中，导电焊盘103穿过ILD 102并设置在半导体衬底101中。在一些实施例中，导电焊盘103穿过ILD 102和半导体衬底101的STI101d。导电焊盘103延伸进半导体衬底101中。
在一些实施例中，衬底101围绕导电焊盘103的部分。在一些实施例中，导电焊盘103的部分从半导体衬底101的第一面101a或STI 101d凸出。在一些实施例中，ILD 102或半导体衬底101部分地围绕导电焊盘103。在一些实施例中，导电焊盘103的部分的厚度T1为大约1um至大约5um。在一些实施例中，厚度T1为大约2um至大约2.5um。
在一些实施例中，通过导电焊盘103的部分的表面103a和半导体衬底101的第二面101b来配置阶梯高度T2。在一些实施例中，导电焊盘103的部分的表面103a设置在与半导体衬底101的第二面101b基本不同的平面处。在一些实施例中，导电焊盘103的表面103a设置在基本低于半导体衬底101的第二面101b的平面处。在一些实施例中，介于导电焊盘103的表面103a与半导体衬底101的第二面101b之间的阶梯高度T2为大约0.5um至大约3um。在一些实施例中，导电焊盘103的表面103a是曲面。在一些实施例中，表面103a是凹面或凸面。在一些实施例中，表面103a弯曲朝向半导体衬底101的第一面101a。结果，如图1所示，介于导电焊盘103的曲面103a与半导体衬底101的第二面101b之间的阶梯高度T2更大。
在一些实施例中，半导体衬底101包括从半导体衬底101的第二面101b向第一面101a延伸的凹部101f。在一些实施例中，凹部101f从半导体衬底101的第二面101b延伸至STI 101d。在一些实施例中，导电焊盘103的部分设置在凹部101f中。在一些实施例中，导电焊盘103的表面103a设置在凹部101f中。在一些实施例中，凹部101f的高度T3为大约1um至大约4um。
在一些实施例中，衬底101离开导电焊盘103的表面103a。在一些实施例中，导电焊盘103的侧面103b设置为远离半导体衬底101。侧面103b与半导体衬底101不接触。在一些实施例中，半导体衬底101的凹部101f的宽度W1基本大于或等于导电焊盘103的表面103a的宽度W2。
在一些实施例中，ILD 102包括用于导电焊盘103穿过的通孔102a。在一些实施例中，ILD 102的通孔102a的宽度W3基本小于或等于导电焊盘103的部分的表面103a的宽度W2。
在一些实施例中，半导体结构100包括设置在ILD 102上方的IMD 104。在一些实施例中，互连结构104a设置在IMD 104中。在一些实施例中，IMD104中的互连结构104a包括电连接至导电焊盘103的金属构件(104b、104c)。在一些实施例中，导电焊盘103电连接至第一金属件104b和顶部金属件104c。
在一些实施例中，半导体结构100包括设置在半导体衬底101的第二面101b上方的滤色镜105。在一些实施例中，将滤色镜配置为过滤特定波长的电磁辐射，诸如可见光、红光、绿光、蓝光等。电磁辐射从半导体衬底101的第二面101b入射。在一些实施例中，滤色镜105与辐射感测器件101c对准。
在一些实施例中，滤色镜105包括基于染料的聚合物(dye-based)或基于颜料的聚合物，以滤除特定波长或频带的电磁辐射。在一些实施例中，滤色镜105包括树脂或具有颜料(color pigments)的基于其他有机物的材料。在一些实施例中，滤色镜105的厚度T4为大约0.2um至大约1.5um。
在一些实施例中，半导体结构100包括设置在滤色镜105上方的微透镜106。在一些实施例中，将微透镜106配置为引导和聚焦朝向半导体衬底101中的辐射感测器件101c入射的电磁辐射。在一些实施例中，根据微透镜106使用的材料的折射率和与辐射感测器件101c的距离，将微透镜106设置为多种布置和形状。
图3是根据本发明的一些实施例的半导体结构200的透视图。图4是半导体结构200的顶视图。图3示出了沿着图4的线BB′截取的半导体结构200的截面图。
在一些实施例中，半导体结构200是用于感测入射到其上的电磁辐射的半导体图像感测器件。在一些实施例中，半导体结构200包括半导体衬底101、层间介电层(ILD)102、若干个导电焊盘103和半导体衬底101中的若干个凹部101f，该半导体结构具有与图1和图2的半导体结构100类似的配置。
在一些实施例中，半导体衬底101包括第一面101a、与第一面101a相对的第二面101b和若干个辐射感测器件101c。在一些实施例中，ILD 102设置在半导体衬底101的第一面101a的上方。在一些实施例中，凹部101f设置在半导体衬底101中。每一个凹部101f都从半导体衬底101的第二面101b向第一面101a延伸。在一些实施例中，导电焊盘103分别地设置在凹部101f中。在一些实施例中，每一个导电焊盘103都穿过ILD 102。在一些实施例中，导电焊盘103分别与金属间介电层(IMD)104中的互连结构104a电连接。在一些实施例中，若干个滤色镜105和微透镜106设置在半导体衬底101的第二面101b上方。
在一些实施例中，每一个导电焊盘103都具有表面103a。衬底101围绕导电焊盘103的表面103a。在一些实施例中，通过其中一个导电焊盘103的表面103a和半导体衬底101的第二面101b来配置阶梯高度T2。在一些实施例中，导电焊盘103的表面103a设置在与半导体衬底101的第二面101b基本不同的平面处。在一些实施例中，一个或多个导电焊盘103的表面103a基本位于低于半导体衬底101的第二面101b的平面处。在一些实施例中，介于其中一个导电焊盘103的表面103a与半导体衬底101的第二面101b之间的阶梯高度T2为大约0.5um至大约3um。
在一些实施例中，导电焊盘103的部分分别地设置在凹部101f中。在一些实施例中，衬底101离开导电焊盘103的表面103a。在一些实施例中，衬底101设置在导电焊盘103之间。衬底101设置在相邻的导电焊盘103之间。在一些实施例中，通过衬底101分隔导电焊盘103。
在一些实施例中，半导体衬底101的其中一个凹部101f的高度T3为大约1um至大约4um。在一些实施例中，其中一个凹部101f的宽度W1基本大于或等于其中一个导电焊盘103的表面103a的宽度W2。
在一些实施例中，其中一个导电焊盘103的表面103a所具有的宽度W2与另外一个导电焊盘103的表面103a的宽度不同。在一些实施例中，被ILD 102围绕的其中一个导电焊盘103的宽度W3基本小于或等于其中一个导电焊盘103的表面103a的宽度W2。如图3所示，其中一个导电焊盘103沿着其在衬底101与ILD 102之间延伸的长度方向具有不同的宽度(W2和W3)。在一些实施例中，其中一个导电焊盘103是T形的。
在一些实施例中，ILD 102的部分设置在其中一个导电焊盘103中。在一些实施例中，衬底101的部分设置在其中一个导电焊盘103中。在一些实施例中，衬底101的STI 101d的部分设置在其中一个导电焊盘103中。在一些实施例中，其中一个导电焊盘103沿着ILD102的一个通孔102a延伸并设置在该一个通孔中。其中一个导电焊盘103填充一个以上的通孔102a。在一些实施例中，通孔102a中的导电焊盘103的宽度W3基本小于导电焊盘103的表面103a的宽度W2。
在本发明中，还公开了制造半导体结构的方法。在一些实施例中，通过方法300形成半导体结构。方法300包括许多步骤，而描述和说明不应该被视为限制步骤顺序。
图5是制造半导体结构的方法300的实施例。方法300包括许多步骤(301、302、303、304、305、306和307)。
在步骤301中，如图5A和图5B所示，接收半导体衬底101。在一些实施例中，半导体衬底101是硅衬底。图5A是包括半导体衬底101的半导体晶圆400的顶视图。图5B是沿着图5A的线CC′截取的半导体晶圆400的部分的截面透视图。在一些实施例中，半导体晶圆400限定有若干个器件区域401。如图5A所示，器件区域401以阵列的方式布置并在行和列上相互对准。在一些实施例中，通过若干个划线区域109来划分器件区域401。
在一些实施例中，每一个器件区域401都包括有源区域107和焊盘区域108。在一些实施例中，有源区域107包括设置在其上的有源部件，诸如晶体管、传输门、辐射感测器件101c等。在一些实施例中，将焊盘区域108配置为在随后的步骤中设置导电焊盘。在一些实施例中，每一个器件区域401都包括半导体衬底101。在一些实施例中，半导体衬底101具有与图1至图4中任一附图所示的配置类似的配置。
为了易于说明和简洁的目的，以下描述仅针对沿着图5A的线CC′所截取的两个相邻器件区域401。然而，应该理解，下文所描述的步骤可应用于整个半导体晶圆400和其他器件区域401，而不脱离本发明的精神和范围。并不意欲限制为两个器件区域401。
在一些实施例中，半导体衬底101包括第一面101a和与第一面101a相对的第二面101b。在一些实施例中，若干个辐射感测器件101c形成在半导体衬底101中。在一些实施例中，浅沟槽隔离(STI)101d形成在衬底101中并邻近第一面101a。在一些实施例中，层间介电层(ILD)102设置在半导体衬底101的第一面101a上方。在一些实施例中，金属间介电层(IMD)104设置在ILD 102上方。在一些实施例中，互连结构104a设置在IMD 104中。在一些实施例中，STI 101d、ILD 102、IMD 104和互连结构104a具有与图1至图4中任一附图所示的配置类似的配置。
在步骤302中，如图5C所示，提供载体衬底110，并将该载体衬底与半导体晶圆400(参考图5A)接合。在一些实施例中，如图5C所示，翻转半导体晶圆400，使半导体衬底101的第二面101b面朝上。在一些实施例中，载体衬底110设置在半导体衬底101的第一面101a的上方。在一些实施例中，载体衬底110与IMD 104接合。在一些实施例中，载体衬底110是硅衬底、玻璃衬底等。
在步骤303中，如图5D所示，减薄并减小半导体衬底101的厚度。在一些实施例中，通过减薄操作、研磨操作、蚀刻操作或其他合适的操作来减小半导体衬底101的厚度。在一些实施例中，通过将第二面101b(参考图5C)研磨为新的第二面101b′来减小半导体衬底101的厚度。从第二面101b向第一面101a研磨半导体衬底101。
在步骤304中，如图5E所示，从新的第二面101b′去除半导体衬底101的部分，以形成凹部101f。在一些实施例中，从新的第二面101b′去除半导体衬底101的部分和ILD 102的部分，以分别形成凹部101f和通孔102a。在一些实施例中，凹部101f与通孔102a相互耦接。在一些实施例中，凹部101f的宽度W1基本大于或等于通孔102a的宽度W3。
在一些实施例中，同时或分别执行去除半导体衬底101的部分和去除ILD 102的部分。在一些实施例中，去除半导体衬底101的部分，以形成凹部101f，然后去除ILD 102的部分，以形成通孔102a。在一些实施例中，凹部101f从半导体衬底101的新的第二面101b′向第一面101a延伸。
在一些实施例中，通过光刻操作和蚀刻操作来去除半导体衬底101的部分或ILD102的部分。在一些实施例中，光掩模设置在半导体衬底101的新的第二面101b′上方，并且根据要设置导电焊盘的位置图案化该光掩模。图案化的光掩模设置在新的第二面101b′上方，并且通过蚀刻操作去除半导体衬底101的部分。
在一些实施例中，通过设置光刻胶并利用合适的显影液显影光刻胶来图案化光掩模。然后使根据要设置导电焊盘的位置的图案显影。光掩模仅允许通过蚀刻操作去除半导体衬底101的位于导电焊盘的位置处的部分。结果，蚀刻掉了要设置导电焊盘的位置处的半导体衬底101，并形成了凹部101f。
在步骤305中，如图5F所示，形成导电焊盘103。在一些实施例中，形成导电焊盘103，并且半导体衬底101围绕该导电焊盘。在一些实施例中，导电焊盘103延伸进ILD中，并且半导体衬底101围绕导电焊盘103的部分。在一些实施例中，导电焊盘103包括表面103a和侧面103b。半导体衬底101围绕表面103a和侧面103b。在一些实施例中，导电焊盘103的表面103a离开半导体衬底101。在一些实施例中，表面103a和侧面103b与半导体衬底101不接触。
在一些实施例中，通过导电焊盘103的部分的表面103a和半导体衬底101的第二面101b来配置阶梯高度T2。在一些实施例中，导电焊盘103的表面103a远离半导体衬底101的第二面101b。在一些实施例中，表面103a处于基本低于第二面101b的平面处。
在一些实施例中，凹部101f的宽度W1基本大于或等于导电焊盘103的表面103a的宽度W2。在一些实施例中，导电焊盘103的表面103a的宽度W2基本大于或等于通孔102a的宽度W3。因此，导电焊盘103沿着其长度方向具有不同的宽度(W2和W3)。
在一些实施例中，导电焊盘103填充一个以上的通孔102a。在一些实施例中，导电焊盘103围绕半导体衬底101的部分和ILD 102的部分。在一些实施例中，导电焊盘103围绕衬底101的STI 101d的部分和ILD 102的部分。在一些实施例中，通孔102a的宽度W3基本小于导电焊盘103的表面103a的宽度W2。
在步骤306中，如图5G所示，滤色镜105设置在半导体衬底101的新的第二面101b′上方。在一些实施例中，通过旋涂操作或其他任何合适的操作来将滤色镜105设置在新的第二面101b′上方。滤色镜105均匀地设置在半导体衬底101的新的第二面101b′的上方。在一些实施例中，微透镜106设置在滤色镜105的上方。
由于仅去除了设置在导电焊盘103上方的半导体衬底101，所以凹部101f基本不会影响半导体衬底101的新的第二面101b′的形貌。因此，半导体衬底101的新的第二面101b′的形貌不会影响在新的第二面101b′上方涂敷的滤色镜105。在旋涂操作期间，滤色镜105可以均匀地涂敷在新的第二面101b′上方。另外，通过旋涂操作来将滤色镜105的薄层设置在新的第二面101b′上方。更薄的滤色镜105可以提高要制造的半导体结构的量子效率(QE)。
在步骤307中，如图5H所示，沿着划线区域109(参考图5A)分离半导体结构500。在一些实施例中，沿着若干个划线区域109(参考图5A)从半导体晶圆400分离出若干个半导体结构500。通过步骤301至步骤306同时形成若干块半导体结构500。半导体结构500相互邻近，并且通过划线区域109(参考图5A)间隔开。在一些实施例中，通过沿着划线区域109锯切来分离半导体结构500。在一些实施例中，通过化学或激光刀片来分离半导体结构500。结果，制造了若干块半导体结构500。在一些实施例中，半导体结构500在结构上彼此相同。
在一些实施例中，半导体结构500具有与图1至图2的半导体结构100或图3至图4的半导体结构200类似的配置。在一些实施例中，半导体结构500是半导体图像感测器件。
在本发明中，公开了改进的半导体结构(100或200)。半导体结构包括：半导体衬底101；层间介电层(ILD)102，设置在半导体衬底101的第一面101a上方；以及导电焊盘103，穿过ILD 102并被半导体衬底101围绕。通过光刻和蚀刻操作来去除覆盖导电焊盘103的半导体衬底101，使半导体衬底101围绕导电焊盘103的部分。
由于仅去除了覆盖导电焊盘103的半导体衬底101，所以缓解了半导体衬底101的第二面101b的粗糙度。因此，在旋涂操作期间，滤色镜105可以均匀地涂敷在半导体衬底101的第二面101b上方，并且薄且厚度均匀的滤色镜105可以形成在第二面101b上方。薄且均匀的滤色镜105可以提高半导体结构(100或200)的量子效率(QE)。
在一些实施例中，半导体结构包括：半导体衬底，包括第一面、与第一面相对的第二面和设置在半导体衬底中的辐射感测器件；层间介电层(ILD)，设置在半导体衬底的第一面上方；以及导电焊盘，穿过ILD且设置在半导体衬底中并被配置为与设置在ILD上方的互连结构耦接，其中，半导体衬底围绕导电焊盘的部分，并且通过导电焊盘的部分的表面与半导体衬底的第二面来配置阶梯高度。
在一些实施例中，ILD包括用于导电焊盘穿过该ILD的通孔，并且通孔的宽度基本小于或等于导电焊盘的部分的表面的宽度。在一些实施例中，ILD的部分设置在导电焊盘中。在一些实施例中，介于导电焊盘的部分的表面与半导体衬底的第二面之间的阶梯高度为大约0.5um至大约3um。在一些实施例中，半导体结构还包括设置在半导体衬底的第二面上方的滤色镜，其中，滤色镜的厚度为大约0.1um至大约5um。在一些实施例中，导电焊盘的部分的厚度为大约1um至大约5um。在一些实施例中，互连结构包括电连接至导电焊盘的金属构件。
在一些实施例中，半导体图像感测器件包括：半导体衬底，包括第一面、与第一面相对的第二面和多个辐射感测器件；层间介电层(ILD)，设置在半导体衬底的第一面上方；多个凹部，设置在半导体衬底中，多个凹部中的每一个都从半导体衬底的第二面向第一面延伸；以及多个导电焊盘，分别设置在多个凹部中且穿过ILD，其中，半导体衬底围绕多个导电焊盘的表面，并且通过多个导电焊盘的其中一个表面与半导体衬底的第二面来配置阶梯高度。
在一些实施例中，半导体衬底设置在多个导电焊盘之间。在一些实施例中，半导体衬底离开多个导电焊盘的表面。在一些实施例中，多个凹部的其中一个的宽度基本大于或等于多个导电焊盘的其中一个表面的宽度。在一些实施例中，被ILD围绕的多个导电焊盘的其中一个的宽度基本小于或等于多个导电焊盘的其中一个表面的宽度。在一些实施例中，多个凹部的其中一个的高度为大约0.5um至大约3um。
在一些实施例中，一种制造半导体结构的方法包括：接收半导体衬底，该半导体衬底包括第一面、与第一面相对的第二面和形成在半导体衬底中的多个辐射感测器件；在半导体衬底的第一面上方设置层间介电层(ILD)；从半导体衬底的第二面去除半导体衬底的部分和ILD的部分；以及形成被ILD和半导体衬底围绕的导电焊盘，其中，半导体衬底围绕导电焊盘的部分，并且通过导电焊盘的部分的表面与半导体衬底的第二面来配置阶梯高度。
在一些实施例中，去除半导体衬底的部分和ILD的部分包括形成凹部，该凹部从半导体衬底的第二面向第一面延伸。在一些实施例中，去除半导体衬底的部分和ILD的部分包括将光掩模设置在半导体衬底的第二面上方，根据导电焊盘的位置来图案化光掩模。在一些实施例中，去除半导体衬底的部分和ILD的部分包括将图案化的掩模设置在半导体衬底的第二面上方，并且蚀刻半导体衬底的部分或ILD的部分。在一些实施例中，方法还包括通过旋涂操作将滤色镜设置在半导体衬底的第二面上方。在一些实施例中，方法还包括通过减薄操作从第二面减小半导体衬底的厚度。在一些实施例中，方法还包括将载体衬底接合在半导体衬底的第一面上方。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
Claims (20)
1.一种半导体结构，包括：
半导体衬底，包括浅沟槽隔离件、第一面和与所述第一面相对的第二面；
辐射感测器件，设置在所述半导体衬底中；
层间介电层(ILD)，设置在所述半导体衬底的第一面上方，并且所述层间介电层(ILD)设置有穿过所述层间介电层(ILD)的通孔，并且所述浅沟槽隔离件邻近所述半导体衬底的第一面和所述辐射感测器件；以及
导电焊盘，穿过所述层间介电层，设置在所述半导体衬底中，并且被配置为与设置在所述层间介电层上方的互连结构耦接，并且其中一个所述导电焊盘填充一个以上所述通孔；
其中，所述半导体衬底围绕所述导电焊盘的部分，并且所述层间介电层和所述浅沟槽隔离件直接接触所述导电焊盘，并且通过所述导电焊盘的部分的表面与所述半导体衬底的第二面来配置阶梯高度。
2.根据权利要求1所述的半导体结构，其中，所述通孔的宽度小于或等于所述导电焊盘的部分的表面的宽度。
3.根据权利要求1所述的半导体结构，其中，所述层间介电层的部分设置在所述导电焊盘中。
4.根据权利要求1所述的半导体结构，其中，与所述层间介电层和所述浅沟槽隔离件直接接触的所述导电焊盘的高度小于所述半导体衬底和所述层间介电层的高度之和，并且介于所述导电焊盘的部分的表面与所述半导体衬底的第二面之间的阶梯高度为0.5um至3um。
5.根据权利要求1所述的半导体结构，还包括：设置在所述半导体衬底的第二面上方的滤色镜，其中，所述滤色镜的厚度为0.1um至5um。
6.根据权利要求1所述的半导体结构，其中，所述导电焊盘的部分的厚度为1um至5um。
7.根据权利要求1所述的半导体结构，其中，所述互连结构包括：电连接至所述导电焊盘的金属构件。
8.一种半导体图像感测器件，包括：
半导体衬底，包括第一面、与所述第一面相对的第二面、与所述第一面邻近的浅沟槽隔离件和多个辐射感测器件；
层间介电层(ILD)，设置在所述半导体衬底的第一面上方，并且所述层间介电层(ILD)设置有穿过所述层间介电层(ILD)的通孔；
多个凹部，设置在所述半导体衬底中，所述多个凹部中的每一个都从所述半导体衬底的第二面向所述第一面延伸；以及
多个导电焊盘，分别设置在所述多个凹部中并穿过所述层间介电层，并且其中一个所述导电焊盘填充一个以上所述通孔；
其中，所述半导体衬底围绕所述多个导电焊盘的表面，并且所述层间介电层和所述浅沟槽隔离件直接接触所述多个导电焊盘，并且通过所述多个导电焊盘的其中一个表面与所述半导体衬底的第二面来配置阶梯高度。
9.根据权利要求8所述的半导体图像感测器件，其中，所述半导体衬底设置在所述多个导电焊盘之间。
10.根据权利要求8所述的半导体图像感测器件，其中，所述半导体衬底离开所述多个导电焊盘的表面。
11.根据权利要求8所述的半导体图像感测器件，其中，所述多个凹部的其中一个的宽度大于或等于所述多个导电焊盘的其中一个表面的宽度。
12.根据权利要求8所述的半导体图像感测器件，其中，被所述层间介电层围绕的多个导电焊盘的其中一个的宽度小于或等于所述多个导电焊盘的其中一个表面的宽度。
13.根据权利要求8所述的半导体图像感测器件，其中，所述多个凹部的其中一个的高度为0.5um至3um，并且与所述层间介电层和所述浅沟槽隔离件直接接触的所述多个导电焊盘的高度小于所述半导体衬底和所述层间介电层的高度之和。
14.一种制造半导体结构的方法，包括：
接收半导体衬底，所述半导体衬底包括第一面、与所述第一面相对的第二面、浅沟槽隔离件和形成在所述半导体衬底中的多个辐射感测器件；
将层间介电层(ILD)设置在所述半导体衬底的第一面上方，并且所述层间介电层与所述半导体衬底的浅沟槽隔离件和所述多个辐射感测器件直接接触；
从所述半导体衬底的第二面去除所述半导体衬底的部分和所述层间介电层的部分，以形成穿过所述层间介电层(ILD)的通孔；以及
形成被所述层间介电层和所述半导体衬底围绕的导电焊盘；
其中，所述半导体衬底围绕所述导电焊盘的部分，并且所述层间介电层和所述浅沟槽隔离件直接接触所述导电焊盘，并且其中一个所述导电焊盘填充一个以上所述通孔，并且通过所述导电焊盘的部分的表面与所述半导体衬底的第二面来配置阶梯高度。
15.根据权利要求14所述的方法，其中，去除所述半导体衬底的部分和所述层间介电层的部分包括：形成凹部，所述凹部从所述半导体衬底的第二面向所述第一面延伸。
16.根据权利要求14所述的方法，其中，去除所述半导体衬底的部分和所述层间介电层的部分包括：将光掩模设置在所述半导体衬底的第二面上方，并且根据所述导电焊盘的位置图案化所述光掩模；
并且，用于去除覆盖所述导电焊盘的所述半导体衬底的掩模和用于保护未覆盖所述导电焊盘的所述半导体衬底的掩模是所述光掩模。
17.根据权利要求14所述的方法，其中，去除所述半导体衬底的部分和所述层间介电层的部分包括：将图案化的掩模设置在所述半导体衬底的第二面上方，并且蚀刻所述半导体衬底的部分或所述层间介电层的部分。
18.根据权利要求14所述的方法，还包括：通过旋涂操作将滤色镜设置在所述半导体衬底的第二面上方。
19.根据权利要求14所述的方法，还包括：通过减薄操作从所述第二面减小所述半导体衬底的厚度。
20.根据权利要求14所述的方法，还包括：将载体衬底接合至所述半导体衬底的第一面上方。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562101597P | 2015-01-09 | 2015-01-09 | |
| US62/101,597 | 2015-01-09 | ||
| US14/642,344 | 2015-03-09 | ||
| US14/642,344 US9748301B2 (en) | 2015-01-09 | 2015-03-09 | Semiconductor structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789228A CN105789228A (zh) | 2016-07-20 |
| CN105789228B true CN105789228B (zh) | 2020-01-14 |
Family
ID=56368087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510641283.2A Active CN105789228B (zh) | 2015-01-09 | 2015-09-30 | 半导体结构及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (5) | US9748301B2 (zh) |
| JP (2) | JP2016129216A (zh) |
| KR (1) | KR101763017B1 (zh) |
| CN (1) | CN105789228B (zh) |
| TW (1) | TWI591763B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748301B2 (en) * | 2015-01-09 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| WO2018182611A1 (en) * | 2017-03-30 | 2018-10-04 | Intel Corporation | Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures |
| WO2018214069A1 (zh) * | 2017-05-24 | 2018-11-29 | 深圳市汇顶科技股份有限公司 | 光学图像识别芯片、制造方法及终端设备 |
| CN110870071B (zh) * | 2017-07-18 | 2024-03-22 | 索尼半导体解决方案公司 | 成像装置以及成像装置的制造方法 |
| MY194772A (en) * | 2017-12-26 | 2022-12-15 | Illumina Inc | Sensor System |
| US11404378B2 (en) * | 2020-11-24 | 2022-08-02 | Omnivision Technologies, Inc. | Semiconductor device with buried metal pad, and methods for manufacture |
| WO2022138467A1 (ja) * | 2020-12-25 | 2022-06-30 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3365495B2 (ja) * | 1999-06-30 | 2003-01-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP4046069B2 (ja) * | 2003-11-17 | 2008-02-13 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| JP4534484B2 (ja) | 2003-12-26 | 2010-09-01 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR20090128899A (ko) | 2008-06-11 | 2009-12-16 | 크로스텍 캐피탈, 엘엘씨 | 후면 조사 이미지 센서 및 그 제조방법 |
| KR101038889B1 (ko) | 2008-11-05 | 2011-06-02 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| US20120217498A1 (en) | 2009-09-01 | 2012-08-30 | Rohm Co., Ltd. | Photoelectric converter and method for manufacturing the same |
| JP5569771B2 (ja) | 2009-11-06 | 2014-08-13 | スズキ株式会社 | インストルメントパネル収納部の周辺構造 |
| US8748305B2 (en) | 2009-11-17 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad structure for semiconductor devices |
| JP2012084609A (ja) | 2010-10-07 | 2012-04-26 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| US8405182B2 (en) | 2011-05-02 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Back side illuminated image sensor with improved stress immunity |
| US8664736B2 (en) | 2011-05-20 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same |
| US8435824B2 (en) | 2011-07-07 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside illumination sensor having a bonding pad structure and method of making the same |
| US9013022B2 (en) * | 2011-08-04 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips |
| US8803322B2 (en) * | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
| US8569856B2 (en) * | 2011-11-03 | 2013-10-29 | Omnivision Technologies, Inc. | Pad design for circuit under pad in semiconductor devices |
| US8772895B2 (en) * | 2011-11-28 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dark current reduction for back side illuminated image sensor |
| JP6124502B2 (ja) | 2012-02-29 | 2017-05-10 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
| KR20130106619A (ko) | 2012-03-20 | 2013-09-30 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US8803271B2 (en) * | 2012-03-23 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for grounding metal shields in backside illumination image sensor chips |
| US9412725B2 (en) * | 2012-04-27 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for image sensor packaging |
| JP2014044989A (ja) | 2012-08-24 | 2014-03-13 | Sony Corp | 半導体装置および電子機器 |
| US8952497B2 (en) | 2012-09-14 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe lines in wafers |
| US9252180B2 (en) * | 2013-02-08 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding pad on a back side illuminated image sensor |
| US9076715B2 (en) * | 2013-03-12 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for connecting dies and methods of forming the same |
| US9691809B2 (en) * | 2013-03-14 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device |
| US9356066B2 (en) * | 2013-03-15 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for stacked device and method |
| JP6200188B2 (ja) * | 2013-04-08 | 2017-09-20 | キヤノン株式会社 | 固体撮像装置、その製造方法及びカメラ |
| US20150104148A1 (en) | 2013-10-16 | 2015-04-16 | Thomson Licensing | Method and apparatus for replacing a commercial in a recorded program |
| KR102142366B1 (ko) * | 2013-11-14 | 2020-08-07 | 삼성전자 주식회사 | 반도체 집적 회로 소자 및 그 제조 방법, 반도체 패키지 |
| US20160141226A1 (en) * | 2014-11-14 | 2016-05-19 | International Business Machines Corporation | Device connection through a buried oxide layer in a silicon on insulator wafer |
| US9748301B2 (en) * | 2015-01-09 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
-
2015
- 2015-03-09 US US14/642,344 patent/US9748301B2/en active Active
- 2015-06-05 KR KR1020150079778A patent/KR101763017B1/ko active IP Right Grant
- 2015-06-09 TW TW104118570A patent/TWI591763B/zh active
- 2015-09-28 JP JP2015190312A patent/JP2016129216A/ja active Pending
- 2015-09-30 CN CN201510641283.2A patent/CN105789228B/zh active Active
-
2017
- 2017-07-13 US US15/649,529 patent/US10177189B2/en active Active
- 2017-09-15 JP JP2017177623A patent/JP6700230B2/ja active Active
-
2018
- 2018-06-08 US US16/003,161 patent/US10204956B2/en active Active
-
2019
- 2019-01-31 US US16/263,750 patent/US10686005B2/en active Active
-
2020
- 2020-06-09 US US16/897,251 patent/US11018179B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016129216A (ja) | 2016-07-14 |
| US10177189B2 (en) | 2019-01-08 |
| TWI591763B (zh) | 2017-07-11 |
| KR20160086245A (ko) | 2016-07-19 |
| US20160204146A1 (en) | 2016-07-14 |
| US20190165011A1 (en) | 2019-05-30 |
| TW201626502A (zh) | 2016-07-16 |
| US9748301B2 (en) | 2017-08-29 |
| US10204956B2 (en) | 2019-02-12 |
| US10686005B2 (en) | 2020-06-16 |
| JP6700230B2 (ja) | 2020-05-27 |
| US11018179B2 (en) | 2021-05-25 |
| US20170309659A1 (en) | 2017-10-26 |
| KR101763017B1 (ko) | 2017-07-28 |
| US20200303435A1 (en) | 2020-09-24 |
| JP2018022905A (ja) | 2018-02-08 |
| CN105789228A (zh) | 2016-07-20 |
| US20180294295A1 (en) | 2018-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789228B (zh) | 半导体结构及其制造方法 | |
| US8435824B2 (en) | Backside illumination sensor having a bonding pad structure and method of making the same | |
| KR101595623B1 (ko) | 후면 조사 이미지 센서 상의 본딩 패드 | |
| US9209339B2 (en) | Mechanisms for forming backside illuminated image sensor structure | |
| US11398512B2 (en) | Photo-sensing device and manufacturing method thereof | |
| US20220367549A1 (en) | Image sensor device | |
| US20220293665A1 (en) | Image sensor and manufacturing method thereof | |
| US9721983B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11869916B2 (en) | Bond pad structure for bonding improvement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |