JP2014044989A - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
JP2014044989A
JP2014044989A JP2012185081A JP2012185081A JP2014044989A JP 2014044989 A JP2014044989 A JP 2014044989A JP 2012185081 A JP2012185081 A JP 2012185081A JP 2012185081 A JP2012185081 A JP 2012185081A JP 2014044989 A JP2014044989 A JP 2014044989A
Authority
JP
Japan
Prior art keywords
aluminum
semiconductor device
opening
aluminum alloy
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012185081A
Other languages
English (en)
Inventor
Takasue Kameshima
隆季 亀嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012185081A priority Critical patent/JP2014044989A/ja
Priority to US13/945,975 priority patent/US9224879B2/en
Priority to CN201310354199.3A priority patent/CN103633105A/zh
Publication of JP2014044989A publication Critical patent/JP2014044989A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】高いワイヤボンディングプロセスの精度を維持しつつ、高機能化された固体撮像素子を提供することができるようにする。
【解決手段】半導体材料から成る基板と、前記基板上に構成された複数種類の材料からなる層とを有し、電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている。
【選択図】図６

Description

本技術は、半導体装置および電子機器に関し、特に、高いワイヤボンディングプロセスの精度を維持しつつ、高機能化された固体撮像素子を提供することができるようにする半導体装置および電子機器に関する。
固体撮像素子は、チップ中央部の撮像領域に、光電変換部が設けられ、その周辺に回路部が設けられ、さらにその周辺がチップ端縁領域になっており、このチップ端縁領域に外部配線用のアルミニウム(Ａｌ)系合金属膜(例えば、アルミニウム銅)からなる複数のワイヤボンディングパッド電極が設けられている。
ワイヤボンディングパッド電極は、その上を絶縁膜などで覆われているが、この絶縁膜などを開口することによってワイヤボンディングパッドのメタル表面が露出する。
半導体装置の組立工程においては、半導体チップとパッケージとを電気的に接続するために、半導体チップ上のこの露出させたメタル表面(パッド電極)とパッケージのインナーリードを金属ワイヤで結線するワイヤボンディングプロセスが行われている。
ここで固体撮像素子を作製する場合、ワイヤボンディングプロセスとしては、ボールボンディング方式が主流となっており、金(Ａｕ)製のボンディングワイヤを用い、一定の荷重と熱、さらに超音波併用の場合は超音波振動をワイヤに加えて圧着させる。その際、固体撮像素子では、搭載されるカラーフィルタ材料の耐熱性を考慮して、加熱温度は、例えばチップ上で２５０℃以下に設定されている。
ワイヤボンディングプロセスにはキャピラリと呼ばれるツールが用いられ、開口されたワイヤボンディングパッド直上へキャピラリを移動、降下させて金(Ａｕ)ボールを圧着させる。その際、開口されたパッド形状がワイヤボンディングプロセス精度に大きく影響することになる。
ワイヤボンディングパッド表面が、半導体チップの表面から深い位置に存在する場合、上述したキャピラリを降下させる距離が長くなるので、ワイヤボンディングプロセスの精度が低下してしまう。このため、ワイヤボンディングパッド表面が、半導体チップの表面から深い位置に存在する場合、圧着位置のずれやワイヤ断線不良等が発生し易くなる。さらにダイシングで発生したダストや水分が残留し易くなり、パッド腐食(外観不良)のリスクも高まることになる。
近年、カメラ付き携帯電話機、ＰＤＡ(Personal Digital Assistant)などのモバイル機器に搭載される固体撮像素子としては、消費電力の観点などからＣＭＯＳ(Complementary Metal Oxide Semiconductor)等のＭＯＳ型が多く用いられている。
また、ＭＯＳ型固体撮像素子としては、さらなる高感度、低ノイズ、高画質な特性を得るために、画素構造を従来の表面照射型構造ではなく、シリコン(Ｓｉ)基板の裏面側から光を照射する構造である裏面照射型の固体撮像素子が開発されている。
しかしながら、この裏面照射型のＭＯＳ型固体撮像素子は、ワイヤボンディングパッド深さが、従来の表面型構造が２μｍ以下であるのに対して、５乃至８μｍまで深くなっており、ワイヤボンディングプロセスの精度が低下し、プロセスマージンが小さくなることでワイヤボンディングの特性不良、信頼性劣化の発生リスクが高まる。
さらに近年では、Ｍｏｒｅ ｔｈａｎ Ｍｏｒｅ技術として、基板積層化(３Ｄデバイス)が、半導体ビジネスを牽引していくことになる。ここで、次世代の裏面照射型固体撮像素子として、さらに高性能化させた、３Ｄデバイスの先行製品である積層裏面照射型固体撮像素子が開発されており、量産化の目処がたっている。
しかしながら、この積層裏面照射型構造化によりワイヤボンディングパッドの位置が、裏面照射型構造よりもさらに深く１２μｍ以上になり、従来の製品より深くなる。そのため、パッドに直接、ワイヤボンディングを形成することに対して、技術の困難性がさらに高くなっている。
そこで、ワイヤボンディングを行う電極をチップ表面に出す技術が提案されている（例えば、特許文献１参照）。特許文献１の技術では、パッド，ボンディングワイヤ，レーザー溶融溝，ダイシング溝が配置されたダイシング領域において、パッドが反射防止膜上に設けられ、層間絶縁膜中に設けられる配線層に電気的に接続される。
特開２０１１−１９２６６９号公報
しかしながら、特許文献１の技術を用いると、配線工程の増加をもたらし、且つチップ面積を増加させる問題点がある。
本技術は、上記事情に鑑みて開示するものであって、高いワイヤボンディングプロセスの精度を維持しつつ、高機能化された固体撮像素子を提供することができるようにするものである。
本技術の第１の側面は、半導体材料から成る基板と、前記基板上に構成された複数種類の材料からなる層とを有し、電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている半導体装置である。
前記パッド電極と電気的に接続されるワイヤが、前記開口部に充填されたアルミニウム、または、アルミニウム合金にワイヤボンディングされて接続されるようにすることができる。
前記開口部に充填されたアルミニウム、または、アルミニウム合金が、前記半導体装置の表面から突出した凸部を有するようにすることができる。
前記凸部が、前記パッド電極と電気的に接続される他の導体に圧着され、前記他の導体とフリップチップボンディングされて接続されるようにすることができる。
前記開口部に、アルミニウムまたはアルミニウム合金を、ＣＶＤ法を用いて選択的に堆積させることで、前記アルミニウム、または、アルミニウム合金が充填されるようにすることができる。
ＤＭＡＨガスを希釈ガスとして用い、前記パッド電極に含まれるアルミニウム、または、アルミニウム合金を核とした熱成長により、アルミニウムまたはアルミニウム合金を堆積させるようにすることができる。
気相成長させたアルミニウム、または、アルミニウム合金を、レジストマスクを用いて前記開口部に堆積させるようにすることができる。
裏面照射型構造のＭＯＳ型固体撮像素子として構成されるようにすることができる。
積層裏面照射型構造のＭＯＳ型固体撮像素子として構成されるようにすることができる。
本技術の第２の側面は、半導体材料から成る基板と、前記基板上に構成された複数種類の材料からなる層とを有し、電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている半導体装置を備える電子機器である。
本技術の第１および第２の側面においては、電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている。
本技術によれば、高いワイヤボンディングプロセスの精度を維持しつつ、高機能化された固体撮像素子を提供することができる。
ワイヤボンディングプロセスの例を説明する図である。 表面照射型構造のＭＯＳ型固体撮像素子の構造を説明する図である。 裏面照射型構造のＭＯＳ型固体撮像素子の構造を説明する図である。 積層裏面照射型構造のＭＯＳ型固体撮像素子の構造を説明する図である。 本技術を適用した方式で行われるワイヤボンディングを説明する図である。 本技術を適用した方式で行われるワイヤボンディングを説明する図である。 本技術を適用した方式で行われるワイヤボンディングを説明する図である。 本技術を適用した方式で行われるワイヤボンディングを説明する図である。 本技術を適用したＭＯＳ型固体撮像素子のパッケージ構造体の構成例を説明する図である。 本技術を適用したＭＯＳ型固体撮像素子のパッケージ構造体の別の構成例を説明する図である。 本技術を適用した方式で行われるフリップチップボンディングを説明する図である。 本技術を適用した方式で行われるフリップチップボンディングを説明する図である。 本技術を適用したＭＯＳ型固体撮像素子のパッケージ構造体のさらに別の構成例を説明する図である。 本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
図１は、ワイヤボンディングプロセスの例を説明する図である。
半導体装置の組立工程においては、半導体チップとパッケージとを電気的に接続するために、半導体チップ上のこの露出させたメタル表面(パッド電極)とパッケージのインナーリードを金属ワイヤで結線するワイヤボンディングプロセスが行われている。
ここで、例えば、固体撮像素子を作製する場合、ワイヤボンディングプロセスとしては、ボールボンディング方式が主流となっており、金(Ａｕ)製のボンディングワイヤを用い、一定の荷重と熱、さらに超音波併用の場合は超音波振動をワイヤに加えて圧着させる。
最初に、図１Ａに示されるように、金(Ａｕ)製のボンディングワイヤ１１を、キャピラリ１２を用いてパッド電極１５上に移動させる。ボンディングワイヤ１１の先端部（ボール）１３は、ボール状に形成されており、図１Ｂに示されるように、キャピラリ１２を下降させてボール部１３を、絶縁膜１４から露出したパッド電極１５に圧着させる。この際、一定の荷重と熱、超音波振動がボンディングワイヤ１１に加えられる。
その後、図１Ｃに示されるように、キャピラリ１２を上昇させ、図１Ｄに示されるように、インナーリード１７に向かって移動させ、ボンディングワイヤ１１をインナーリード１７に接続する。
ワイヤボンディングプロセスにおいて、パッド電極１５の表面が、半導体チップの表面（図１の絶縁膜１４の表面）から深い位置に存在する場合、キャピラリ１２を降下させる距離が長くなるので、ワイヤボンディングプロセスの精度が低下してしまう。このため、パッド電極１５の表面が、半導体チップの表面から深い位置に存在する場合、圧着位置のずれやワイヤ断線不良等が発生し易くなる。さらにダイシングで発生したダストや水分が残留し易くなり、パッド腐食(外観不良)のリスクも高まることになる。
近年、カメラ付き携帯電話機、ＰＤＡ(Personal Digital Assistant)などのモバイル機器に搭載される固体撮像素子としては、消費電力の観点などからＣＭＯＳ(Complementary Metal Oxide Semiconductor)等のＭＯＳ型が多く用いられている。
また、ＭＯＳ型固体撮像素子としては、さらなる高感度、低ノイズ、高画質な特性を得るために、画素構造を従来の表面照射型構造ではなく、シリコン(Ｓｉ)基板の裏面側から光を照射する構造である裏面照射型の固体撮像素子が開発されている。
図２は、ＭＯＳ型固体撮像素子の構造を説明する図である。
図２には、表面照射型構造のＭＯＳ型固体撮像素子が示されている。図２の例においては、半導体チップとして構成されるＭＯＳ型固体撮像素子が、図中の上から順に、カスタム材料（有機物質材料）層２１、絶縁膜層２２、接着層２３、回路形成用層間絶縁膜２４、およびシリコン基板２５により構成されている。オンチップレンズやカラーフィルタなどは、カスタム材料層２１に形成され、電気的配線は、回路形成用層間絶縁膜２４に形成され、フォトダイオードはシリコン基板２５に形成される。
パッド電極２６は、接着層２３の中に配置されているので、パッド電極２６にワイヤボンディングするためには、パッド電極２６の表面を露出させる必要があり、そのためにはカスタム材料層２１、および絶縁膜層２２を貫通した開口部２７を設ける必要がある。
表面照射型構造のＭＯＳ型固体撮像素子の場合、図中上方向から入射した光がシリコン基板２５に形成されたフォトダイオードに到達するまでに、回路形成用層間絶縁膜２４を通過することになる。上述したように、回路形成用層間絶縁膜２４には、電気的配線が形成されているので、例えば、フォトダイオードに向かう光路の途中で光が配線にぶつかって反射するなどの現象が発生することがある。このような場合、例えば、オンチップレンズで集光した光を効率よくフォトダイオードに到達させることができない。このため、裏面照射型構造のＭＯＳ型固体撮像素子が開発されている。
図３には、半導体チップとして構成される裏面照射型構造のＭＯＳ型固体撮像素子が示されている。裏面照射型構造のＭＯＳ型固体撮像素子では、シリコン基板を反転させた面（裏面側）から光を照射させることで、配線やトランジスタの影響を受けることなく単位画素に入る光の量を増大させることができる。
図３の構成の場合、図２の接着層２３、回路形成用層間絶縁膜２４、およびシリコン基板２５の天地を逆にした状態で絶縁膜層２２に接続されている。すなわち、図２におけるシリコン基板２５の裏面側が、図３においては絶縁膜層２２の直下に位置している。図３の構成の場合、接着層２３の中に配置されたパッド電極２６にワイヤボンディングするためには、カスタム材料層２１、および絶縁膜層２２のみだけでなく、シリコン基板２５、および回路形成用層間絶縁膜２４を貫通した開口部２７を設ける必要がある。従って、図３の場合、図２の場合と比較して開口部２７がより深くなる。
例えば、表面照射型構造のＭＯＳ型固体撮像素子では、パッド電極２６までの深さが２μｍ以下であるのに対して、裏面照射型のＭＯＳ型固体撮像素子ではパッド電極２６までの深さが、５乃至８μｍまで深くなっている。
さらに近年では、次世代の裏面照射型固体撮像素子として、さらに高性能化させた、３Ｄデバイスの先行製品である積層裏面照射型固体撮像素子が開発されており、量産化の目処がたっている。
図４には、半導体チップとして構成される積層裏面照射型構造のＭＯＳ型固体撮像素子が開示されている。積層裏面照射型構造のＭＯＳ型固体撮像素子では、回路を形成する層を積層化することにより、高画質化、高機能化のために必要な大規模な信号処理回路を組み込むことができ、かつ、チップサイズの小型化を図ることもできる。
図４の構成の場合、回路形成用層間絶縁膜２４の他に、回路形成用層間絶縁膜２８が積層されており、電極パッド２６は、回路形成用層間絶縁膜２８の上に配置されている。このため、図４の構成の場合、パッド電極２６にワイヤボンディングするためには、カスタム材料層２１、絶縁膜層２２、シリコン基板２５、回路形成用層間絶縁膜２４、および接着層２３を貫通した開口部２７を設ける必要がある。従って、図４の場合、図３の場合と比較して開口部２７がさらに深くなる。
例えば、積層裏面照射型構造のＭＯＳ型固体撮像素子では、パッド電極２６までの深さが、１２μｍ以上になる。
このように、近年の技術動向を鑑みた場合、パッド電極２６までの深さがより深くなる傾向にあり、ワイヤボンディングプロセスの精度を維持することが困難になっていた。
そこで、本技術では、パッド電極２６までの深さがより深くなっても、ワイヤボンディングプロセスの精度を維持することができるようにする。
例えば、図５に示されるように、パッド電極２６が開口部２７の奥に配置されていたものとする。なお、ここでは、開口部２７は、周辺部材４１により囲まれて形成されているが、実際には、図２乃至図５を参照して上述したように、カスタム材料層２１、絶縁膜層２２、・・・などによって周辺部材４１が形成される。
本技術では、パッド電極２６の表面にアルミニウム、または、アルミニウム合金を充填することにより、パッド電極２６までの深さを浅くし、容易にワイヤボンディングを行うことがきるようにする。すなわち、低温で分解する原料混合ガスを用いて、露出されているパッド電極２６を構成する金属であるアルミニウム(Ａｌ)、または、アルミニウム合金を核とした結晶成長によって、パッド電極２６の表面にアルミニウム、または、アルミニウム合金を充填する。
例えば、気化させたジメチルアルミニウムハイドライド(ＤＭＡＨ：ＡｌＨ(ＣＨ３)２)と、希釈ガス（Ｈ２）を用いたＣＶＤ（Chemical Vapor Deposition）法によって開口部２７にのみ選択的にアルミニウムを堆積させる。
なお、ＤＭＡＨを用いたアルミニウムのＣＶＤは、例えば、特開平４−５１５２５号などに詳細に開示されている。
図５に示される状態において、パッド電極２６の表面上の汚染物を除去した後、例えば、希釈ガスをキャリアとしてＤＭＡＨガスを供給し、全圧力およびＤＭＡＨの分圧を適切に設定し、ＣＶＤ法による堆積を行う。この際、ＣＶＤプロセス温度は、周辺部材４１に含まれるカスタム材料層の特性（例えば、カラーフィルタ材料の耐熱性）などを考慮して、例えば、ウェハ上での加熱温度を２５０℃以下とする。例えば、ウェハ上での加熱温度を、１８０乃至２２０℃に設定するとよい。ウェハ上の温度が、低温すぎる場合は原料ガスが分解されずアルミニウムは析出しない。
このようにすることで、例えば、図６に示されるように、パッド電極２６の表面にアルミニウム合金４２が充填される。この際、また、パッド電極２６と充填された（２００℃で核選択成長させた）アルミニウム合金４２との界面密着性は、付着力約２０００ｋｇｆ／ｃｍ２となり、ワイヤボンディング時のシェア強度よりも良好な特性を得ることができる。
これにより、アルミニウム合金４２の表面にワイヤボンディングすることによって、パッド電極２６との電気的接続が可能となる。
すなわち、図７に示されるように、アルミニウム合金４２の表面にボール部１３が圧着されてワイヤボンディングが行われるようにすることができる。この場合、例えば、図５に示される状態において、パッド電極２６にワイヤボンディングする場合と比較して、ボール部１３を下降させる深さがより浅くなるので、容易にワイヤボンディングすることができる。つまり、本来、パッド電極２６までの深さが深くなるに従ってプロセスマージンが低下するが、本技術によってプロセスマージンの低下を抑止することが可能になる。
なお、アルミニウム合金４２（またはアルミニウム）を充填する代わりに、例えば、無電解Ａｕメッキなどを用いてパッド電極２６上に金を埋め込むことも可能である。しかし、例えば、積層裏面照射型構造のＭＯＳ型固体撮像素子のように、開口部２７が非常に深い場合、密着性の観点から同系金属であるアルミニウム合金４２を用いた方が信頼性は高くなる。
また、無電解Ａｕメッキは、溶液中における触媒反応によって成長を促しており、触媒がパッド電極２６以外の場所に付着していた場合、精度良く選択成長しない可能性がある。このことからも、アルミニウムの核結晶成長を採用した方が、触媒制御の必要がなく、選択成長させることが容易であり、選択制の面からも好適と考えられる。さらに、価格においてもアルミニウムのほうが、金よりも安価である。
このように、本技術によれば、パッド電極２６までの深さがより深くなっても、ワイヤボンディングプロセスの精度を維持することができる。
また、アルミニウム合金４２が充填されて開口部２７の深さが浅くなったので、ダイシング時に発生したダストが残り難くなり、また、ダイシング時の水分が残留し難くなる。よって、本技術によれば、ボンディング特性不良の抑止、信頼性向上も期待できる。
さらに、パッド電極２６上にアルミニウム合金４２が堆積することにより、ワイヤボンディング加重に対する耐性も高めることができ、例えば、従来のワイヤボンディング時に発生し易かったパッド電極２６下の層間膜のクラックなどのダメージを除去することも可能となる。
また、これにより、パッド電極２６をさらに薄く形成することも可能になるので、例えば、半導体チップの各層を接着する際の段差を低減することができる。従って、例えば、表面照射型構造のＭＯＳ型固体撮像素子では、カスタム材料を塗布するプロセスなどにおいて発生するムラを低減することができ、固体撮像素子の性能向上、歩留まり向上が期待できる。また、裏面照射型構造のＭＯＳ型固体撮像素子においてはパッド電極作製後に行う接合プロセスの歩留まりを向上させることが期待できる。
さらに、パッド電極２６の表面がアルミニウム合金４２によって保護されるので、電池反応によるアルミニウムイオンとダイシング時のシリコン屑ならびに水分が反応して、引き起こされる外観不良も抑制される。
なお、図６を参照して上述した例では、ＣＶＤ法によりアルミニウム合金を熱成長させることを前提に説明したが、ＣＶＤ法によりアルミニウム合金を気相成長させるようにしてもよい。この場合、例えば、図８に示されるように、レジストマスク５１を配置することで、開口部２７にのみ選択的にアルミニウム合金を充填することが可能となる。
また、以上においては、開口部２７に選択的にアルミニウム合金を充填するための原料ガスとして、ＤＭＡＨを用いる場合を例として説明したが、他のガスを用いるようにしてもよい。例えば、ＤＭＡＨに代えて、メチルピロリジンアラン(ＭＰＡ)，トリイソブチルアルミニウム（ＴＩＢＡ），モノメチルアルミニウムダイハイドライド（ＭＭＡＤＨ），ジエチルアルミニウムハイドライド（ＤＥＡＨ），トリメチルアミンアラン（ＴＭＡＡ），トリエチルアミンアラン（ＴＥＡＡ），ジメチルエチルアミンアラン（ＤＭＥＡＡ）などの低温分解するアルミニウム金属化合物が用いられるようにしてもよい。
図５乃至図８を参照して上述したように、ワイヤボンディングが行われることによって、例えば、図９に示されるような、パッケージ構造体を製造することが可能となる。
図９は、本技術を適用したＭＯＳ型固体撮像素子のパッケージ構造体の構成例を説明する図である。
図９に示されるパッケージ構造体１０１は、表面にマイクロレンズ１１３が多数載置された半導体チップ１１２がセラミック基板１２２上に配置されている。また、半導体チップ１１２と平行に、空間を挟んでガラス１１１が載置されている。
また、図９に示されるパッケージ構造体１０１においては、半導体チップ１１２の左右両端の開口部１１４において、ワイヤボンディングが行われており、ワイヤ１１５がインナーリード１２１に接続されている。
ところで、図９の例では、半導体チップ１１２とインナーリード１２１とをワイヤボンディングして製造されたパッケージ構造体１０１について説明したが、半導体チップ１１２とインナーリード１２１とがフリップチップボンディングされるようにしてもよい。
図１０は、本技術を適用したＭＯＳ型固体撮像素子のパッケージ構造体の別の構成例を説明する図である。
図１０に示されるパッケージ構造体１０２は、図９の場合と同様に、表面にマイクロレンズ１１３が多数載置された半導体チップ１１２がセラミック基板１２２上に配置されている。また、半導体チップ１１２と平行に、空間を挟んでガラス１１１が載置されている。
また、図１０に示されるパッケージ構造体１０２においては、図９の場合とは異なり、半導体チップ１１２の左右両端の接続部１１６がフリップチップボンディングによってインナーリード１２１に接続されている。
図１０に示されるように、パッケージ構造体を製造することで、例えば、図９の場合よりも小さいＭＯＳ型固体撮像素子のパッケージ構造体を得ることができる。このようなパッケージ構造体は、いわゆるチップサイズのパッケージ構造体と称される。
図１０に示されるように、半導体チップ１１２とインナーリード１２１とをフリップチップボンディングする場合、例えば、図６に示される状態からさらにアルミニウム合金４２を充填する。すなわち、図１１に示されるように、開口部２７全体をアルミニウム合金４２で満たし、最上部に丸い凸部４２ａを形成するように、ＣＶＤ法によってアルミニウム合金を堆積させる。
図１１に示される凸部４２ａが図１０の接続部１１６に対応し、インナーリード１２１とフリップチップボンディングされる。この際、凸部４２ａとして形成されたアルミニウム合金４２は、インナーリード１２１の面に対して、点で当てられて潰されることになるため、未接触部なくボンディングすることが可能となる。また、例えば、凸部４２ａを設けずに、インナーリード１２１の面に対して、アルミニウム合金４２が平面で当てられるようにする場合よりも、ボンディング時の圧力が大きくなり、反応性が良くなる。
さらに、図１０に示されるようにパッケージ構造体を製造する場合、例えば、図９のワイヤ１１５が必要ないため、固体撮像素子において、光が金製のワイヤに反射して発生するフレアやゴーストを抑制することも可能となる。
また、図１０に示されるようにパッケージ構造体を製造する場合ワイヤボンディングプロセスは不要となることから、ワイヤボンディングプロセスの精度が劣化することにより生じる種々の問題を解決することができる。
以上においては、半導体チップの表面からパッド電極までを貫通させた開口部を設けてアルミニウム合金を充填する例について説明したが、例えば、図１２に示されるように、半導体チップの裏面からパッド電極までを貫通させた開口部を設けてアルミニウム合金を充填するようにしてもよい。
図１２において、パッド電極２６に通じる開口部２７は、周辺部材４１を裏面から貫通して設けられており、この開口部２７にアルミニウム合金４２が充填されている。また、図１２の場合、最下部に丸い凸部４２ａを形成するように、ＣＶＤ法によってアルミニウム合金が堆積させられる。
これにより、例えば、半導体チップの裏面側に接続部を設けてフリップチップボンディングを行うことも可能となる。
図１３は、本技術を適用したＭＯＳ型固体撮像素子のパッケージ構造体のさらに別の構成例を説明する図である。
図１３に示されるパッケージ構造体１０３は、図１０の場合と同様に、表面にマイクロレンズ１１３が多数載置された半導体チップ１１２がセラミック基板１２２上に配置されている。また、半導体チップ１１２と平行に、空間を挟んで樹脂１３１によって支持されたガラス１１１が載置されている。
また、図１３に示されるパッケージ構造体１０３においては、図１０の場合とは異なり、半導体チップ１１２の左右両端の裏面側に接続部１１６が設けられている。図１２に示される凸部４２ａが図１３の接続部１１６に対応し、他の導体部品などとフリップチップボンディングされることになる。
図１３に示されるように、パッケージ構造体を製造することで、例えば、図１０の場合よりもさらに小さい、チップサイズのＭＯＳ型固体撮像素子のパッケージ構造体を得ることができる。
なお、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。
図１４は、本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。
図１４のカメラ装置６００は、レンズ群などからなる光学部６０１、上述した画素２の各構成が採用される固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるＤＳＰ回路６０３を備える。また、カメラ装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、例えば、上述した実施の形態に係るＭＯＳ型固体撮像素子を用いることができる。
表示部６０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
操作部６０７は、ユーザによる操作の下に、カメラ装置６００が有する様々な機能について操作指令を発する。電源部６０８は、ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置６０２として、上述した実施の形態に係るＭＯＳ型固体撮像装置のパッケージ構造体を用いることで、パッド電極までの深さがより深くなっても、ワイヤボンディングプロセスの精度を維持することができる。
以上においては、ＭＯＳ型固体撮像素子のパッケージ構造体に本技術を適用する場合の例について説明したが、他のパッケージ構造体に適用するようにしてもよい。すなわち、本技術は、各種の半導体装置に適用することが可能である。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
半導体材料から成る基板と、
前記基板上に構成された複数種類の材料からなる層とを有し、
電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている
半導体装置。
（２）
前記パッド電極と電気的に接続されるワイヤが、前記開口部に充填されたアルミニウム、または、アルミニウム合金にワイヤボンディングされて接続される
（１）に記載の半導体装置。
（３）
前記開口部に充填されたアルミニウム、または、アルミニウム合金が、前記半導体装置の表面から突出した凸部を有する
（１）または（２）に記載の半導体装置。
（４）
前記凸部が、前記パッド電極と電気的に接続される他の導体に圧着され、前記他の導体とフリップチップボンディングされて接続される
（３）に記載の半導体装置。
（５）
前記開口部に、アルミニウムまたはアルミニウム合金を、ＣＶＤ法を用いて選択的に堆積させることで、前記アルミニウム、または、アルミニウム合金が充填される
（１）乃至（４）のいずれかに記載の半導体装置。
（６）
ＤＭＡＨガスを希釈ガスとして用い、前記パッド電極に含まれるアルミニウム、または、アルミニウム合金を核とした熱成長により、アルミニウムまたはアルミニウム合金を堆積させる
（５）に記載の半導体装置。
（７）
気相成長させたアルミニウム、または、アルミニウム合金を、レジストマスクを用いて前記開口部に堆積させる
（５）に記載の半導体装置。
（８）
裏面照射型構造のＭＯＳ型固体撮像素子として構成される
（１）乃至（７）のいずれかに記載の半導体装置。
（９）
積層裏面照射型構造のＭＯＳ型固体撮像素子として構成される
（１）乃至（８）のいずれかに記載の半導体装置。
（１０）
半導体材料から成る基板と、
前記基板上に構成された複数種類の材料からなる層とを有し、
電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている半導体装置を備える
電子機器。
２５ シリコン基板， ２６ パッド電極， ２７ 開口部， ４１ 周辺部材， ４２ アルミニウム合金， ５１ レジストマスク， １０１ パッケージ構造体， １１１ ガラス， １１２ 半導体チップ， １１３ マイクロレンズ， １１５ ワイヤ， １１６ 接続部， １２１ インナーリード

Claims (10)

  1. 半導体材料から成る基板と、
    前記基板上に構成された複数種類の材料からなる層とを有し、
    電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている
    半導体装置。
  2. 前記パッド電極と電気的に接続されるワイヤが、前記開口部に充填されたアルミニウム、または、アルミニウム合金にワイヤボンディングされて接続される
    請求項１に記載の半導体装置。
  3. 前記開口部に充填されたアルミニウム、または、アルミニウム合金が、前記半導体装置の表面から突出した凸部を有する
    請求項１に記載の半導体装置。
  4. 前記凸部が、前記パッド電極と電気的に接続される他の導体に圧着され、前記他の導体とフリップチップボンディングされて接続される
    請求項３に記載の半導体装置。
  5. 前記開口部に、アルミニウムまたはアルミニウム合金を、ＣＶＤ法を用いて選択的に堆積させることで、前記アルミニウム、または、アルミニウム合金が充填される
    請求項１に記載の半導体装置。
  6. ＤＭＡＨガスを希釈ガスとして用い、前記パッド電極に含まれるアルミニウム、または、アルミニウム合金を核とした熱成長により、アルミニウムまたはアルミニウム合金を堆積させる
    請求項５に記載の半導体装置。
  7. 気相成長させたアルミニウム、または、アルミニウム合金を、レジストマスクを用いて前記開口部に堆積させる
    請求項５に記載の半導体装置。
  8. 裏面照射型構造のＭＯＳ型固体撮像素子として構成される
    請求項１に記載の半導体装置。
  9. 積層裏面照射型構造のＭＯＳ型固体撮像素子として構成される
    請求項１に記載の半導体装置。
  10. 半導体材料から成る基板と、
    前記基板上に構成された複数種類の材料からなる層とを有し、
    電極パッドの表面を露出させるための開口部であって、前記基板上に構成された層のうち、少なくとも絶縁膜として構成される層を貫通して設けられた開口部に、アルミニウム、または、アルミニウム合金が充填されている半導体装置を備える
    電子機器。
JP2012185081A 2012-08-24 2012-08-24 半導体装置および電子機器 Pending JP2014044989A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012185081A JP2014044989A (ja) 2012-08-24 2012-08-24 半導体装置および電子機器
US13/945,975 US9224879B2 (en) 2012-08-24 2013-07-19 Semiconductor device and electronic device
CN201310354199.3A CN103633105A (zh) 2012-08-24 2013-08-14 半导体装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185081A JP2014044989A (ja) 2012-08-24 2012-08-24 半導体装置および電子機器

Publications (1)

Publication Number Publication Date
JP2014044989A true JP2014044989A (ja) 2014-03-13

Family

ID=50147272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185081A Pending JP2014044989A (ja) 2012-08-24 2012-08-24 半導体装置および電子機器

Country Status (3)

Country Link
US (1) US9224879B2 (ja)
JP (1) JP2014044989A (ja)
CN (1) CN103633105A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018012314A1 (ja) * 2016-07-15 2018-01-18 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2018022905A (ja) * 2015-01-09 2018-02-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体構造およびそれを製造する方法
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
WO2022113813A1 (ja) * 2020-11-30 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび製造方法、並びに電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP3480416B2 (ja) * 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
JP4913329B2 (ja) * 2004-02-09 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
JP2011192669A (ja) 2010-03-11 2011-09-29 Toshiba Corp 裏面照射型固体撮像装置およびその製造方法
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
US8502389B2 (en) * 2011-08-08 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor and method for forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022905A (ja) * 2015-01-09 2018-02-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体構造およびそれを製造する方法
US10686005B2 (en) 2015-01-09 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
WO2018012314A1 (ja) * 2016-07-15 2018-01-18 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US11139329B2 (en) 2016-07-15 2021-10-05 Sony Corporation Solid-state imaging element, manufacturing method, and electronic apparatus
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
WO2022113813A1 (ja) * 2020-11-30 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび製造方法、並びに電子機器

Also Published As

Publication number Publication date
CN103633105A (zh) 2014-03-12
US9224879B2 (en) 2015-12-29
US20140054739A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
KR102056021B1 (ko) 반도체 장치 및 전자 기기
US20210242266A1 (en) Solid-state image pickup apparatus and image pickup system
CN104009054B (zh) 半导体装置、其制造方法以及电子设备
TWI443816B (zh) 固態成像裝置及其製造方法及電子設備
KR102133067B1 (ko) 반도체장치 및 전자기기
CN103489885B (zh) 图像传感器芯片的晶圆级封装方法
US20180166490A1 (en) Imaging device, manufacturing method, and electronic device
US10714526B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JPWO2015159766A1 (ja) 固体撮像装置および製造方法、並びに電子機器
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
US10084003B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
CN102623465A (zh) 固态成像元件、固态成像元件的制造方法和电子装置
JP2009277883A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US10483308B2 (en) Reducing thickness of module in solid state imaging device
US20230015360A1 (en) Imaging device, manufacturing method, and electronic device
JP2016033963A (ja) 半導体パッケージ及びその製造方法、並びに撮像装置
JP2014072297A (ja) 半導体装置およびその製造方法
CN102150256A (zh) 半导体装置以及半导体装置的制造方法
JP2016154269A (ja) 半導体装置
CN103094291B (zh) 一种具有双层基板的影像感测器封装结构
JP2014044989A (ja) 半導体装置および電子機器
WO2015122299A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
KR20100079087A (ko) 이미지 센서 및 이의 제조 방법
JP6905040B2 (ja) 半導体デバイスの製造方法
WO2022259684A1 (ja) 固体撮像装置および電子機器