TWI443816B - 固態成像裝置及其製造方法及電子設備 - Google Patents

固態成像裝置及其製造方法及電子設備 Download PDF

Info

Publication number
TWI443816B
TWI443816B TW100132724A TW100132724A TWI443816B TW I443816 B TWI443816 B TW I443816B TW 100132724 A TW100132724 A TW 100132724A TW 100132724 A TW100132724 A TW 100132724A TW I443816 B TWI443816 B TW I443816B
Authority
TW
Taiwan
Prior art keywords
layer
electrode pad
substrate
state imaging
solid
Prior art date
Application number
TW100132724A
Other languages
English (en)
Other versions
TW201222800A (en
Inventor
Takeshi Yanagita
Hiroshi Ozaki
Shin Iwabuchi
Tomoharu Ogita
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201222800A publication Critical patent/TW201222800A/zh
Application granted granted Critical
Publication of TWI443816B publication Critical patent/TWI443816B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

固態成像裝置及其製造方法及電子設備
本揭示內容係關於一種背側照明固態成像裝置及其製造方法、一種使用該固態成像裝置之電子設備。
在相關技術中，在一固態成像裝置中，提出背側照明固態成像裝置以改良光電轉換效率或對入射光之靈敏度(日本未審查專利申請公開案第2005-347707號及第2005-353631號)。在背側照明固態成像裝置中，光電二極體係形成在一半導體基板上作為一光電轉換器、構成一信號電路之像素電晶體與一佈線層或類似物係形成在半導體基板之正面側上，且光係從半導體基板之背面側入射。
在背側照明固態成像裝置中，提供形成在半導體基板之正面側上之一多層佈線之一部分作為一襯墊電極，歸因於一外部終端係連接至襯墊電極之事實將一所要電位供應至多層佈線。在此情況中，從形成在多層佈線之一部分中之襯墊電極中之半導體基板之背面側連接一佈線接合。
圖6係圖解說明相關技術之背側照明固態成像裝置100之一主要部分之一示意截面圖。特定言之，圖6中所示之截面圖圖解說明包含形成在背側照明固態成像裝置之背面側之周邊區域中之一襯墊區域127之一區域。
背側照明固態成像裝置100包含一成像區域103，其中用作光電轉換器之光二極體PD及包含複數個像素電晶體(MOS電晶體)之複數個像素係形成在一矽基板112及一周邊電路部分上。此外，襯墊區域127係形成在周邊區域中。構成像素之像素電晶體(未展示)係形成在矽基板112之正面側上。此外，包含多層結構(圖6中之三層)之佈線1M至3M之一佈線層113係經由矽基板112之正面側中之一層間絕緣膜114形成。舉例而言，佈線1M至3M係由金屬材料(諸如Cu、Al)形成。此外，第三層之佈線3M係由Al佈線形成且襯墊電極124係形成在襯墊區域127中。舉例而言，籍由矽基板經由佈線層113之正面側中之一黏著層115接合一支撐基板116。
另一方面，一抗反射膜118、一彩色濾光層119及一晶片上透鏡120係形成在對應於成像區域103之矽基板112之背面側上。
在襯墊區域127中，形成用於曝露連接至佈線層113之佈線3M之襯墊電極124之一開口123。在形成構成晶片上透鏡120之一有機材料後執行晶片上透鏡120之成形製程的同時形成開口123，且開口123經形成使得襯墊電極124從基板112之背面曝露。此外，當襯墊電極124係連接至外部終端時，一線接合126(舉例而言，一薄Au線(一所謂接合線))係連接至曝露至襯墊區域127之開口123中之襯墊電極124。藉此，從外部終端供應一所要電位。
但是，如上所述，背側照明固態成像裝置具有在製造固態成像裝置時經由黏著層將支撐基板接合至佈線層之上部分之組態。由於構成佈線層之層間絕緣層或黏著層為一弱層，因此在層間絕緣層或黏著層中易產生歸因於在電極襯墊中執行接合時施加之力之破損(諸如裂紋)。
此外，在電極襯墊係由鋁構成之情況中，存在電極襯墊與接合線之間之合金化難以執行及未獲得接合強度之問題。
此外，當電極襯墊由鋁構成時，亦發生下列問題。即由開口形成期間所使用之氟基溶液在電極襯墊中產生氟腐蝕且黑變或在切割期間由水產生電池效應且產生變色。
此外，由於用於形成襯墊區域中之開口及晶片上透鏡之形狀之蝕刻係藉由相同製程之乾蝕刻執行，故晶片上透鏡之形狀之最佳化亦難以達成。此外，由於用於曝露電極襯墊至矽酮基板之背面側之開口經形成以穿透矽酮基板，故存在開口深且襯墊之大小增大之問題。
需提供一種固態成像裝置及其製造方法，其中在一背側照明固態成像裝置中形成能夠執行穩定接合之一電極襯墊。此外，需提供一種使用該固態成像裝置之電子設備。
根據本揭示內容之一實施例，提供一種固態成像裝置，其包含一基板、一佈線層、一基極襯墊部分、一開口及一嵌入式電極襯墊層。在基板中形成包含光電轉換器之複數個像素。佈線層包含經由基板之一正面側中之一層間絕緣膜形成之複數個層中之佈線。基極電極襯墊部分包含形成在佈線層中之佈線之一部分。開口從基板之一背面側穿透基板並到達基極電極襯墊部分。嵌入式電極襯墊層經形成以藉由無電電鍍嵌入開口中。
在本實施例中，嵌入式電極襯墊層係形成在到達基極電極襯墊部分之開口中。藉此，在基板之背面側之墊部分中歸因於開口之階躍減小。此外，在基板之背面側中之嵌入式電極襯墊層之上表面上執行一外部終端之連接。
根據本揭示內容之另一實施例，提供一種藉由下列製程執行之本揭示內容之一固態成像裝置之製造方法。首先，在一基板中形成包含光電轉換器之複數個像素。接下來，經由基板之一正面側中之一層間絕緣膜形成包含複數個佈線之一佈線層。接下來，在基板之一背面側中形成一基板保護膜，接下來，形成一開口以從基板之背面側穿透基板並到達包含佈線層之佈線之一部分之一基極電極襯墊部分。接下來，形成一電極襯墊層以藉由無電電鍍嵌入開口。
在本揭示內容之固態成像裝置之製造方法中，由於金屬材料係藉由無電電鍍而嵌入開口中，故易於形成嵌入式電極襯墊層。此外，由於嵌入式電極襯墊層經形成以嵌入開口中，故在基板之背面側之襯墊區域中，歸因於開口之階躍減小。
根據本揭示內容之另一實施例，提供一種電子設備，其包含上述固態成像裝置、聚焦光並使光入射在固態成像裝置上之一光學透鏡及處理輸出自固態成像裝置之一輸出信號之一信號處理電路。
根據本揭示內容之實施例，可獲得包含能夠執行一穩定接合之一電極襯墊之固態成像裝置且可獲得達成晶片上透鏡之形狀之最佳化之固態成像裝置。此外，可獲得其中藉由使用固態成像裝置改良影像品質之電子設備。
下文將參考圖1至圖5描述根據本揭示內容之實施例之一固態成像裝置及一電子設備之一實例。本揭示內容之實施例係根據下列順序描述。此外，本揭示內容不限於下列實施例。
1.第一實施例：CMOS型背側照明固態成像裝置
1-1.整體組態
1-2.主要部分組態
1-3.製造方法
2.第二實施例：電子設備
1.第一實施例：CMOS型背側照明固態成像裝置
將描述根據本揭示內容之一第一實施例之固態成像裝置。藉由一CMOS型背側照明固態成像裝置例示本實施例。
1-1.整體組態
首先，在描述一主要部分之組態前，描述本實施例之固態成像裝置1之整體組態。圖1係圖解說明根據本實施例之整體固態成像裝置1之一示意組態圖。
如圖1所示，固態成像裝置1包含由矽形成之一基板11上之一成像區域3(其包含複數個像素2)、一垂直驅動電路4、一行信號處理電路5、一水平驅動電路6、一輸出電路7及一控制電路8或類似物。
像素2包含一光感測部分，該光感測部分包含根據所接收之光量產生一信號電荷之光二極體及用於讀取及轉移信號電荷之複數個MOS電晶體。此外，像素2係以複數形式在基板11上有規則地配置為一個二維陣列。
成像區域3包含以複數形式有規則地配置為一個二維陣列之像素2。此外，成像區域3包含一有效像素區域，該有效像素區域實際接收光並可儲存藉由光電轉換產生之信號電荷；及一黑色參考像素區域，其係用於輸出形成在有效像素區域之周邊且變為一黑色位準之參考之一光學黑體。
控制電路8產生作為垂直驅動電路4、行信號處理電路5及水平驅動電路6或類似物基於一垂直同步信號、一水平同步信號及一主時脈之運作之參考之一時脈信號或一控制信號及類似物。此外，控制電路8中所產生之時脈信號或控制信號及類似物係輸入至垂直驅動電路4、行信號處理電路5、水平驅動電路6或類似物。
垂直驅動電路4包含(舉例而言)位移暫存器且依序在垂直方向上按列單位選擇性地掃描像素區域3之各像素2。此外，垂直驅動電路4基於信號電荷(其在各像素2之一光電轉換元件中產生)透過一垂直信號線9供應像素信號至行信號處理電路5。
舉例而言，行信號處理電路5係安置在每列像素2上並藉由來自每個像素列上之黑色參考像素區域之信號(未展示為形成在有效像素區域之周邊上)針對一列執行輸出自像素2之信號之信號處理(諸如雜訊移除或信號放大)。一水平選擇開關(未展示)係安裝在行信號處理電路5與一水平信號線10之間之行信號處理電路5之輸出級中。
舉例而言，水平驅動電路6包含位移暫存器；藉由依序輸出一水平掃描脈衝而依序選擇各行信號處理電路5；及輸出來自各行信號處理電路5之像素信號至水平信號線10。
輸出電路7關於透過水平信號線10依序供應自各行信號處理電路5之像素信號執行信號處理並輸出經處理之信號。
1-2.主要部分組態
圖2圖解說明根據本揭示內容之實施例之固態成像裝置1之一主要部分之一示意截面組態。圖2圖解說明成像區域3及形成在成像區域3之周邊之一襯墊區域27之截面。
如圖2所示，本實施例之固態成像裝置1包含一基板12及形成在基板12之正面側上之一佈線層13。此外，固態成像裝置1包含一支撐基板16，該支撐基板16經由一黏著層15黏著至與佈線層13之基板側相對之一側之表面。此外，一基板保護膜17、一抗反射膜18、一彩色濾光層19及一晶片上透鏡20係提供在作為基板12之光入射側之背面側中且經形成以嵌入至穿透基板12之一開口23之一嵌入式電極襯墊層21係提供在一襯墊區域27中。
基板12係由矽半導體構成且舉例而言具有2000 nm至6000 nm之厚度。如上所述，包含光電轉換器之複數個像素2及複數個像素電晶體(未展示)係形成在基板12之成像區域3中。一光電轉換器係由光二極體PD構成並根據從基板12之背面側入射之光量產生信號電荷。此外，光二極體PD上所產生之信號電荷係藉由一像素電晶體讀取且輸出作為像素信號。此外，雖然圖2中未展示，但是包含垂直驅動電路4及水平驅動電路6之一周邊電路係形成在基板12中。
佈線層13係形成在與基板12之光入射側相對之表面側上且包含由複數個層(圖2中之三層)經由層間絕緣膜14層壓之佈線1M至3M。所要佈線之間或佈線1M至3M與像素電晶體(未展示)之間係藉由接觸部分(未展示)連接。藉此，從佈線層13驅動各像素之像素電晶體。此外，藉由作為襯墊區域27中之最上層(圖2中之下層)之第三佈線3M形成一基極電極襯墊部分24。可使用(舉例而言)金屬材料(諸如鋁(Al)或銅(Cu))作為構成佈線層13之佈線1M至3M之構成材料。在本實施例中，佈線1M及2M直至第二層係由銅形成且其中形成基極電極襯墊部分24之第三層之佈線3M係由鋁形成。可使用(舉例而言)金屬材料(諸如鎢或銅)作為連接在佈線之間或佈線與像素電晶體之間之接觸部分之構成材料。此外，在圖2中，第三層之佈線3M僅圖解說明為基極電極襯墊部分24。但是，佈線3M在其他區域中可用作一般佈線。
基板保護膜17係由SiO2 構成且形成在基板12之背面上。基板保護膜17為經形成以保護基板12之背面使得當藉由無電電鍍形成下述嵌入式電極襯墊層21時金屬材料不沈積在基板12之背面側上之一層。藉此，基板保護膜17經形成以塗佈除形成嵌入式電極襯墊層21之區域外之整個區域。
藉由一層或複數層絕緣膜在成像區域3中之基板保護膜17上形成抗反射膜18。當抗反射膜18形成為複數個層時，舉例而言，抗反射膜18可經形成使得在基板12之背面側中形成按順序具有氧化矽膜、氮化矽膜及氮氧化矽膜之三層之結構。在此情況中，形成在第一層中之氧化矽膜可經構成以作為用作基板保護膜17之氧化矽膜。
彩色濾光層19係形成在成像區域3之各像素2之上部分上且彩色濾光層19經構成使得舉例而言光諸如綠光、紅光、藍光、青光、黃光、黑光或白光選擇性地穿透各像素2。針對各像素2，可使用發射不同色彩之一彩色濾光層19或可將發射相同色彩之一彩色濾光層19用於所有像素2。可根據規格多樣地選擇彩色濾光層19中之色彩組合。
晶片上透鏡20係形成在彩色濾光層19之上部分上且晶片上透鏡20之表面係形成在各像素2之凹面中。入射光係藉由晶片上透鏡20聚焦且高效地入射至各像素2之光二極體PD。舉例而言，可使用具有1.0至1.3之折射率之有機材料作為晶片上透鏡20之構成材料。
嵌入式電極襯墊層21係藉由經形成以藉由無電電鍍嵌入開口23中之一金屬材料層構成且開口23係從基板12之背面側形成直至到達形成在佈線層13中之基極電極襯墊部分24。在本實施例中，嵌入式電極襯墊層21係由藉由無電電鍍從基極電極襯墊部分24按順序嵌入之一第一金屬材料層21a、一第二金屬材料層21b及一第三金屬材料層21c之三層結構構成。在本實施例中，第一金屬材料層21a係由Ni形成；第二金屬材料層21b係由Pd形成；且第三金屬材料層21c係由Au形成。此外，嵌入式電極襯墊層21係經由一黏著層25形成在基極電極襯墊部分24之上部分上。
形成在最上層(基板12之光入射表面側)中之第三金屬材料層21c之上表面經形成以與基板保護膜17之表面實質齊平且第三金屬材料層21之表面係形成為一電極襯墊部分。即在與一外部終端連接時，第三金屬材料層21c之表面係連接至一線接合26。此外，由SiO2 構成之一絕緣層22經形成以圍封圍封嵌入式電極襯墊層21之基板區域中之嵌入式電極襯墊層21。藉由絕緣層22，形成在基板12上之成像區域3或周邊區域經構成以不電連接至嵌入式電極襯墊層21。
1-3.製造方法
接下來將描述本實施例之固態成像裝置1之製造方法。圖3A至圖4C係圖解說明圖2所示之固態成像裝置1之製程之圖式。
在此，類似於固態成像裝置之一般製造方法，在基板12之表面上形成佈線層13後，經由黏著層15將支撐基板16黏著至佈線層13之上部分並將該支撐基板16倒轉及將基板12研磨至預定厚度。因此，在將基板12研磨至預定厚度之製程後描述本揭示內容之製程。此外，在圖2之截面組態中，事先在基板12上形成光二極體PD及像素電晶體(未展示)。此外，藉由在佈線13形成之前從基板12之正面側向基板12之深度方向上形成一開口凹槽並將絕緣材料(諸如SiO2 或SiN)嵌入圍封形成嵌入式電極襯墊層21之區域之區域中之開口凹槽中而形成形成在基板12之襯墊區域27中之絕緣層22。
如圖3A所示，在將基板12之背面研磨至預定厚度後，在基板12之背面側上形成由SiO2 構成之基板保護膜17。隨後，在基板保護膜17之上部分上形成一暫存器遮罩(未展示)，其中形成嵌入式電極襯墊層21之區域被打開。此外，藉由蝕刻移除基板保護膜17、基板12、層間絕緣膜14直至到達形成在佈線層中之基極電極襯墊部分24且因此形成曝露佈線層13之基極電極襯墊部分24之開口23。可藉由使用氣體(諸如CF4 /O2 、CF4 、SF6 /O2 )執行蝕刻且可根據待蝕刻之材料變更氣體。舉例而言，基於CF4 之氣體係用於蝕刻佈線層13及基板保護膜17；且基於SF6 之氣體係用於蝕刻由矽構成之基板12。此外，舉例而言，在40℃之腔室內執行蝕刻處理。
此外，在形成開口23之步驟中，歸因於由鋁構成之基極電極襯墊部分24被曝露之事實，在基極電極襯墊部分24之表面上形成一自然氧化物膜(未展示)。藉此，在形成開口23後，藉由執行亞磷酸處理移除形成在基極電極襯墊部分24之表面中之自然氧化物膜。舉例而言，在50℃之處理溫度下藉由使用包含NaOH與Na2 SO4 之混合溶液執行亞磷酸處理達180秒處理時間。
接下來，如圖3B所示，歸因於藉由在基極電極襯墊部分24之曝露表面上執行鋅酸鹽處理而將基極電極襯墊部分24鋅化之事實形成黏著層25。較佳執行形成黏著層25之鋅酸鹽處理兩次。在第一鋅酸鹽處理中，由於形成在由Al構成之基極電極襯墊部分24之表面上之Zn顆粒粗糙且在後續製程中形成之嵌入式電極襯墊層21亦粗糙，故黏著性或連續性劣化。可藉由執行第二鋅酸鹽處理使形成在基極電極襯墊部分24上之Zn顆粒變密且因此可高精度地形成黏著層25。
舉例而言，藉由使用7 g/L氧化鋅溶液執行第一及第二鋅酸鹽處理達60秒處理時間。
接下來，如圖3C所示，藉由無電電鍍在其中形成黏著層25之基極電極襯墊部分24之上部分上沈積Ni，且形成由Ni構成之第一金屬材料層21a。舉例而言，在開口23中沈積由Ni構成之第一金屬材料層21a以從開口23之底部部分開始具有7微米至8微米之膜厚度。
舉例而言，藉由在85℃之處理溫度下使用NiSO4 與NaH2 PO2 之混合溶液執行Ni之無電電鍍達840秒處理時間。
接下來，如圖4A所示，藉由無電電鍍在由Ni構成之第一金屬材料層21a上沈積Pd，且形成由Pd構成之第二金屬材料層21b。舉例而言，在開口23中沈積由Pd構成之第二金屬材料層21b以具有0.03微米至0.1微米之膜厚度。歸因於形成由Pd構成之第二金屬材料層21b之事實，防止由Ni構成之第一金屬材料層21a與形成在第二金屬材料層21b之上部分上之由Au構成之第三金屬材料層21c之間之相對擴散產生。舉例而言，藉由使用Pd(NH3 )2 (NO2 )2 氨溶液(其中金屬Pd之濃度為0.8至1.2(g/L)且pH為7.3至7.9)在20℃至50℃之處理溫度下執行無電電鍍達5至10分鐘處理時間。在本情況中，沈積速率為0.4至0.8(微米/小時)。此外，在本實施例中，使用金屬Pd之濃度為1(g/L)且pH為7.6之氨溶液。
接下來，如圖4B所示，透過無電電鍍在由Pd構成之第二金屬材料層21b上沈積Au，且因此形成由Au構成之第三金屬材料層21c。舉例而言，在開口23中沈積由Au構成之第三金屬材料層21c以具有0.1微米至0.5微米之膜厚度。藉由使用含有氰化金鹽之溶液(其中金屬Au之濃度為1.5至2.5(g/L)且pH為4.5至5.0)在20℃至50℃之處理溫度下執行Au之無電電鍍達5至10分鐘處理時間。這次，沈積速率為0.03至0.06(微米/10分鐘)。此外，在本實施例中，使用金屬Au之濃度為2(g/L)且pH為4.8之溶液。
此外，開口23係被在圖3C至圖4C之製程中形成之第一、第二及第三金屬材料層21a至21c嵌入，且形成嵌入式電極襯墊層21。此外，形成在頂部表面中之第三金屬材料層21c較佳經形成以與基板保護膜17之表面實質齊平。此外，形成在頂部表面中之第三材料層變為外部終端所連接之一電極襯墊部分28。
此外，由於基板保護膜17係在藉由無電電鍍形成第一、第二及第三金屬材料層21a至21c之製程中形成在基板12之背面側上，故基板保護膜17係形成在基板12之背面側中。因此，金屬材料層之膜並未形成在基板12之背面側上且金屬材料僅沈積在開口23中。
隨後，如圖4C所示，類似於一般製造方法，在成像區域3中之基板保護膜17之上部分上形成抗反射膜18、彩色濾光層19及晶片上透鏡20。因此，完成根據本實施例之固態成像裝置1。在本實施例中，由於開口23係被襯墊區域27中之嵌入式電極襯墊層21嵌入，故基板12之背面側中不存在一階躍。藉此，在形成彩色濾光層19或晶片上透鏡20時施加有機材料之製程中，抑制不均勻施加。因此，可在成像區域3中高精度地形成彩色濾光層19及晶片上透鏡20。
此外，在如圖6所示之相關技術之固態成像裝置100中，由於在與形成晶片上透鏡120之形狀之蝕刻製程相同之製程中形成襯墊區域127之開口123，故難以達成晶片上透鏡120之形狀之最佳化。但是，在本實施例中，在形成晶片上透鏡20之形狀之蝕刻製程期間，事先形成電極襯墊部分28且在襯墊區域27中用於形成開口123之製程與用於形成晶片上透鏡20之形狀之製程彼此分開。藉此，可達成晶片上透鏡20之形狀之最佳化。此外，由於嵌入式電極襯墊層21之頂部表面係由Au構成，故在形成彩色濾光層19或晶片上透鏡20時襯墊層21未被濕式製程或類似製程腐蝕。藉此，可避免在相關技術中發生在由Al構成之電極襯墊部分中之一黑變問題或氟吸收問題。
此外，在本實施例之固態成像裝置1中，由於嵌入式電極襯墊層21可藉由無電電鍍形成，故無需形成電鍍中所必需之一晶種層，且金屬材料可能易於沈積。
此外，在本實施例之固態成像裝置1中，由於外部終端所連接之電極襯墊部分28係由嵌入式電極襯墊層21之頂部表面中之由Au構成之第三金屬材料層21c構成，故在藉由薄Au線或類似物執行線接合之情況中可將相同材料施加至接合處。藉此，接合可在較低功率下執行且因此接合連接可能易於執行。
此外，在本實施例之固態成像裝置1中，由於開口123係被嵌入式電極襯墊層21嵌入，故電極襯墊部分28係形成在基板12之背面側上。藉此，無需將線接合放入開口23中(其在相關技術中係必需的)，且線接合與外部終端中間之連接可能易於達成。此外，可減小電極襯墊部分28之面積。此外，由於線接合26可經定位以與弱層(諸如形成在基板12之正面側上之佈線層13或黏著層15)分開，故可減少線接合的同時裂紋的發生。
在本實施例中，藉由憑藉在基板12中形成開口凹槽及將絕緣材料嵌入開口凹槽中而形成之絕緣層22執行嵌入式電極襯墊層21與基板12之間之絕緣。但是本揭示內容並不限於此。舉例而言，歸因於塗佈開口23之側壁之絕緣膜係在基極電極襯墊部分24所曝露之開口23形成後形成之事實，可保持嵌入式電極襯墊層21與基板12之間之絕緣。在本情況中，在圖3A之製程後，在基板12之表面(包含開口23之側壁及底部部分)上形成絕緣膜且藉由執行蝕刻使絕緣膜僅保留在開口23之一側壁上。
此外，在本實施例中，佈線3M係由鋁構成作為基極電極襯墊部分24，但是佈線3M可由銅形成。即使在由銅形成之佈線係用作基極電極襯墊部分24之情況中，仍可類似於本實施例藉由無電電鍍執行嵌入式電極襯墊層21之形成。
此外，在本實施例中，在嵌入式電極襯墊層21間，構成線接合26所連接之電極襯墊部分28之層係由Au形成。但是，除上述情況以外，該層可形成為包含穩定特性之金屬材料，諸如Ag。
本揭示內容之應用不限於偵測可見光之入射光量之分佈並使分佈成像為影像之固態成像裝置。即本揭示內容亦可應用於使紅外光、X射線、顆粒及類似物之入射量之分佈成像為影像之一固態成像裝置。此外，在廣義意義下，本揭示內容可應用於包含一固態成像裝置(一物理量分佈偵測裝置)(諸如偵測諸如壓力或靜電容量之其他物理量之分佈)並使其等成像為影像之一指紋偵測感測器之整個固態成像裝置。
此外，本揭示內容不限於按列單位按順序掃描像素部分之各單位像素並從各單位像素中讀取像素信號之固態成像裝置。本揭示內容可應用於按像素單元選擇任意像素並按像素單元從所選擇之像素讀取信號之之X-Y位址型固態成像裝置。
此外，固態成像裝置可為形成為一晶片之形狀或可為包含成像功能(其中收集並封包一像素部分、一信號處理部分及一光學系統)之模組形狀之形式。
此外，本揭示內容不限於應用於固態成像裝置且亦可應用於成像裝置。在此，成像裝置意謂相機系統，諸如數位靜態相機或一視訊相機、或包含成像功能之電子設備(諸如一行動電話)。此外，成像裝置包含具有安裝在電子設備上之一模組(即一相機模組)之形式之一成像裝置。
2.第二實施例：電子設備
接下來，將描述根據本揭示內容之一第二實施例之一電子設備。圖5係圖解說明根據本揭示內容之第二實施例之電子設備200之一示意組態圖。
本實施例之電子設備200為本揭示內容之上述第一實施例之固態成像裝置1係用作電子設備(相機)之情況中之實施例。
根據本實施例之電子設備200包含固態成像裝置1、一光學透鏡210、一快門單元211、一驅動電路212及一信號處理電路213。
光學透鏡210使來自目標之一影像光(入射光)成像在固態成像裝置1之成像表面上。藉此，按預定間隔將信號電荷儲存在固態成像裝置1中。
快門單元211控制光輻射間隔及光屏蔽間隔進入固態成像裝置1。
驅動電路212供應控制固態成像裝置1之轉移操作及快門單元211之快門操作之驅動信號。藉由供應自驅動電路212之驅動信號(時序信號)執行固態成像裝置1之信號轉移。信號處理電路213執行多種信號處理。將經歷信號處理之影像信號儲存在儲存媒體(諸如記憶體)上或輸出至一監視器。
在本實施例之電子設備200中，可在固態成像裝置1中達成穩定接合並改良晶片上透鏡之形狀之最佳化。因此改良影像品質。
可應用固態成像裝置1之電子設備200不限於一相機。即電子設備200可應用於一成像裝置，諸如一數位靜態相機及一行動電話或類似物中之一行動設備之一相機模組。
本揭示內容含有在2010年10月7日向日本專利局申請的日本優先權專利申請案JP 2010-227756中揭示的相關標的，該案之全文以引用的方式併入本文中。
熟習此項技術者應瞭解可取決於設計要求及其他因素發生各種修飾、組合、子組合及變更，只要其等在隨附申請專利範圍或其等效物之範圍內。
1．．．固態成像裝置
1M．．．佈線
2．．．像素
2M．．．佈線
3．．．成像區域
3M．．．佈線
4．．．垂直驅動電路
5．．．行信號處理電路
6．．．水平驅動電路
7．．．輸出電路
8．．．控制電路
9．．．垂直信號線
10．．．水平信號線
11．．．基板
12．．．基板
13．．．佈線層
14．．．層間絕緣膜
15．．．黏著層
16．．．支撐基板
17．．．基板保護膜
18．．．抗反射膜
19．．．彩色濾光層
20．．．晶片上透鏡
21．．．嵌入式電極襯墊層
21a．．．第一金屬材料層
21b．．．第二金屬材料層
21c．．．第三金屬材料層
22．．．絕緣層
23．．．開口
24．．．基極電極襯墊部分
25．．．黏著層
26．．．線接合
27．．．襯墊區域
28．．．電極襯墊部分
100．．．背側照明固態成像裝置
112．．．矽基板
113．．．佈線層
114．．．層間絕緣膜
115．．．黏著層
116．．．支撐基板
118．．．抗反射膜
119．．．彩色濾光層
120．．．晶片上透鏡
123．．．開口
124．．．襯墊電極
126．．．線接合
127．．．襯墊區域
200．．．電子設備
210．．．光學透鏡
211．．．快門單元
212．．．驅動電路
213．．．信號處理電路
PD．．．光二極體
圖1係圖解說明根據本揭示內容之一第一實施例之整體固態成像裝置之一示意組態圖。
圖2係圖解說明根據本揭示內容之第一實施例之固態成像裝置之一主要部分之一示意截面組態圖。
圖3A至圖3C係圖解說明根據本揭示內容之第一實施例之固態成像裝置之一製造方法之示意製程圖。
圖4A至圖4C係圖解說明根據本揭示內容之第一實施例之固態成像裝置之製造方法之示意製程圖。
圖5係圖解說明根據本揭示內容之一第二實施例之一電子設備之一示意組態圖。
圖6係圖解說明相關技術之固態成像裝置之一主要部分之一示意組態圖。
1．．．固態成像裝置
1M．．．佈線
2M．．．佈線
3．．．成像區域
3M．．．佈線
12．．．基板
13．．．佈線層
14．．．層間絕緣膜
15．．．黏著層
16．．．支撐基板
17．．．基板保護膜
18．．．抗反射膜
19．．．彩色濾光層
20．．．晶片上透鏡
21．．．嵌入式電極襯墊層
21a．．．第一金屬材料層
21b．．．第二金屬材料層
21c．．．第三金屬材料層
22．．．絕緣層
23．．．開口
24．．．基極電極襯墊部分
25．．．黏著層
26．．．線接合
27．．．襯墊區域
28．．．電極襯墊部分
PD．．．光二極體

Claims (8)

  1. 一種固態成像裝置，其包括：一基板，其中形成包含光電轉換器之複數個像素；一佈線層，其包含經由該基板之一正面側中之一層間絕緣膜形成之複數個層中之佈線；一基極電極襯墊部分，其包含形成在該佈線層中之該等佈線之一部分；一開口，其從該基板之一背面側穿透該基板並到達該基極電極襯墊部分；及一嵌入式電極襯墊層，其經形成以藉由無電電鍍嵌入該開口中，其中該嵌入式電極襯墊層之至少一表面包含藉由無電電鍍形成之包含Au或Ag之一金屬材料層，其中該嵌入式電極襯墊層包含藉由無電電鍍形成之包含Ni之一金屬材料層，其中該嵌入式電極襯墊層從該基極電極襯墊部分側開始按順序包含一Ni層、一Pd層及一Au層。
  2. 一種一固態成像裝置之製造方法，其包括：在一基板中形成包含光電轉換器之複數個像素；經由該基板之一正面側中之一層間絕緣膜形成包含複數個佈線之一佈線層；在該基板之一背面側中形成一基板保護膜；形成一開口，其從該基板之該背面側穿透該基板並到達包含該佈線層之該等佈線之一部分之一基極電極襯墊部分；藉由無電電鍍在該開口中形成一嵌入式電極襯墊層； 及形成從該基極電極襯墊部分側開始按順序包含一Ni層、一Pd層及一Au層之該嵌入式電極襯墊層。
  3. 如請求項2之一固態成像裝置之製造方法，其進一步包括：透過無電電鍍藉由包含Au或Ag之一金屬材料層形成該嵌入式電極襯墊層之至少一表面。
  4. 如請求項3之一固態成像裝置之製造方法，其進一步包括：在形成該嵌入式電極襯墊層後在該基板之該背面側上形成一晶片上透鏡。
  5. 一種電子設備，其包括：一光學透鏡；一固態成像裝置，其包含一基板，其中形成包含光電轉換器之複數個像素；一佈線層，其包含經由該基板之一正面側中之一層間絕緣膜形成之複數個層中之佈線；一基極電極襯墊部分，其包含形成在該佈線層中之該等佈線之一部分；一開口，其從該基板之一背面側穿透該基板並到達該基極電極襯墊部分；及一嵌入式電極襯墊層，其經形成以藉由無電電鍍嵌入該開口中且聚焦於該光學透鏡中之光係入射至該嵌入式電極襯墊層上；及一信號處理電路，其處理輸出自該固態成像裝置之一輸出信號。
  6. 如請求項5之電子設備，其中該嵌入式電極襯墊層之至少一表面包含藉由無電電鍍形成之包含Au或Ag之一金屬材料層。
  7. 如請求項6之電子設備，其中該嵌入式電極襯墊層包含藉由無電電鍍形成之包含Ni之一金屬材料層。
  8. 如請求項7之電子設備，其中該嵌入式電極襯墊層從該基極電極襯墊部分側開始按順序包含一Ni層、一Pd層及一Au層。
TW100132724A 2010-10-07 2011-09-09 固態成像裝置及其製造方法及電子設備 TWI443816B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010227756A JP2012084609A (ja) 2010-10-07 2010-10-07 固体撮像装置とその製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
TW201222800A TW201222800A (en) 2012-06-01
TWI443816B true TWI443816B (zh) 2014-07-01

Family

ID=45924478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132724A TWI443816B (zh) 2010-10-07 2011-09-09 固態成像裝置及其製造方法及電子設備

Country Status (5)

Country Link
US (1) US9263490B2 (zh)
JP (1) JP2012084609A (zh)
KR (1) KR20120036259A (zh)
CN (1) CN102446934B (zh)
TW (1) TWI443816B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2014044989A (ja) * 2012-08-24 2014-03-13 Sony Corp 半導体装置および電子機器
NL2011568A (en) * 2012-10-31 2014-05-06 Asml Netherlands Bv Sensor and lithographic apparatus.
JP2014154812A (ja) * 2013-02-13 2014-08-25 Olympus Corp 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP6034725B2 (ja) * 2013-03-05 2016-11-30 太陽誘電株式会社 カメラモジュール
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US9748301B2 (en) * 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2017061273A1 (ja) * 2015-10-05 2017-04-13 ソニー株式会社 撮像装置、製造方法
US9847359B2 (en) * 2015-11-17 2017-12-19 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
JP2018061000A (ja) * 2016-09-30 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
WO2018061481A1 (ja) 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
KR102654485B1 (ko) 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10283550B2 (en) * 2017-03-28 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, back-side illuminated image sensor and method for manufacturing the same
JP6236181B2 (ja) * 2017-04-05 2017-11-22 キヤノン株式会社 固体撮像装置およびその製造方法
KR102412617B1 (ko) 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
JP2019216187A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
CN116998017A (zh) * 2021-03-30 2023-11-03 索尼半导体解决方案公司 光电检测装置和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542152B1 (en) * 1991-11-08 1999-07-14 Canon Kabushiki Kaisha Laminated solid-state image sensing apparatus and method of manufacturing the same
JP4945865B2 (ja) * 2001-08-27 2012-06-06 ソニー株式会社 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4534484B2 (ja) * 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
JP2005347707A (ja) * 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
JP2005353631A (ja) 2004-06-08 2005-12-22 Sony Corp 固体撮像装置の製造方法
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
TWI413240B (zh) * 2007-05-07 2013-10-21 Sony Corp A solid-state imaging device, a manufacturing method thereof, and an image pickup device
JP5159192B2 (ja) * 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
TWI351087B (en) * 2007-10-16 2011-10-21 Unimicron Technology Corp Package substrate and method for fabricating the same
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP2010050371A (ja) * 2008-08-25 2010-03-04 Panasonic Corp 高周波デバイス及びその製造方法
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles

Also Published As

Publication number Publication date
JP2012084609A (ja) 2012-04-26
US20120086092A1 (en) 2012-04-12
KR20120036259A (ko) 2012-04-17
CN102446934A (zh) 2012-05-09
TW201222800A (en) 2012-06-01
CN102446934B (zh) 2016-08-03
US9263490B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
TWI443816B (zh) 固態成像裝置及其製造方法及電子設備
US11289527B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US11948833B2 (en) Multilayer light detecting device and electronic apparatus
US9006018B2 (en) Method of manufacturing a solid-state imaging device
US8604576B2 (en) Low stress cavity package for back side illuminated image sensor, and method of making same
JP2011151375A (ja) 半導体装置とその製造方法、及び電子機器
KR102079407B1 (ko) 반도체 장치의 제조 방법
WO2019171787A1 (ja) 撮像素子および撮像素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees