JP2016033963A - 半導体パッケージ及びその製造方法、並びに撮像装置 - Google Patents

Abstract

【課題】イメージセンサをパッケージングする際に、より薄型化することができるようにする。【解決手段】光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、半導体チップが搭載される部分が貫通され、その部分に半導体チップが固定される基板と、半導体チップと基板を、画素が露出するように覆うモールド樹脂と、モールド樹脂内に形成される、基板と半導体チップとを電気的に接続するボンディングワイヤと、モールド樹脂上に固定されて画素に光を入射させるガラスとを備える半導体パッケージが提供される。本技術は、例えば、CMOSイメージセンサをパッケージングする際に適用することができる。【選択図】図１

Description

本技術は、半導体パッケージ及びその製造方法、並びに撮像装置に関し、特に、より薄型化を図ることができるようにした半導体パッケージ及びその製造方法、並びに撮像装置に関する。

基板上に搭載される半導体チップを、封止用の樹脂により封止した半導体パッケージが提案されている（例えば、特許文献１，２参照）。

特開２００８−７８４８３号公報 特開２００４−３１９５７７号公報

ところで、半導体チップとして、イメージセンサを収納する半導体パッケージにおいては、デジタルスチルカメラ等の撮像装置の小型化などに伴い、その薄型化が要求されている。

本技術はこのような状況に鑑みてなされたものであり、半導体チップとしてのイメージセンサを収納した半導体パッケージを、より薄型化することができるようにするものである。

本技術の一側面の半導体パッケージは、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、前記半導体チップが搭載される部分が貫通され、その部分に前記半導体チップが固定される基板と、前記半導体チップと前記基板を、前記画素が露出するように覆うモールド樹脂と、前記モールド樹脂内に形成される、前記基板と前記半導体チップとを電気的に接続するボンディングワイヤと、前記モールド樹脂上に固定されて前記画素に光を入射させる透明部材とを備える半導体パッケージである。

前記画素アレイ部の周辺に、前記モールド樹脂が、前記画素に流れ込むことを防止するためのポリイミドリングが形成されているようにすることができる。

前記ボンディングワイヤによる配線は、銅配線からなるようにすることができる。

前記モールド樹脂は、フレアの発生を抑制可能な樹脂からなるようにすることができる。

前記半導体チップは、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ又はCCD（Charge Coupled Device）イメージセンサであるようにすることができる。

本技術の一側面の半導体パッケージの製造方法は、半導体チップが搭載される部分が貫通されている基板上に、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップを固定する工程と、前記基板と前記半導体チップとを、ボンディングワイヤにより電気的に接続する工程と、前記画素が露出するように、前記半導体チップと前記基板を覆うモールド樹脂を形成する工程と、前記画素に光を入射させる透明部材を、前記モールド樹脂上に固定する工程とを含む半導体パッケージの製造方法である。

本技術の一側面の撮像装置は、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、前記半導体チップが搭載される部分が貫通され、その部分に前記半導体チップが固定される基板と、前記半導体チップと前記基板を、前記画素が露出するように覆うモールド樹脂と、前記モールド樹脂内に形成される、前記基板と前記半導体チップとを電気的に接続するボンディングワイヤと、前記モールド樹脂上に固定されて前記画素に光を入射させる透明部材とを有する半導体パッケージを搭載した撮像装置である。

本技術の一側面の半導体パッケージ及びその製造方法、並びに撮像装置においては、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップが、当該半導体チップが搭載される部分が貫通された基板のその部分に固定され、半導体チップと基板が、画素が露出するようにモールド樹脂により覆われ、基板と半導体チップとを電気的に接続するボンディングワイヤが、モールド樹脂内に形成され、画素に光を入射させる透明部材が、モールド樹脂上に固定される。

本技術の一側面によれば、半導体チップとしてのイメージセンサを収納した半導体パッケージをより薄型化することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術を適用した半導体パッケージの一実施の形態を示す断面図である。 半導体チップの構成例を示す上面図である。 半導体パッケージの製造工程の流れを説明するフローチャートである。 基板受け入れ工程、基板洗浄工程、及び、基板プラズマ工程を説明する図である。 ポリイミドシート貼り付け工程を説明する図である。 ダイボンド工程、及び、ワイヤボンド工程を説明する図である。 モールド工程、ポリイミドシート剥離工程、及び、製品洗浄工程を説明する図である。 ガラスシール工程、及び、シートマウント工程を説明する図である。 パッケージダイシング工程、パッケージソート工程、及び、Ｃ撮工程を説明する図である。 本技術を適用した撮像装置の一実施の形態を示すブロック図である。

以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。

１．半導体パッケージの構成
２．半導体パッケージの製造工程
３．撮像装置の構成

＜１．半導体パッケージの構成＞

（半導体パッケージの構成）
図１は、本技術を適用した半導体パッケージの一実施の形態を示す断面図である。

図１において、半導体パッケージ１は、イメージセンサとしての半導体チップ１０を収納してパッケージングしている。半導体パッケージ１は、半導体チップ１０、基板２０、配線パターン２１、ダイボンド樹脂２２、ボンディングワイヤ２３、モールド樹脂２４、ガラスシール剤２５、及び、ガラス２６から構成される。

半導体チップ１０は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）イメージセンサ等の固体撮像装置である。半導体チップ１０は、光電変換素子（フォトダイオード）を有する複数の画素が行列状に２次元配置される画素アレイ部と、画素の駆動やA/D（Analog/Digital）変換などを行う周辺回路部から構成される。

基板２０は、例えばFR4（Flame Retardant Type 4）基板などからなり、半導体チップ１０が搭載されるダイパット部があらかじめ貫通されている。このくり貫かれた開口部分に、半導体チップ１０が配置され、ダイボンド樹脂２２により固定されることになる。

なお、図１に示すように、半導体パッケージ１の製造工程においては、基板２０の裏面側に、ポリイミドシート４１が貼り付けられ、半導体チップ１０を搭載するための台座（ダイパット）が形成されることになる。また、このポリイミドシート４１は、当該製造工程においてモールド樹脂２４が形成された後は、剥がされることになる。

また、半導体チップ１０が固定される領域の周囲には、半導体チップ１０を囲むように基板２０ａ，２０ｂが形成されている。基板２０ａ，２０ｂは、複数の配線パターン２１ａ，２１ｂを有する多層構造の配線層を含んでいる。半導体チップ１０（のパッド部）と、基板２０ａ，２０ｂ（のリード部）とは、ボンディングワイヤ２３ａ，２３ｂを介して電気的に接続されている。

なお、基板２０において、その配線基板は、半導体チップ１０が固定される領域の周囲の全てに形成されるようにしてもよいし、その一部の領域のみに形成されるようにしてもよい。

ここで、半導体パッケージ１においては、半導体チップ１０における画素アレイ部に２次元配置された複数の画素（図２の受光面１０１）が露出するようにモールディングが行われており、半導体チップ１０の一部や基板２０ａ，２０ｂ、ボンディングワイヤ２３ａ，２３ｂなどは、モールド樹脂２４ａ，２４ｂで覆われている。すなわち、モールド樹脂２４は、半導体チップ１０における画素アレイ部に２次元配置された複数の画素（図２の受光面１０１）に光が入射されるような開口部分を有して形成されている。

図２は、図１の矢印Ａの方向から半導体チップ１０を見た場合を示す上面図である。図２において、半導体チップ１０の受光面１０１の領域の周囲には、前工程（ウェハ工程）において、複数のポリイミドリング（PIリング）１０２が形成されている。このポリイミドリング１０２により、モールディングの際に、モールド樹脂２４が、受光面１０１（有効画素）内に流れ込むことを防止することができる。なお、図２の例では、ポリイミドリング１０２が、４重のリング状に形成されているが、ポリイミドリング１０２の本数は任意であって、例えば設計条件等により変更される。

また、ボンディングワイヤ２３は、モールド樹脂２４内に形成されていることから、配線腐食を防止することが可能となるので、その配線を、銅（Cu）配線（カッパー配線）とすることができる。さらに、イメージセンサの場合、その温度が上昇すると暗電流によるノイズが増加し、画質の悪化につながる恐れがあるが、モールド樹脂２４が介在することで、イメージセンサに対する断熱の役割も果たすことができる。

図１の説明に戻り、モールド樹脂２４ａ，２４ｂ上には、ガラスシール剤２５ａ，２５ｂによりガラス２６が固定されている。ガラス２６は、透明部材の一例であって、矩形形状の透明なガラス板からなる。ガラス２６は、半導体チップ１０における画素アレイ部に２次元配置された複数の画素（図２の受光面１０１）に光を入射させる役割を果たしている。

なお、ガラス２６から入射した光が、モールド樹脂２４の表面等に反射して、半導体チップ１０の受光面１０１（図２）に入り込むことにより、フレアが発生する恐れがあるが、モールド樹脂２４を、フレアの発生を抑制可能な樹脂からなるようにすることで、これを回避することができる。ここでは、例えば、モールド樹脂２４に対して梨地仕上げを施したり、モールド樹脂２４として光を吸収するような物性を有する樹脂を用いたりすることで、フレアの発生を抑制することができる。

本技術を適用した半導体パッケージ１は、以上のような構造を有する。そして、半導体パッケージ１においては、図１の構造を採用することで、より薄型化を図ることが可能となる。

具体的には、本技術の発明者の詳細なるシミュレーションによれば、図１の半導体パッケージ１の構造を採用することで、ダイボンド樹脂２２の厚みは30μm，半導体チップ１０の厚みは150μm，ボンディングワイヤ２３のループの高さは120μm，ボンディングワイヤ２３の配線を考慮したモールド樹脂２４の表面の厚みは50μm，ガラスシール剤２５の厚みは10μm，ガラス２６の厚みは300μmとすることができることが確認された。ただし、半導体チップ１０の厚みは、当該シミュレーション時における最薄の半導体チップ１０の厚さとしている。

このように、図１の半導体パッケージ１は、その厚みを660μmとすることが可能となるが、例えば、従来のイメージセンサの半導体パッケージ（セラミックパッケージ）を用いた場合にはその厚みが1.52mmとされるので、図１の半導体パッケージ１では、従来のイメージセンサの半導体パッケージと比べて、その厚みを860μm薄くする（シュリンクする）ことが可能となることが確認された。

また、半導体パッケージ１においては、半導体チップ１０が搭載されるダイパット部があらかじめ貫通されている基板２０が用いられ、このくり貫かれた開口部分に、半導体チップ１０が配置されて固定されるため、半導体パッケージ１の厚みや、ボンディングワイヤ２３のループの形状などに依存することなく、薄型化が可能となる。

また、ボンディングワイヤ２３が形成された領域まで中空構造となる構造を採用した場合、配線腐食が生じることから、銅ワイヤを用いた銅配線（カッパー配線）ではなく、金ワイヤを用いた金配線を採用する必要があったが、半導体パッケージ１の構造であると、モールド樹脂２４内にボンディングワイヤ２３が形成されることから、銅配線を採用することができる。すなわち、銅ワイヤは、金ワイヤと比べてコストが低く、電気導電性に優れているが、表面の酸化を防止する必要があるので、モールド樹脂２４により封止することで、配線腐食を防止するようにしている。

さらに、基板２０の裏面側から、半導体チップ１０の底面が露出する構造となっているため、半導体チップ１０の放熱性を確保しやすく、その結果、半導体チップ１０の温度上昇を抑制することができる。特に、イメージセンサの場合、その温度が上昇すると暗電流によるノイズが増加し、画質の悪化につながる恐れがあるため、イメージセンサの放熱性を確保することで、画質の悪化を抑制することができる。

＜２．半導体パッケージの製造工程＞

次に、図３のフローチャートを参照して、図１の半導体パッケージ１の製造工程の流れについて説明する。なお、図３の製造工程は、後工程に相当するものであって、前工程（ウェハ工程）により、半導体チップ１０が完成されている。また、図４乃至図９には、図３の製造工程が模式的に表されており、それらの図面を適宜参照しながら、図３における各工程の詳細な内容を説明するものとする。

（基板受け入れ工程）
ステップＳ１１においては、基板受け入れ工程が行われる。この基板受け入れ工程では、図４に示すように、半導体チップ１０が搭載されるダイパット部が貫通された基板２０が受け入れられる。なお、基板２０においては、その開口部を囲むように配線基板が形成されている。

（基板洗浄・基板プラズマ工程）
ステップ１２においては、基板洗浄工程が行われる。この基板洗浄工程では、例えば各種の薬品等を用いて、基板２０の表面の洗浄が行われる（図４の２０１）。ステップＳ１３においては、基板プラズマ工程が行われる。この基板プラズマ工程では、基板２０に対するプラズマ処理が行われる（図４の２０２）。

（ポリイミドシート貼り付け工程）
ステップＳ１４においては、ポリイミドシート（PIシート）貼り付け工程が行われる。このポリイミドシート貼り付け工程では、図５に示すように、基板２０の裏面側に、ポリイミドシート４１が貼り付けられる。すなわち、ポリイミドシート４１によって、基板２０における開口部に、半導体チップ１０を搭載するための台座（ダイパット）が形成されることになる。なお、ここでは、モールド工程（Ｓ１７）を考慮して、耐熱性のあるポリイミドシート４１が用いられる。

（ダイボンド・ワイヤボンド工程）
ステップＳ１５，Ｓ１６においては、ダイボンド工程とワイヤボンド工程が行われる。これらの工程では、図６に示すように、ワイヤボンド工程時に接合に問題がない場合に、基板２０における開口部に貼り付けられたポリイミドシート４１上に、半導体チップ１０を直接置くことが可能となるので、ポリイミドシート４１上に半導体チップ１０が搭載される。

また、ダイボンド工程が必要となる場合には、ポリイミドシート４１上に、ダイボンド樹脂２２を塗布して、半導体チップ１０を圧着することで、ダイボンディングが行われる。なお、ダイボンド工程においては、ダイボンド樹脂２２のほか、ポリイミドシート４１上の半導体チップ接合フィルム（DAF（Die Attach Film））を用いてダイボンディングが行われるようにしてもよい。

また、ワイヤボンド工程では、図６に示すように、半導体チップ１０のパッド部と、基板２０のリード部とを、ボンディングワイヤ２３により接続することで、ワイヤボンディングが行われる。これにより、半導体チップ１０と基板２０とが電気的に接続されることになる。なお、ボンディングワイヤ２３は、モールド樹脂２４内に形成されることから、配線腐食を防止することができるので、その配線を、銅配線（カッパー配線）とすることができる。

（モールド工程）
ステップＳ１７においては、モールド工程が行われる。このモールド工程では、図７に示すように、半導体チップ１０における画素アレイ部に２次元配置された複数の画素（図２の受光面１０１）が露出するようにモールディングが行われる。

なお、ここでは、半導体チップ１０の受光面１０１（図２）の領域の周囲には、前工程（ウェハ工程）において、複数のポリイミドリング１０２（図２）が形成されているため、当該モールディングの際に、モールド樹脂２４が、受光面１０１（有効画素）内に流れ込むことはない。

また、例えば、モールド樹脂２４に対して梨地仕上げを施したり、モールド樹脂２４として光を吸収するような物性を有する樹脂を用いたりすることで、ガラス２６から入射した光が、モールド樹脂２４の表面等に反射して、半導体チップ１０の受光面１０１（図２）に入り込むことで発生するフレアを抑制することができる。

（ポリイミドシート剥離工程）
ステップＳ１８においては、ポリイミドシート剥離工程が行われる。このポリイミドシート剥離工程では、図７に示すように、ポリイミドシート貼り付け工程（Ｓ１４）で、基板２０の裏面側に貼り付けられたポリイミドシート４１が剥がされる。すなわち、モールド工程（Ｓ１７）により、モールディングが行われることで、半導体チップ１０を含むブロック体が形成されるので、ポリイミドシート４１を剥がすことが可能となる。これにより、半導体チップ１０の底面が、基板２０の裏面側から露出することになるので、半導体チップ１０の放熱性を確保することができる。

（製品洗浄工程）
ステップＳ１９においては、製品洗浄工程が行われる。この製品洗浄工程では、図７に示すように、例えば超音波を用いて、製品の洗浄が行われる（図７の２０３）。

（ガラスシール・シートマウント工程）
ステップＳ２０においては、ガラスシール工程が行われる。このガラスシール工程では、図８に示すように、モールド樹脂２４上に、ガラスシール剤２５を塗布して、ガラス２６を圧着することで、ガラス２６が固定される。そして、シートマウント工程が行われ（Ｓ２１）、シート状態の製品がマウントされる。

（パッケージダイシング・ソート・Ｃ撮工程）
ステップＳ２２においては、パッケージダイシング工程が行われる。このパッケージダイシング工程では、図９に示すように、ブレード２０４によって基板２０等が矩形状に切断され、半導体パッケージ１が切り出される（個片化される）。そして、当該パッケージダイシング工程により切り出された複数の半導体パッケージ１に対する、パッケージソート工程とＣ撮（FC）工程が行われ（Ｓ２３，Ｓ２４）、前工程の後に行われる後工程が完了する。

以上、本技術を適用した半導体パッケージ１の製造工程について説明した。この製造工程においては、半導体チップ１０が搭載される部分が貫通されている基板２０上に、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップ１０を固定する工程と、基板１０と半導体チップ２０とを、ボンディングワイヤ２３により電気的に接続する工程と、画素が露出するように、半導体チップ１０と基板２０を覆うモールド樹脂２４を形成する工程と、画素に光を入射させるガラス２６を、モールド樹脂２４上に固定する工程とが行われることで、図１の半導体パッケージ１が製造されることになる。

＜３．撮像装置の構成＞

図１０は、本技術を適用した撮像装置の一実施の形態を示すブロック図である。

図１０において、撮像装置３００は、光学部３０１、固体撮像装置３０２、DSP（Digital Signal Processor）回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び、電源部３０８から構成される。また、撮像装置３００において、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び、電源部３０８は、バスライン３０９を介して相互に接続されている。

光学部３０１は、レンズ群等から構成され、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の受光面上に結像する。固体撮像装置３０２は、CMOSイメージセンサ等の半導体チップ１０に相当するものであって、上述した半導体パッケージ１に収納されている。固体撮像装置３０２は、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する。固体撮像装置３０２は、光学部３０１によって受光面上に結像された入射光の光量を、画素単位で電気信号に変換して、DSP回路３０３に出力する。

DSP回路３０３は、固体撮像装置３０２からの信号に対してカメラ信号処理を施す。当該信号処理により得られる画像データは、フレームメモリ３０４に一時的に格納され、表示部３０５又は記録部３０６に供給される。表示部３０５は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等から構成され、固体撮像装置３０２で撮像された動画又は静止画を表示する。記録部３０６は、固体撮像装置３０２で撮像された動画又は静止画の画像データを、半導体メモリやビデオテープ等の記録媒体に記録する。

操作部３０７は、ユーザからの操作に従い、撮像装置３００が有する各種の機能についての操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、及び、操作部３０７の動作に必要となる電力を、これらの供給対象に対して適宜供給する。

なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやデジタルビデオカメラだけでなく、携帯電話機、スマートフォン、タブレット型デバイス、又はパーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、本技術を適用した撮像装置は、他の情報処理装置に装着して使用される（又は組み込みデバイスとして搭載される）カメラモジュールであってもよい。

また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

さらに、本技術は、以下のような構成をとることができる。

（１）
光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、
前記半導体チップが搭載される部分が貫通され、その部分に前記半導体チップが固定される基板と、
前記半導体チップと前記基板を、前記画素が露出するように覆うモールド樹脂と、
前記モールド樹脂内に形成される、前記基板と前記半導体チップとを電気的に接続するボンディングワイヤと、
前記モールド樹脂上に固定されて前記画素に光を入射させる透明部材と
を備える半導体パッケージ。
（２）
前記画素アレイ部の周辺に、前記モールド樹脂が、前記画素に流れ込むことを防止するためのポリイミドリングが形成されている
（１）に記載の半導体パッケージ。
（３）
前記ボンディングワイヤによる配線は、銅配線からなる
（１）又は（２）のいずれかに記載の半導体パッケージ。
（４）
前記モールド樹脂は、フレアの発生を抑制可能な樹脂からなる
（１）乃至（３）のいずれかに記載の半導体パッケージ。
（５）
前記半導体チップは、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ又はCCD（Charge Coupled Device）イメージセンサである
（１）乃至（４）のいずれかに記載の半導体パッケージ。
（６）
半導体チップが搭載される部分が貫通されている基板上に、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップを固定する工程と、
前記基板と前記半導体チップとを、ボンディングワイヤにより電気的に接続する工程と、
前記画素が露出するように、前記半導体チップと前記基板を覆うモールド樹脂を形成する工程と、
前記画素に光を入射させる透明部材を、前記モールド樹脂上に固定する工程と
を含む半導体パッケージの製造方法。
（７）
光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、
前記半導体チップが搭載される部分が貫通され、その部分に前記半導体チップが固定される基板と、
前記半導体チップと前記基板を、前記画素が露出するように覆うモールド樹脂と、
前記モールド樹脂内に形成される、前記基板と前記半導体チップとを電気的に接続するボンディングワイヤと、
前記モールド樹脂上に固定されて前記画素に光を入射させる透明部材と
を有する半導体パッケージ
を搭載した撮像装置。

１ 半導体パッケージ， １０ 半導体チップ， ２０，２０ａ，２０ｂ 基板， ２１，２１ａ，２１ｂ 配線パターン， ２２ ダイボンド樹脂， ２３，２３ａ，２３ｂ ボンディングワイヤ， ２４，２４ａ，２４ｂ モールド樹脂， ２５，２５ａ，２５ｂ ガラスシール剤， ２６ ガラス， ４１ ポリイミドシート， ３００ 撮像装置， ３０２ 固体撮像装置

Claims (7)

1. 光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、
   前記半導体チップが搭載される部分が貫通され、その部分に前記半導体チップが固定される基板と、
   前記半導体チップと前記基板を、前記画素が露出するように覆うモールド樹脂と、
   前記モールド樹脂内に形成される、前記基板と前記半導体チップとを電気的に接続するボンディングワイヤと、
   前記モールド樹脂上に固定されて前記画素に光を入射させる透明部材と
   を備える半導体パッケージ。
2. 前記画素アレイ部の周辺に、前記モールド樹脂が、前記画素に流れ込むことを防止するためのポリイミドリングが形成されている
   請求項１に記載の半導体パッケージ。
3. 前記ボンディングワイヤによる配線は、銅配線からなる
   請求項１に記載の半導体パッケージ。
4. 前記モールド樹脂は、フレアの発生を抑制可能な樹脂からなる
   請求項１に記載の半導体パッケージ。
5. 前記半導体チップは、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ又はCCD（Charge Coupled Device）イメージセンサである
   請求項１に記載の半導体パッケージ。
6. 半導体チップが搭載される部分が貫通されている基板上に、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップを固定する工程と、
   前記基板と前記半導体チップとを、ボンディングワイヤにより電気的に接続する工程と、
   前記画素が露出するように、前記半導体チップと前記基板を覆うモールド樹脂を形成する工程と、
   前記画素に光を入射させる透明部材を、前記モールド樹脂上に固定する工程と
   を含む半導体パッケージの製造方法。
7. 光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部とその周辺回路部とを有する半導体チップと、
   前記半導体チップが搭載される部分が貫通され、その部分に前記半導体チップが固定される基板と、
   前記半導体チップと前記基板を、前記画素が露出するように覆うモールド樹脂と、
   前記モールド樹脂内に形成される、前記基板と前記半導体チップとを電気的に接続するボンディングワイヤと、
   前記モールド樹脂上に固定されて前記画素に光を入射させる透明部材と
   を有する半導体パッケージ
   を搭載した撮像装置。

Images