JP4836409B2 - 光半導体集積回路装置 - Google Patents

光半導体集積回路装置 Download PDF

Info

Publication number
JP4836409B2
JP4836409B2 JP2004097548A JP2004097548A JP4836409B2 JP 4836409 B2 JP4836409 B2 JP 4836409B2 JP 2004097548 A JP2004097548 A JP 2004097548A JP 2004097548 A JP2004097548 A JP 2004097548A JP 4836409 B2 JP4836409 B2 JP 4836409B2
Authority
JP
Japan
Prior art keywords
film
region
photodiode
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004097548A
Other languages
English (en)
Other versions
JP2005286093A (ja
Inventor
強 高橋
克也 岡部
明 初谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2004097548A priority Critical patent/JP4836409B2/ja
Priority to US11/086,989 priority patent/US7473945B2/en
Priority to CNB2005100639270A priority patent/CN100536147C/zh
Publication of JP2005286093A publication Critical patent/JP2005286093A/ja
Application granted granted Critical
Publication of JP4836409B2 publication Critical patent/JP4836409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光信号を電気信号に変換するためのフォトダイオードを内臓した光半導体集積回路装置に関するものである。
赤外線などによる光信号伝達手段の受信側、又は光ピックアップ装置の光信号読み取り装置などでは、受光用のフォトダイオードをその周辺回路と共に集積化した光半導体装置が用いられるようになってきた。IC化した装置は、個別部品でハイブリッド化したものに比べてコストダウンが期待でき、また外部電磁界による雑音に対して強いというメリットを有する。上記フォトダイオード内蔵半導体装置は、周辺回路への光入射による余分な光電流が生じないよう、フォトダイオード部分以外の領域を入射光から遮断する必要がある。
図9は上記フォトダイオード内蔵半導体装置の一例を示したものである(特許文献1参照)。
図中にフォトダイオード51とNPNトランジスタ52を示す。
はP型の単結晶シリコン半導体基板、54は基板53上に気相成長法により形成したノンドープの第1のエピタキシャル層、55はエピタキシャル層54上に気相成長法により形成したN−型の第2のエピタキシャル層である。基板53の比抵抗は2〜4Ω・cmである。そして、第1のエピタキシャル層54は厚さ5〜10um,比抵抗は50Ω・cm以上である。そして、第2のエピタキシャル層55は厚さ2〜5um,比抵抗は約1Ω・cmである。
基板53、第1のエピタキシャル層54および第2のエピタキシャル層55は、エピタキシャル層55表面から基板53に達するP型の分離領域56によって、フォトダイオード51形成用の第1の島領域57とNPNトランジスタ52形成用の第2の島領域58とに区画する。この分離領域56は、基板53表面から上下方向に拡散した第1の分離領域59、第1のエピタキシャル層54表面から上下方向に拡散した第2の分離領域60および第2のエピタキシャル層55の表面から拡散した第3の分離領域61から成る。第1と第2の島領域57,58は、分離領域56と第1、第2のエピタキシャル層54、55との境界および基板53と第1のエピタキシャル層54との境界で各々が完全に囲まれるようにする。
第1の島領域57には、フォトダイオード51のN+型拡散領域62を形成する。基板53をPIN(Positive−Intrinsic−Negative)接合のPositiveとし、第1、第2のエピタキシャル層54、55をPIN接合のIntrinsicとし、N+型拡散領域62をPIN接合のNegativeとしてPIN接合を形成することでフォトダイオード51を形成する。
第2の島領域58には、NPNトランジスタ52を形成する。NPNトランジスタ52は、N型コレクタ領域66、N型の埋め込み層63、P型ベース領域64、N型エミッタ領域65とで構成する。
N型コレクタ領域66は第2のエピタキシャル層55の表面からN型の埋め込み層63に連結するように形成する。N型の埋め込み層63は第1、第2のエピタキシャル層54、55との境界にまたがるようにして形成する。P型ベース領域64は第2のエピタキシャル層55の表面に形成する。N型エミッタ領域65はベース領域64の表面に形成する。
第2のエピタキシャル層55の表面を酸化膜67で覆い、部分的に開孔してコンタクトホールを形成する。このコンタクトホールはNPNトランジスタ52のエミッタ領域65、P型ベース領域64、コレクタ領域66とフォトダイオード51のN+型拡散領域62と分離領域56上に形成する。このコンタクトホールを介してNPNトランジスタ52領域にコレクタ電極48、ベース電極49、エミッタ電極50を配設する。フォトダイオード51のN+型拡散領域62にカソード電極46、分離領域56にアノード電極47を配設する。
酸化膜67と各電極46、47、48、49、50の上に酸化膜68を形成する。酸化膜68の上にAl層45を遮光膜として形成する。Al層45はフォトダイオード51の部分は開口する。フォトダイオード51上の酸化膜厚はNPNトランジスタ52上の酸化膜厚とほぼ同じである。
特開平10−107242号公報
記録密度の向上に伴い使用する波長も短くなって近年は波長405nmのブルーレーザが着目されている。
しかし、ブルーレーザー用のフォトダイオードでは、チップを封止する透明パッケージに用いる樹脂が入射光のエネルギーを吸収して、パッケージが焼けてしまう。従って、ICパッケージとして樹脂を用いずにチップを気密する中空パッケージを採用しなければならない。その結果フォトダイオード受光領域上の絶縁膜は中空パッケージの空気にさらされることになるので、空気と絶縁膜との屈折率の差に起因して絶縁膜表面での入射光の反射が生じ、これが絶縁膜の膜厚に依存性をもつので、結果としてフォトダイオードの感度が絶縁膜のばらつきによって影響を受けるという問題が知られている。この問題を解決するためには、受光領域上の絶縁膜を除去することが望ましい。一方、上述した遮光膜は不要な光の進入を防ぐためにフォトダイオードの近傍まで被覆することが望ましい。しかしながら、近年のLSIの高集積化と多層配線化により絶縁膜の合計膜厚は増大する一方であり、斯様な絶縁膜に開口を設けて絶縁膜上に遮光膜を形成すると、開口部の段差で遮光膜が破断するという問題があった。
本発明は、上述した各事情に鑑みて成されたものであり、
第一に半導体層に形成されたフォトダイオードを内蔵する光半導体集積回路装置において、前記半導体層表面に積層された絶縁層には、前記フォトダイオードの受光領域上に開口部が階段状に形成され、前記絶縁層の上には遮光膜を被覆したことを特徴とする。
第二に前記遮光膜が前記開口部の内壁及び前記開口部に露出する前記フォトダイオードの近傍まで延在することを特徴とする。
第三に前記遮光膜がアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金である事を特徴とする
第一に開口部を階段状に形成したことで、開口部の段差が低減される。それにより、その上に被覆する遮光膜のステップカバレッジが改善される。従って、フォトダイオードの受光領域上面にある開口部の段差で遮光膜は破断しない。従って、従来の遮光膜が破断するという問題は解決される。
第二に遮光膜が開口部の内壁及び開口部に露出するフォトダイオードの近傍まで延在することで、不要な光の進入を最大限に防ぐことができる。
第三に遮光膜としてアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金が使用できることで、遮光膜を形成するためにかかる費用を少なくすることができる。
以下に本発明の一実施例について図面を参照しながら詳細に説明する。
図1はフォトダイオード2とNPNトランジスタ3を組み込んだ光半導体集積回路装置1の断面図である。4はP型の単結晶シリコン半導体基板、5は基板4上に気相成長法により形成したノンドープの第1のエピタキシャル層、6はエピタキシャル層5上に気相成長法により形成したノンドープの第2のエピタキシャル層である。基板4の比抵抗は2〜4Ω・cmである。そして、第1のエピタキシャル層5は厚さ5〜10um,比抵抗は50Ω・cm以上である。そして、第2のエピタキシャル層6は厚さ約2〜5um,比抵抗は20Ω・cm以上である。
基板4、第1のエピタキシャル層5および第2のエピタキシャル層6は、エピタキシャル層6表面から基板4に達するP型の分離領域7によって、フォトダイオード2形成用の第1の島領域8とNPNトランジスタ3形成用の第2の島領域9とに区画する。この分離領域7は、基板4表面から上下方向に拡散した第1の分離領域10、第1のエピタキシャル層5表面から上下方向に拡散した第2の分離領域11および第2のエピタキシャル層6の表面から拡散した第3の分離領域12から成る。第1と第2の島領域8,9は、分離領域7と第1、第2のエピタキシャル層5、6との境界および基板4と第1のエピタキシャル層5との境界で各々が完全に囲まれるようにする。P型の分離領域7上にはLOCOS酸化膜13を形成する。
第1の島領域8には、フォトダイオード2のN型の拡散領域14を形成する。基板4をPIN(Positive−Intrinsic−Negative)接合のPositiveとし、第1、第2のエピタキシャル層5、6をPIN接合のIntrinsicとし、N型の拡散領域14をPIN接合のNegativeとしてPIN接合を形成することで
フォトダイオード2を形成する。N型の拡散領域14の表面には、フォトダイオード2の反射防止を目的としてシリコン窒化膜44を形成する。
N型の拡散領域14のシリコン窒化膜44を一部除去した部分にはカソード電極(図示せず)が配設され、分離領域7の表面にアノード電極(図示せず)が配設される。
次に、フォトダイオード2の使用方法をこれから示す。フォトダイオード2は、カソード電極に+5Vの如きVCC電位を、アノード電極にGND電位を印加した逆バイアス状態で動作させる。このような逆バイアス状態を与えると、フォトダイオード2の第1と第2のエピタキシャル層5、6に空乏層が拡がり、極めて厚い空乏層を得ることができる。そのため、フォトダイオード2の接合容量を低減し、高速応答を可能にする。
第2の島領域9には、NPNトランジスタ3を形成する。NPNトランジスタ3は、
エミッタ領域であるN型しみ出し領域17、ベース領域であるP型の拡散領域16、コレクタ領域であるN型しみ出し領域19、N型の埋め込み層15、N型の拡散領域18、40とで構成する。
N型の拡散領域18は第2のエピタキシャル層6の表面からN型の埋め込み層15に連結するように形成する。N型の埋め込み層15は第1、第2のエピタキシャル層5、6との境界にまたがるようにして形成する。P型の拡散領域16は第2のエピタキシャル層6の表面に形成する。N型しみ出し領域17はP型の拡散領域16の表面に形成する。P型の拡散領域16とN型の拡散領域18との間にLOCOS酸化膜13を形成する。
以上までがシリコン半導体層内部の構造である。以降、同じく図1を参照しながら電気配線及び絶縁膜の構造をフォトダイオード2とNPNトランジスタ3に分けて説明をする。
第一にNPNトランジスタ3の説明をする。
第2のエピタキシャル層6の表面はシリコン酸化膜20、シリコン窒化膜21の順に堆積し、NPNトランジスタ3形成領域においてエミッタ領域であるN型しみ出し領域17、ベース領域であるP型の拡散領域16、コレクタ領域であるN型しみ出し領域19上部のシリコン酸化膜20及びシリコン窒化膜21を部分的に且つ選択的に除去する。
NPNトランジスタ3形成領域のエミッタ、コレクタ領域には、N型不純物として例えばヒ素(As)をイオン注入したポリシリコンを形成して、コレクタ取り出し電極22及びエミッタ取り出し電極23を形成する。
コレクタ、エミッタ取り出し電極22、23を被覆するように減圧TEOS(Tetra−Ethyl−Orso−Silicate)膜24、減圧TEOS膜41、BPSG(Boron Phospho Silicate Glass)膜42を堆積する。減圧TEOS膜24、減圧TEOS膜41、BPSG膜42にはコンタクトホールを形成する。このコンタクトホールはNPNトランジスタ3のエミッタ取り出し電極23、ベース領域であるP型の拡散領域16、コレクタ取り出し電極22上に形成する。
BPSG膜42上にスパッタリング法により、バリアメタル層、Al層の順に堆積する。このとき、バリアメタル層は、チタン(Ti)層、チタンナイトライド(TiON)層の順に堆積する。そして、コレクタ電極26、ベース電極27、エミッタ電極28を形成する。
そして、コレクタ電極26、ベース電極27、エミッタ電極28を被覆するTEOS膜29を堆積し、その表面には1層目の配線層による凹凸が形成される。TEOS膜29の上にSOG膜30を形成し、その上に、再びTEOS膜31を堆積する。本実施の形態では、SOG膜30をTEOS膜29、31間に形成することで、1層目の配線層等により凹凸部が形成されたTEOS膜29上面を平坦化する。TEOS膜29、SOG膜30、TEOS膜31を全て合計した膜厚は約12000Åである。そして、図示していないが、配線層の1層目と2層目を接続するスルーホールを開口する。
TEOS膜31上にスパッタリング法によりAl層を堆積し、2層目の配線層32を形成する。2層目の配線層32上面に、TEOS膜33、SOG膜34、TEOS膜35を形成する。TEOS膜33、SOG膜34、TEOS膜35を全て合計した膜厚は約12000Åである。TEOS膜35の上に、遮光膜としてAl層36を堆積し、その上にシリコン窒化膜37を8000〜10000Å堆積する。
以上がNPNトランジスタ3の説明である。第二にフォトダイオード2の説明をする。
N型の拡散領域14の表面で、NPNトランジスタ3形成領域と同時に堆積したシリコン酸化膜20と減圧TEOS膜24とを除去する。シリコン酸化膜20と減圧TEOS膜24とを除去する部分はN型の拡散領域14より約2um外側の周囲を取り囲んでいる。シリコン酸化膜20と減圧TEOS膜24とを除去したN型の拡散領域14の表面上に、フォトダイオード2の反射防止を目的としてシリコン窒化膜44を形成する。シリコン窒化膜44はシリコン酸化膜20と減圧TEOS膜24を開口する領域より外側の周囲を取り囲んでいる。シリコン窒化膜44上のNPNトランジスタ3形成領域と同時に堆積した減圧TEOS膜41、BPSG膜42、TEOS膜29、SOG膜30等の絶縁膜は全て除去することで、シリコン窒化膜44上に開口部70を形成する。開口部70を形成する場合に、TEOS膜33、SOG膜34、TEOS膜35の開口部70Aより小さく内側にTEOS膜29、SOG膜30、TEOS膜31の開口部70Bを形成し、その開口部70Bより更に小さく内側に減圧TEOS膜41、BPSG膜42、多結晶シリコン膜43の開口部70Cを形成する。開口部70Aは開口部70Bより5〜10um外側の周囲を取り囲んでいる。開口部70Bは開口部70Cより10〜15um外側の周囲を取り囲んでいる。このように開口部70が基板4より遠ざかるに従って徐々に開口面積が大きくなるように、階段状に形成することで、後に堆積する遮光膜のステップカバレッジの改善を目的としている。なお、本実施の形態では階段状の段差は三段で形成している。階段状の開口部70の内壁に遮光膜としてAl層36を約1.0um堆積する。開口部70Cが、フォトダイオード2に対して信号光の入射を許可する領域であり、フォトダイオード2として動作させる領域となる。BPSG膜42及び減圧TEOS膜41は反射防止膜であるシリコン窒化膜44の保護膜としての機能を持ち、遮光膜は当該保護膜の上部即ちBPSG膜41上で終端させるものとする。遮光膜は開口部70Cを除き、フォトダイオード以外の回路素子を被覆するように、半導体チップの主要部分の略全てを被覆する。また、遮光膜の端部はマスクあわせの精度の限界程度まで、開口部70Cの端部に近接するように延在させる。具体的には、遮光膜の端を開口部70Cの全周にわたりその端部から約3um程度後退させてある。次に、Al層36の上にシリコン窒化膜37を堆積する。
以上がフォトダイオード2の説明である。
上述した本構造のように開口部を階段状に形成したことで、開口部の段差が低減される。それにより、その上に被覆する遮光膜のステップカバレッジが改善される。従って、フォトダイオードの受光領域上面にある開口部の段差で遮光膜は破断しない。従って、従来の遮光膜が破断するという問題は解決される。
上述した構造は以下の製造方法により、得ることができる。
以下に、本発明の一実施の形態である光半導体集積回路装置の製造方法について、図2〜図8を参照にして詳細に説明する。
先ず、図2に示すように、比抵抗2〜4Ω・cmのP型単結晶シリコン基板4を準備し、このシリコン基板4上面に、フォトレジストをマスクとしてボロンをイオン注入する。次に熱処理を加えてイオン注入したボロンを拡散することにより、第1の分離領域10を形成する。次に、第1のエピタキシャル層5を積層する。
次に第1のエピタキシャル層5に対し、第2の分離領域11、NPNトランジスタ3のN型の埋め込み層15を随時、形成する。その後、第2のエピタキシャル層6を積層する。次に第2のエピタキシャル層6に対し、第3の分離領域12、フォトダイオード2のN型の拡散領域14、N型の拡散領域18、N型の拡散領域40を、随時、形成する。第1の分離領域10と第2の分離領域11と第3の分離領域12で分離領域7を形成する。
次に、第2のエピタキシャル層6の所望の領域に厚さ約8000ÅのLOCOS酸化膜13を形成する。特に、分離領域7上にはLOCOS酸化膜13を形成することで、より素子間分離が成される。
次に第2のエピタキシャル層6に対し、P型の拡散領域16を形成する。
次に、第2のエピタキシャル層6の表面にシリコン酸化膜20及びシリコン窒化膜21を形成し、NPNトランジスタ3形成領域においてフォトエッチによりシリコン酸化膜20及びシリコン窒化膜21を選択的に除去する。
その後、NPNトランジスタ3形成領域のエミッタ、コレクタ領域には、N型不純物として例えばヒ素(As)をイオン注入したポリシリコンを形成して、コレクタ取り出し電極22及びエミッタ取り出し電極23を形成する。
ポリシリコンに注入したN型不純物はその後の各種熱処理によってシリコン内に拡散されて、N型しみ出し領域17、19を形成する。次に、フォトエッチによりフォトダイオード2受光領域のシリコン窒化膜21を選択的に除去する。その後、減圧TEOS(Tetra−Ethyl−Orso−Silicate)膜24を700〜900Å堆積し、フォトエッチによりフォトダイオード2受光領域上の減圧TEOS膜24、シリコン酸化膜20を選択的に除去する。次に、シリコン窒化膜44を堆積し、フォトエッチによりフォトダイオード2受光領域上のシリコン窒化膜44以外を選択的に除去する。シリコン窒化膜44の膜厚は反射防止の機能を達成すべく、入射光の波長に応じて適宜選択される。
次に、図3に示すように、減圧TEOS膜41を堆積する。次に、多結晶シリコン膜を1500〜2500Å堆積し、これをフォトエッチする事によりフォトダイオード2受光領域上のみ多結晶シリコン膜43を形成する。次に、BPSG(Boron Phospho Silicate Glass)膜42を8000〜12000Å堆積し、これをN2ガス雰囲気中で熱処理を加えることで表面をフローさせて平坦化を行う。その後、SOG(Spin On Glass)を1500〜2500Å塗布し、ドライエッチングでエッチバックをして更に平坦化を行う。
次に、図4に示すように、NPNトランジスタ3形成領域のコンタクトホールを形成するために、フォトエッチをする。このコンタクトホールはNPNトランジスタ3のエミッタ取り出し電極23、ベース領域であるP型の拡散領域16、コレクタ取り出し電極22上に形成する。
また、図示はしていないが、フォトダイオード2受光領域のコンタクトホールも同時に形成する。コンタクトホールはカソード電極用にN型の拡散領域14上とアノード電極用に分離領域7上に形成する。
その後、NPNトランジスタ3形成領域等では、スパッタリング法により、バリアメタル層、Al層の順に堆積する。このとき、バリアメタル層は、チタン(Ti)層、チタンナイトライド(TiON)層の順に堆積する。そして、本実施の形態では、NPNトランジスタ3形成領域では、コレクタ電極26、ベース電極27、エミッタ電極28を形成する。その他、図示していないが、フォトダイオード2の電極や他の電極配線をコレクタ電極26等と同時に形成する。
次に、コレクタ電極26、ベース電極27、エミッタ電極28を被覆するTEOS膜29を堆積する。そして、TEOS膜29の表面には1層目の配線層による凹凸が形成される。その後、液体SOG(Spin On Glass)を塗布し、SOG膜30を形成し、その上に、再びTEOS膜31を堆積する。本実施の形態では、SOG膜30をTEOS膜29、31間に形成することで、1層目の配線層等により凹凸部が形成されたTEOS膜29上面を平坦化する。そして、図示していないが、配線層の1層目と2層目を接続するスルーホールを開口する。
次に、図5に示すように、スパッタリング法によりAl層を堆積し、これをフォトエッチすることで、2層目の配線層32を形成する。その後、TEOS膜29、SOG膜30、TEOS膜31と同様の製造方法により、2層目の配線層32上面に、TEOS膜33、SOG膜34、TEOS膜35を形成する。
以上までが、集積化した各回路素子間の電気的接続を実現するための、配線層と層間絶縁膜との形成工程である。配線層形成後、以下の様にフォトダイオード受光領域部分の絶縁膜の開口と遮光膜の形成を行う。
図6に示すように、フォトエッチによりフォトダイオード2受光領域上のTEOS膜33、SOG膜34、TEOS膜35をエッチングして開口する。エッチングはO2とCHF3のガスを用いてTEOS膜31に達する程度の深さ約12000Åまで行う。
この深さでエッチングを止めているのはTEOS膜33、SOG膜34、TEOS膜35をエッチングする時に12000Å以上削るとレジストが無くなってしまうという問題があるからである。この場合のフォトエッチ条件はポジレジストを2.4umで形成し、リアクティブイオンエッチング装置で出力1300Wでエッチングするという条件である。
尚、開口部70Aを形成する際のエッチング深さについては、レジスト膜厚等のプロセス条件にて種々変更が可能である。
次に、図7に示すように、フォトエッチによりフォトダイオード2受光領域上のTEOS膜31、SOG膜30、TEOS膜29をエッチングして開口する。エッチングはO2とCHF3のガスを用いてBPSG膜42に達する程度の深さまで行う。
その際に、開口部70が階段状に形成されるようにフォトダイオード2受光領域上のTEOS膜33、SOG膜34、TEOS膜35をエッチングして開口した際の開口部70Aより小さく内側に開口部70Bを形成する。開口部70が基板4より遠ざかるに従って徐々に開口面積が大きくなるように階段状に形成されることで、後に堆積する遮光膜のステップカバレッジが改善される。
次に、図8に示すように、遮光膜としてAl層36を約1.0um堆積し、フォトダイオード2受光領域上のAl層36をフォトエッチする。フォトエッチの際に遮光膜の端部はマスクあわせの精度の限界程度まで、開口部70Cの端部に近接するようにする。具体的には、遮光膜の端を開口部70Cの全周にわたりその端部から約3um程度後退させる。
この場合のエッチングはドライエッチングであり、ガスはBCl3とCl2とCH2F2を用いる。なお、本実施例は遮光膜としてアルミニウム(Al)を採用しているが、遮光膜は必ずしもアルミニウム(Al)に限られるものではなく、例えば、アルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金であっても良い。
次に、図1に示すように、シリコン窒化膜37を約6000Å堆積し、フォトダイオード2受光領域上のシリコン窒化膜37をフォトエッチする。ここでのエッチングはドライエッチングであり、ガスはO2とCF4を使用する。そして、フォトエッチによりフォトダイオード2受光領域上のBPSG膜42、多結晶シリコン膜43、減圧TEOS膜41をエッチングして開口する。その際に、開口部70が基板4より遠ざかるに従って徐々に開口面積が大きくなるように、階段状に形成されるようにフォトダイオード2受光領域上のTEOS膜31、SOG膜30、TEOS膜29をエッチングして開口した際の開口部70Bより小さく内側に開口部70Cを形成する。開口部70が基板4より遠ざかるに従って徐々に開口面積が大きくなるように、階段状に形成されることで、遮光膜のステップカバレッジが改善される。
この場合のBPSG膜42のエッチングはドライエッチングであり、ガスはO2とCHF3を用いる。多結晶シリコン膜43のエッチングはドライエッチングであり、ガスはO2とCF4を使用する。減圧TEOS膜41のエッチングはウエットエッチングであり、HF系のエッチャントを使用する。以上の製造方法により工程を経ることで光半導体集積回路装置1が完成する。複数回のフォトエッチングを繰りかえし行うことで、汎用的なフォトレジスト条件で実現できる。
本発明の実施の形態における光半導体集積回路装置を説明する為の断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 従来の光半導体集積回路装置を説明する断面図である。
符号の説明
2 フォトダイオード
3 NPNトランジスタ
14 N型の拡散領域
36 Al層
44 シリコン窒化膜
70 開口部
70A 開口部
70B 開口部
70C 開口部

Claims (3)

  1. フォトダイオードと周辺回路を同一半導体基板に形成した光半導体集積回路装置において、
    分離領域を介して前記フォトダイオードと前記周辺回路が隣接し、
    少なくとも前記フォトダイオードの受光領域上に反射防止膜が形成されており、
    前記反射防止膜上及び前記周辺回路上に前記反射防止膜の保護膜となる絶縁膜が形成されており、
    前記周辺回路上の前記保護膜となる絶縁膜上には、複数の絶縁膜からなる層間絶縁層と複数の金属配線層が形成されており、
    前記反射防止膜の前記フォトダイオードの受光領域上方の前記保護膜となる絶縁膜及び各々の前記複数の絶縁膜からなる層間絶縁層に開口部が形成され、前記開口部は、前記保護膜となる絶縁膜及び前記各々の層間絶縁層の開口面積が、前記半導体基板より遠ざかるに従って大きくなるように階段状に形成されており、
    前記周辺回路の形成領域の最上層の前記層間絶縁層上、及び前記各々の層間絶縁層の前記開口部の内壁、及び前記保護膜となる絶縁膜の端部上まで延在するように遮光膜が形成され、前記保護膜となる絶縁膜の前記開口部の内壁には前記遮光膜が形成されていないことを特徴とする光半導体集積回路装置。
  2. 前記遮光膜はアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金であることを特徴とする請求項1に記載の光半導体集積回路装置。
  3. 前記遮光膜はアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金であり、前記遮光膜の上にシリコン窒化膜が形成されていることを特徴とする請求項1又は請求項2に記載の光半導体集積回路装置。
JP2004097548A 2004-03-30 2004-03-30 光半導体集積回路装置 Expired - Fee Related JP4836409B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004097548A JP4836409B2 (ja) 2004-03-30 2004-03-30 光半導体集積回路装置
US11/086,989 US7473945B2 (en) 2004-03-30 2005-03-23 Optical semiconductor integrated circuit device
CNB2005100639270A CN100536147C (zh) 2004-03-30 2005-03-30 光半导体集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004097548A JP4836409B2 (ja) 2004-03-30 2004-03-30 光半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2005286093A JP2005286093A (ja) 2005-10-13
JP4836409B2 true JP4836409B2 (ja) 2011-12-14

Family

ID=35050086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004097548A Expired - Fee Related JP4836409B2 (ja) 2004-03-30 2004-03-30 光半導体集積回路装置

Country Status (3)

Country Link
US (1) US7473945B2 (ja)
JP (1) JP4836409B2 (ja)
CN (1) CN100536147C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
FR2906079B1 (fr) * 2006-09-19 2009-02-20 E2V Semiconductors Soc Par Act Capteur d'image en couleur a colorimetrie amelioree
JP5044319B2 (ja) * 2007-07-20 2012-10-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5538807B2 (ja) * 2009-10-13 2014-07-02 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
JP6692190B2 (ja) * 2016-03-14 2020-05-13 セイコーNpc株式会社 光センサ及びその製造方法
JP6654067B2 (ja) * 2016-03-14 2020-02-26 セイコーNpc株式会社 光センサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136394A (ja) * 1991-11-15 1993-06-01 Toshiba Corp 固体撮像装置の製造方法及びその装置
JP2571018B2 (ja) * 1994-05-31 1997-01-16 日本電気株式会社 固体撮像装置の製造方法
US5736756A (en) * 1994-09-29 1998-04-07 Sony Corporation Solid-state image sensing device with lght shielding film
JP3426872B2 (ja) 1996-09-30 2003-07-14 三洋電機株式会社 光半導体集積回路装置およびその製造方法
JPH10112552A (ja) * 1996-10-03 1998-04-28 Sony Corp 半導体装置
JP3366226B2 (ja) * 1997-07-15 2003-01-14 シャープ株式会社 分割フォトダイオード及び回路内蔵受光素子
JPH11330447A (ja) * 1998-05-19 1999-11-30 Sony Corp 固体撮像素子
JP3225939B2 (ja) * 1998-12-18 2001-11-05 日本電気株式会社 固体撮像装置及びその製造方法
JP2001189443A (ja) * 1999-12-28 2001-07-10 Sony Corp 固体撮像素子及びその製造方法
JP4107855B2 (ja) 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
JP2005109048A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 光半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
CN1677685A (zh) 2005-10-05
CN100536147C (zh) 2009-09-02
JP2005286093A (ja) 2005-10-13
US7473945B2 (en) 2009-01-06
US20050218417A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
TWI752159B (zh) 影像感測裝置與其形成方法
TWI608600B (zh) 影像感測器及其製作方法
US7755122B2 (en) Complementary metal oxide semiconductor image sensor
US8736006B1 (en) Backside structure for a BSI image sensor device
US7233050B2 (en) System and method to improve image sensor sensitivity
JP4107855B2 (ja) 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
TWI645555B (zh) 影像感測裝置及其製造方法
TW201913988A (zh) 影像感測器裝置
JP2006237576A (ja) Cmosイメージ・センサ
TW201344893A (zh) 半導體裝置及其製造方法
CN105789228B (zh) 半导体结构及其制造方法
TW202107691A (zh) 形成影像感側器晶片的方法
CN102637705A (zh) 半导体器件制造方法
KR100585137B1 (ko) 높은 집광 효율을 갖는 cmos 이미지 소자 및 그제조방법
JP2003249632A (ja) 固体撮像素子およびその製造方法
JP2022169429A (ja) イメージセンサ及びその形成方法
US7473945B2 (en) Optical semiconductor integrated circuit device
JP4338490B2 (ja) 光半導体集積回路装置の製造方法
CN100536146C (zh) 光半导体集成电路装置
KR100606919B1 (ko) 컬러필터 물질을 채우기 위한 씨모스 이미지 센서 및 그제조방법
US20240055462A1 (en) Image sensor device and manufacturing method thereof
KR100628229B1 (ko) 광감도 향상 및 고집적화를 위한 씨모스 이미지 센서 및그 제조방법
US20220377266A1 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
KR100628236B1 (ko) 웨이퍼 뒷면을 이용한 씨모스 이미지 센서 및 그 제조방법
KR20090022329A (ko) 이미지 센서의 금속배선 형성방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees