JP4338490B2 - 光半導体集積回路装置の製造方法 - Google Patents

光半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4338490B2
JP4338490B2 JP2003338857A JP2003338857A JP4338490B2 JP 4338490 B2 JP4338490 B2 JP 4338490B2 JP 2003338857 A JP2003338857 A JP 2003338857A JP 2003338857 A JP2003338857 A JP 2003338857A JP 4338490 B2 JP4338490 B2 JP 4338490B2
Authority
JP
Japan
Prior art keywords
film
etching
photodiode
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003338857A
Other languages
English (en)
Other versions
JP2005109049A (ja
Inventor
強 高橋
克也 岡部
明 初谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003338857A priority Critical patent/JP4338490B2/ja
Priority to TW093128530A priority patent/TWI267209B/zh
Priority to KR1020040076321A priority patent/KR100650459B1/ko
Priority to US10/948,740 priority patent/US7067347B2/en
Priority to CNB2004100120156A priority patent/CN1312756C/zh
Publication of JP2005109049A publication Critical patent/JP2005109049A/ja
Application granted granted Critical
Publication of JP4338490B2 publication Critical patent/JP4338490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials

Landscapes

  • Light Receiving Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、フォトダイオードを有する光半導体集積回路装置の製造方法に関し、フォトダイオード上に積層される絶縁膜厚のばらつきを解消し、フォトダイオードの感度を向上させることを目的とする。
ブルーレーザー用のフォトダイオードでは、透明パッケージでは入射光のエネルギーを吸収して、パッケージが焼けてしまう。従って、ＩＣパッケージに中空パッケージを採用しなければならない。その結果フォトダイオード形成領域上の絶縁膜は中空パッケージの空気にさらされることになるので、絶縁膜表面での入射光の反射が生じ、これが絶縁膜の膜厚に依存性をもつので、結果としてフォトダイオードの感度が絶縁膜のばらつきによってばらつきが生じるという問題が知られている。
そこで絶縁膜の膜厚ばらつきによる感度ばらつき対策のために表面保護膜としてシリコン窒化膜の単層膜のみをフォトダイオード形成領域上に被覆させる技術が有る。（特許文献１参照）。
特開２００１−３２００７８号公報
特許文献１における発明では、上記シリコン窒化膜は絶縁膜をエッチングする際のエッチングストッパー膜として用いられ、ウエットエッチングにより、一度に絶縁膜を除去していた。そのため、エッチング除去する際に、基板表面に対して水平方向にもエッチングが進行し、所望の構造にエッチングすることが困難であり、加工精度が劣るという問題があった。
本発明は、上述した各事情に鑑みて成されたものであり、本発明の光半導体集積回路装置の製造方法では、半導体基板を準備し、該半導体基板上に半導体層を形成し、該半導体層にフォトダイオードを形成する工程と、前記フォトダイオード形成領域の前記半導体層表面にシリコン窒化膜を形成した後、該シリコン窒化膜上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜上面に絶縁層を積層する工程と、該絶縁層表面からドライエッチングにより前記フォトダイオード形成領域の前記絶縁層を除去する工程と、前記シリコン酸化膜と前記多結晶シリコン膜を除去し、前記シリコン窒化膜を露出させる工程とを具備することを特徴とする。従って、本発明の光半導体集積回路装置の製造方法では、フォトダイオード形成領域上に形成された絶縁層を除去する際に、ドライエッチングにより、該絶縁層を除去する。そのことで、エッチングによる加工精度を向上させ、微細化プロセスを実現できる。
本発明の光半導体集積回路装置の製造方法では、前記絶縁層を除去する工程では、前記多結晶シリコン膜をエッチングストッパー膜として用い、前記ドライエッチングにより前記絶縁層を除去することを特徴とする。従って、本発明の光半導体集積回路装置の製造方法では、フォトダイオード形成領域上に形成された絶縁層を除去する際に、多結晶シリコン膜をエッチングストッパー膜として用いる。そのことで、本発明では、ドライエッチングによりフォトダイオード形成領域上の絶縁層を除去することができる。
本発明の光半導体集積回路装置の製造方法では、前記多結晶シリコン膜を除去する工程では、前記シリコン酸化膜をエッチングストッパー膜として用い、ドライエッチングにより前記多結晶シリコン膜を除去し、前記シリコン酸化膜を除去する工程では、前記シリコン窒化膜をエッチングストッパー膜として用い、ウエットエッチングにより前記シリコン酸化膜を除去することを特徴とする。従って、本発明の光半導体集積回路装置の製造方法では、多結晶シリコン膜をドライエッチングで除去する。そしてシリコン酸化膜をウエットエッチングで除去する。そのことで、フォトダイオード上面に、反射防止膜としてのシリコン窒化膜のみを配置することができる。
本発明の光半導体集積回路装置の製造方法では、フォトダイオードの反射防止膜上面に形成された絶縁層を除去する際に、ドライエッチングにより除去することができる。つまり、本発明では、シリコン窒化膜上面の多結晶シリコン膜をドライエッチングのエッチングストッパー膜として用いることで、素子の加工精度を向上させ、微細化プロセスを実現できる。
本発明の光半導体集積回路装置の製造方法では、フォトダイオードの反射防止膜であるシリコン窒化膜上面にシリコン酸化膜を形成し、シリコン酸化膜上に多結晶シリコン膜を形成する。そして絶縁層をドライエッチングする際に、多結晶シリコン膜をエッチングストッパー膜として用いる。また、多結晶シリコン膜をドライエッチングする際に、シリコン酸化膜をエッチングストッパー膜として用いる。そのことで、本発明のフォトダイオードでは、ドライエッチングを用いるが、反射防止膜であるシリコン窒化膜をオーバーエッチングすることがないので、その膜厚のばらつきを防ぐことができる。その結果、本発明のフォトダイオードでは、入射光の感度の向上を実現でき、微細化構造を実現できる。
以下に、本発明の一実施の形態である光半導体集積回路装置の製造方法について、図１〜図１２を参照にして詳細に説明する。
先ず、図１に示すように、Ｐ型の単結晶シリコン基板２４にフォトレジスト５８をマスクとしてボロン（Ｂ）をイオン注入する。そして、Ｎ２ガスで約１１８０℃の熱処理を４時間程度加えてＰ型の単結晶シリコン基板２４表面に第１の分離領域３１を形成するボロン（Ｂ）を拡散する。
次に、図２に示すように、Ｐ型の単結晶シリコン基板２４にノンドープの第１のエピタキシャル層２５を比抵抗１００Ω・ｃｍ以上、厚さ１５ｕｍで形成する。
次に、図３に示すように、第１のエピタキシャル層２５表面を約１１００℃の熱酸化で約６７００Åのシリコン酸化膜を成長させ、選択マスクを形成する。そして、ＮＰＮトランジスタのＮ＋型埋め込み層４１と容量素子のＮ＋型埋め込み層４０を形成するアンチモンを拡散する。
次に、図４に示すように、選択マスクとして用いたシリコン酸化膜をＨＦ系のエッチャントを用いて除去し、第２分離領域３２を形成するボロン（Ｂ）をフォトレジストをマスクとしてイオン注入する。そしてＰ型の単結晶シリコン基板２４全体にＮ２ガスで約１１８０℃の熱処理を４時間程度加えて、第１と第２の分離領域３１、３２を拡散することにより両者を連結する。そのことにより分離領域２７を形成する。
次に、図５に示すように、第１のエピタキシャル層２５の上に比抵抗１．２Ω・ｃｍ，膜厚７μｍのリンドープの第２のエピタキシャル層２６を形成する。そして、第２の
エピタキシャル層２６表面を熱酸化する。その後，Ｎ２ガスで約１１８０℃の熱処理を２時間程度加えて分離領域を再度拡散させる。この熱処理により、第２分離領域３２がシリコン表面側に拡散されるので、その分後述の第３分離領域３３を浅く拡散させることができる。従って、第３分離領域３３の横方向拡散を抑制でき、第３分離領域３３の表面占有面積を縮小可能である。この結果集積度を向上できる。そして、シリコン酸化膜をフォトエッチして選択マスクとする。その後、第３分離領域３３を形成するボロン（Ｂ）を拡散させる。第１と第２のエピタキシャル層２５、２６は、両者を完全に貫通するＰ＋型分離領域２７によってフォトダイオード２１を形成する第１の島領域２８と、容量素子２２を形成する第２の島領域２９と、ＮＰＮトランジスタ２３を形成する第３の島領域３０とに電気的に分離される。そしてベースにイオン注入し、Ｎ２ガスで約１１００℃の熱処理を１時間程度加えてベース拡散を行ってＮＰＮトランジスタのベース領域４２を形成する。
次に、図６に示すように、エミッタにリン（Ｐ）をイオン注入し、Ｎ２ガスで約９００℃の熱処理を４０分程度加えてエミッタ拡散を行ってＮＰＮトランジスタのエミッタ領域４３とコレクタコンタクト領域４４を形成する。そして同時に、容量素子の下部電極領域３７を、フォトダイオードのＮ＋型拡散領域３４を形成する。
次に、図７に示すように、Ｎ＋型拡散領域３４と下部電極領域３７上のシリコン酸化膜３５を除去し、ＣＶＤ法によって９００Å程度の膜厚のシリコン窒化膜を堆積し、フォトエッチングすることでフォトダイオードの表面保護膜３６と容量素子の誘電体被膜３８とを形成する。
次に、図８に示すように、ＣＶＤ法によってノンドープのシリコン酸化膜５０を５００Å〜１２００Å程度堆積し、多結晶シリコン膜５１を２０００Å程度堆積する。そして、フォトダイオード部以外の多結晶シリコン膜５１をフォトエッチして除去する。その際のエッチングはＣＦ４＋Ｏ２系のガスを用いたドライエッチングを採用する。
次に、図９に示すように、シリコン酸化膜５２を６０００Å〜１００００Å程度堆積する。
そして容量素子２２上部電極用の開口を形成するために容量素子２２上のノンドープのシリコン酸化膜５０とシリコン酸化膜５２をフォトエッチする。その際のエッチングはＨＦ系のエッチャントを用いたウエットエッチングを採用する。その後コンタクトホールを開口する。本実施の形態ではコンタクトホールはＮＰＮトランジスタ２３の電極取り出し用に形成される。また、図示はしていないが、容量素子２２やフォトダイオード２１の電極取り出し用にも形成される。コンタクトホール形成の際のエッチングはまずＨＦ系のエッチャントを用いたウエットエッチングを行い、途中までコンタクトホールを開口する。その後ドライエッチングを行い、コンタクトホールを完全に開口する。途中までウエットエッチングを行う目的はサイドエッチにより、コンタクトホールの上端を広げることでその後の工程で堆積されるＡｌのステップカバレッジを向上させ、Ａｌの断線を防止するためである。
その後、Ａｌ−Ｓｉ合金を約１．２μｍ堆積し、フォトエッチにより１ｓｔＡｌを形成する。その際のエッチングはドライエッチングを採用する。１ｓｔＡｌにより容量素子２２上には容量素子上部電極３９を形成する。同時にＮＰＮトランジスタ２３上には電極４６を形成する。
次に、図１０に示すようにフォトダイオード２１上のシリコン酸化膜５２をフォトエッチにより除去する。その際のエッチングはＣＨＦ３＋Ｏ２系のガスを用いたドライエッチングを採用する。エッチングの際には多結晶シリコン膜５１をエッチングストッパー膜として用いる。従って、上記ガスは、シリコン酸化膜５２の多結晶シリコン膜５１に対する選択比が１０〜２０程度になるように選択される。多結晶シリコン膜５１がエッチングストッパー膜として用いられることでオーバーエッチにより反射防止膜であるシリコン窒化膜３６が削られることを防ぎ、その膜厚のばらつきを防ぐことができる。
次に、図１１に示すように、フォトダイオード２１上の多結晶シリコン膜５１をフォトエッチにより除去する。その際のエッチングはＣＦ４＋Ｏ２系のガスを用いたドライエッチングを採用する。エッチングの際にはシリコン酸化膜５０をエッチングストッパー膜として用いる。従って、上記ガスは、多結晶シリコン膜５１のシリコン酸化膜５０に対する選択比が１５〜２５程度になるように選択される。
そして、フォトダイオード２１上のシリコン酸化膜５０をフォトエッチにより除去する。その際のエッチングはＨＦ系のエッチャントを用いたウエットエッチングを採用する。エッチングの際にはシリコン窒化膜３６をエッチングストッパー膜として用いる。従って、上記エッチャントは、シリコン酸化膜５０のシリコン窒化膜３６に対する選択比が１０、好ましくは２０程度になるように選択される。エッチング後の形状はシリコン酸化膜５０に片側約１２００Å程度のサイドエッチが入るので、その上の多結晶シリコン膜５１がその分だけ横に突き出た形状になるが、デバイス的な問題は無い。そして、パッシベーション被膜４８の形成によって光半導体装置の構造となる。
次に、フォトダイオード２１の構造と作用を説明する。まず構造についてだが、上述したように、第１のエピタキシャル層２５はノンドープで形成されており、第２のエピタキシャル層２６はリンドープで形成されている。この構造において、Ｎ＋型の拡散領域３４はカソード領域として用いられる。そして、Ｐ型の単結晶シリコン基板２４はアノード領域として用いられている。
また、本実施の形態では、Ｎ＋型の拡散領域３４の表面には、反射防止膜であるシリコン窒化膜３６が形成されている。そして、Ｎ＋型分離領域３４のシリコン窒化膜３６を一部除去した部分にはカソード電極（図示せず）が配設され、分離領域２７の表面にアノード電極（図示せず）が配設される。
次に、フォトダイオード２１の作用をこれから示す。フォトダイオード２１は、カソード電極に＋５Ｖの如きＶＣＣ電位を、アノード電極にＧＮＤ電位を印加した逆バイアス状態で動作させる。このような逆バイアス状態を与えると、フォトダイオード２１の第１と第２のエピタキシャル層２５、２６に空乏層が拡がり、第１のエピタキシャル層２５が高比抵抗層であることから特に第１のエピタキシャル層２５中に大きく拡がる。その空乏層はＰ型の単結晶シリコン基板２４に達するまで容易に拡がり、極めて厚い空乏層を得ることができる。そのため、フォトダイオード２１の接合容量を低減し、高速応答を可能にする。
本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。 本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
符号の説明
２１ フォトダイオード
２３ ＮＰＮトランジスタ
２２ 容量素子
５１ 多結晶シリコン膜
５０ ノンドープのシリコン酸化膜
５２ シリコン酸化膜

Claims (1)

  1. 半導体基板を準備し、該半導体基板上に半導体層を形成し、該半導体層にフォトダイオードを形成する工程と、
    前記フォトダイオード形成領域の前記半導体層表面にシリコン窒化膜を形成した後、該シリコン窒化膜上にシリコン酸化膜及び多結晶シリコン膜を順次積層する工程と、
    前記多結晶シリコン膜上面に絶縁層を積層する工程と、
    前記多結晶シリコン膜をエッチングストッパー膜として用い、前記絶縁層表面からドライエッチングにより前記フォトダイオード形成領域の絶縁層を除去する工程と、
    前記シリコン酸化膜をエッチングストッパー膜として用い、前記多結晶シリコン膜をドライエッチングにより除去する工程と、
    前記シリコン窒化膜をエッチングストッパー膜として用い、前記シリコン酸化膜をウエットエッチングにより除去し、前記シリコン窒化膜を露出させる工程とを具備することを特徴とする光半導体集積回路装置の製造方法。
JP2003338857A 2003-09-29 2003-09-29 光半導体集積回路装置の製造方法 Expired - Fee Related JP4338490B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003338857A JP4338490B2 (ja) 2003-09-29 2003-09-29 光半導体集積回路装置の製造方法
TW093128530A TWI267209B (en) 2003-09-29 2004-09-21 Method for making photo semiconductor device
KR1020040076321A KR100650459B1 (ko) 2003-09-29 2004-09-23 광 반도체 집적 회로 장치의 제조 방법
US10/948,740 US7067347B2 (en) 2003-09-29 2004-09-24 Method of manufacturing optical semiconductor integrated circuit device
CNB2004100120156A CN1312756C (zh) 2003-09-29 2004-09-28 光半导体集成电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338857A JP4338490B2 (ja) 2003-09-29 2003-09-29 光半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005109049A JP2005109049A (ja) 2005-04-21
JP4338490B2 true JP4338490B2 (ja) 2009-10-07

Family

ID=34534205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338857A Expired - Fee Related JP4338490B2 (ja) 2003-09-29 2003-09-29 光半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (1) US7067347B2 (ja)
JP (1) JP4338490B2 (ja)
KR (1) KR100650459B1 (ja)
CN (1) CN1312756C (ja)
TW (1) TWI267209B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP2007227445A (ja) * 2006-02-21 2007-09-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5283829B2 (ja) * 2006-04-26 2013-09-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 集積回路製造方法
CN100414685C (zh) * 2006-08-28 2008-08-27 汤庆敏 一种半导体器件芯片穿通隔离区及pn结的制造工艺
JP2008300789A (ja) * 2007-06-04 2008-12-11 Sony Corp 半導体装置及び半導体装置の製造方法
KR100840099B1 (ko) 2007-07-04 2008-06-19 삼성에스디아이 주식회사 포토 다이어드를 구비한 유기전계발광 소자의 제조 방법
KR100840098B1 (ko) 2007-07-04 2008-06-19 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법
JP4979513B2 (ja) * 2007-08-22 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100884458B1 (ko) 2007-09-14 2009-02-20 삼성모바일디스플레이주식회사 유기전계발광장치 및 그의 제조 방법
CN105336750B (zh) * 2014-06-04 2018-06-29 无锡华润上华科技有限公司 半导体器件及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011308A (ko) * 1991-11-22 1993-06-24 김광호 이미지 센서의 제조방법
US5682455A (en) * 1996-02-29 1997-10-28 Northern Telecom Limited Semiconductor optical waveguide
JP2928163B2 (ja) 1996-07-30 1999-08-03 山形日本電気株式会社 半導体装置の製造方法
US6218719B1 (en) * 1998-09-18 2001-04-17 Capella Microsystems, Inc. Photodetector and device employing the photodetector for converting an optical signal into an electrical signal
JP2001320078A (ja) 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP4107855B2 (ja) * 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置

Also Published As

Publication number Publication date
CN1312756C (zh) 2007-04-25
US20050118815A1 (en) 2005-06-02
CN1612320A (zh) 2005-05-04
KR20050031397A (ko) 2005-04-06
US7067347B2 (en) 2006-06-27
JP2005109049A (ja) 2005-04-21
TWI267209B (en) 2006-11-21
KR100650459B1 (ko) 2006-11-29
TW200518358A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
TWI225309B (en) Semiconductor device with built-in light receiving element, production method thereof, and optical pickup incorporating the same
CN102468246B (zh) 半导体元件及其制作方法
JP4338490B2 (ja) 光半導体集積回路装置の製造方法
JPH10303291A (ja) 半導体装置及びその製造方法
JP2006261161A (ja) 半導体装置の製造方法
JP3952752B2 (ja) 半導体装置の製造方法
JP2973948B2 (ja) 半導体装置の製造方法
JP4152352B2 (ja) 光半導体装置およびその製造方法
JP4836409B2 (ja) 光半導体集積回路装置
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JP2767104B2 (ja) 半導体装置の製造方法
KR100335130B1 (ko) 반도체 소자 및 그의 제조 방법
JP2003258219A (ja) 光半導体集積回路装置の製造方法
JP2940448B2 (ja) 半導体集積回路
JP2775782B2 (ja) 半導体装置の製造方法
JP2721726B2 (ja) 半導体集積回路装置およびその製造方法
JP2005286094A (ja) 光半導体集積回路装置
JP2007180196A (ja) 半導体装置及びその製造方法
JPS5980968A (ja) 半導体集積回路装置の製造方法
JP2003264272A (ja) 光半導体集積回路装置およびその製造方法
JPS5882577A (ja) 金属シリサイドコンタクトを有するポリシリコンダイオ−ド
JPH05152586A (ja) Ｍｉｓダイオードの製造方法
JPS61107738A (ja) 半導体装置の製造方法
JP2005197599A (ja) 受光素子及びその製造方法
JPH09331053A (ja) 受光素子を有する半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090630

R151 Written notification of patent or utility model registration

Ref document number: 4338490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees