JPS5882577A - 金属シリサイドコンタクトを有するポリシリコンダイオ−ド - Google Patents
金属シリサイドコンタクトを有するポリシリコンダイオ−ドInfo
- Publication number
- JPS5882577A JPS5882577A JP18764082A JP18764082A JPS5882577A JP S5882577 A JPS5882577 A JP S5882577A JP 18764082 A JP18764082 A JP 18764082A JP 18764082 A JP18764082 A JP 18764082A JP S5882577 A JPS5882577 A JP S5882577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- item
- opening
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 38
- 229920005591 polysilicon Polymers 0.000 title claims description 38
- 229910021332 silicide Inorganic materials 0.000 title claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 26
- 229910052751 metal Inorganic materials 0.000 title claims description 24
- 239000002184 metal Substances 0.000 title claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 34
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路及びその製造方法に関するものであ
って、更に詳細には、金属シリサイドのコンタクトを有
するポリシリコンダイオード及びその製造方法に関する
ものである。
って、更に詳細には、金属シリサイドのコンタクトを有
するポリシリコンダイオード及びその製造方法に関する
ものである。
ポリシリコンダイオードは集積回路技術に於いて公知で
あり、Ｐ導電型ポリシリコンをＮ導電型ポリシリコンと
接触して形成することによって構成されていた。ポリシ
リコンダイオードを製造す 。
あり、Ｐ導電型ポリシリコンをＮ導電型ポリシリコンと
接触して形成することによって構成されていた。ポリシ
リコンダイオードを製造す 。
る従来の１技術に於いては、基板上に第１導電型のポリ
シリコン層を付着形成し、次いでその上に反対導電型の
ポリシリコン層を付着形成させている。次いで、公知の
技術を使用して電気的接続部を形成する。
シリコン層を付着形成し、次いでその上に反対導電型の
ポリシリコン層を付着形成させている。次いで、公知の
技術を使用して電気的接続部を形成する。
この様な従来技術に於いては、ポリシリコン層が典型的
に２００／口より大きなシート抵抗を有するものである
という点が欠点となっており、この様なシート抵抗を４
０／口よりも小さな程度の値へ減少することが望まれて
いる。更にこの様な従来技術に於いてはダイオードの為
に比較的大きな面積を必要とし、且つ幾つものマスク操
作を必要とするものである。
に２００／口より大きなシート抵抗を有するものである
という点が欠点となっており、この様なシート抵抗を４
０／口よりも小さな程度の値へ減少することが望まれて
いる。更にこの様な従来技術に於いてはダイオードの為
に比較的大きな面積を必要とし、且つ幾つものマスク操
作を必要とするものである。
本発明は、以上の点に鑑みなされたものであって、上述
した従来技術の欠点を解消し、集積回路構造用の改良さ
れたダイオード及びその製造方法を提供することを目的
とする。
した従来技術の欠点を解消し、集積回路構造用の改良さ
れたダイオード及びその製造方法を提供することを目的
とする。
本発明の１特徴は集積回路構造乃至は装置を提供するも
のであって、前記構造（装置）が、基板と、前記基板上
に設けた第１導電型物質からなる第１層と、選択領域を
除いて前記第１層上に設けた導電性物質からなる第２層
と、前記選択領域内に於いて前記第１層と接触し且つ全
ての箇所に於いて絶縁物質によって前記第２層から分離
して設けられた反対導電型領域とを有するものである。
のであって、前記構造（装置）が、基板と、前記基板上
に設けた第１導電型物質からなる第１層と、選択領域を
除いて前記第１層上に設けた導電性物質からなる第２層
と、前記選択領域内に於いて前記第１層と接触し且つ全
ての箇所に於いて絶縁物質によって前記第２層から分離
して設けられた反対導電型領域とを有するものである。
本発明の別の特徴はダイオードの製造方法を提供するも
のであって、前記方法が、基板上に第１導電型物質から
なる第１層を付着形成し、前記第１層上に導電性物質か
らなる第２層を付着形成し、前記”ｉｌ ２層を貫通し
て前記第１層へ到達する開口を設け、前記第２層上及び
前記関口内に於ける前記１２層の端部上に絶縁物質を形
成し、前記関口を横断し且つ前記関口内の前記第１層と
接触させて反対導電型物質からなる第３層を付着形成す
る、上記各工程を有するものである。
のであって、前記方法が、基板上に第１導電型物質から
なる第１層を付着形成し、前記第１層上に導電性物質か
らなる第２層を付着形成し、前記”ｉｌ ２層を貫通し
て前記第１層へ到達する開口を設け、前記第２層上及び
前記関口内に於ける前記１２層の端部上に絶縁物質を形
成し、前記関口を横断し且つ前記関口内の前記第１層と
接触させて反対導電型物質からなる第３層を付着形成す
る、上記各工程を有するものである。
以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。第１図は、公知の技術を使用し
て製造することが可能な集積回路構成体の断面を示して
いる。好適実施例に於いては、第１図に示した構造を形
成する場合に、基板１０上にＮ導電型のポリシリコン１
２を付着形成させる。ポリシリコン層１２を形成する場
合に、ＣｖＤ技術を使用して６，０００＾の厚さにドー
プしたポリシリコンを付着形成させることも可能である
が、一方比較的純粋なポリシリコンを付着形成し、次い
でイオン注入、拡散又はその他公知の技術を使用してド
ーピングを行なうことも可能である。好適実施例に於い
ては、燐を使用して１０２０原子数／ＣＣの濃度へポリ
シリコン層１２をドーピングする。
付いて詳細に説明する。第１図は、公知の技術を使用し
て製造することが可能な集積回路構成体の断面を示して
いる。好適実施例に於いては、第１図に示した構造を形
成する場合に、基板１０上にＮ導電型のポリシリコン１
２を付着形成させる。ポリシリコン層１２を形成する場
合に、ＣｖＤ技術を使用して６，０００＾の厚さにドー
プしたポリシリコンを付着形成させることも可能である
が、一方比較的純粋なポリシリコンを付着形成し、次い
でイオン注入、拡散又はその他公知の技術を使用してド
ーピングを行なうことも可能である。好適実施例に於い
ては、燐を使用して１０２０原子数／ＣＣの濃度へポリ
シリコン層１２をドーピングする。
ポリシリコン層１２の上表面上に、金属シリサイド層１
５をＣｖＤ技術を使用して付着形成させる。好適実施例
に於いては、金属シリサイド層１５を約ｔ、ｏｏｏ人の
厚さ記付着形成させる。金属シリサイドを使用した場合
には、シリサイド層１５とその下側に存在するポリシリ
コン層１２との間に極めて良好な電気的接続が構成され
るので金属シリサイドを使用することが望ましい。任意
の導電性シリサイドを使用することが可能ではあるが、
耐火性金属シリサイドを使用することが望ましい。
５をＣｖＤ技術を使用して付着形成させる。好適実施例
に於いては、金属シリサイド層１５を約ｔ、ｏｏｏ人の
厚さ記付着形成させる。金属シリサイドを使用した場合
には、シリサイド層１５とその下側に存在するポリシリ
コン層１２との間に極めて良好な電気的接続が構成され
るので金属シリサイドを使用することが望ましい。任意
の導電性シリサイドを使用することが可能ではあるが、
耐火性金属シリサイドを使用することが望ましい。
何故ならば、耐火性の金属シリサイドの場合には、集積
回路の製造過程中に加えられることのある高温度処理に
於いても悪影響を受け、ることが無いがらである。
回路の製造過程中に加えられることのある高温度処理に
於いても悪影響を受け、ることが無いがらである。
金属シリサイド層１５の上表面上に、二酸化シリコン層
１８を形成する。好適実施例に於いては、二酸化シリコ
ン層１８を形成する場合に、全体を１．０００℃の温度
で６０分間蒸気中に於いて加熱させ、約３，０００人の
厚さの二酸化シリコン層を形成する。第２図乃至第７図
に関しての説明から明らかな如く、二酸化シリコン層１
８の厚さは、その後二酸化シリコン層１８の上に付着形
成される層が金属シリサイド層１５から電気的に分離さ
れるのに十分な厚さであれば良い。
１８を形成する。好適実施例に於いては、二酸化シリコ
ン層１８を形成する場合に、全体を１．０００℃の温度
で６０分間蒸気中に於いて加熱させ、約３，０００人の
厚さの二酸化シリコン層を形成する。第２図乃至第７図
に関しての説明から明らかな如く、二酸化シリコン層１
８の厚さは、その後二酸化シリコン層１８の上に付着形
成される層が金属シリサイド層１５から電気的に分離さ
れるのに十分な厚さであれば良い。
第１図に於いては、比較的厚い二酸化シリコン１ｌ１１
０を基板として使用しているが、その上にポリシリコン
■１２を付着形成すべき基板としては任意の物質のもの
を使用することが可能である。
０を基板として使用しているが、その上にポリシリコン
■１２を付着形成すべき基板としては任意の物質のもの
を使用することが可能である。
基板として二酸化シリコンの様な絶縁性物質を使用した
場合には、その様な基板１ｏの上に製造されるダイオー
ド及びその他の回路要素は基板１゜の下側に構成されて
いるものから電気的に分離されることとなる。しかしな
がら、本発明の幾つかの実施例に於いては、この様な電
気的分離が行なわれるということが好ましいことではな
い場合もあり、従って基板としてその他の任意の物質を
使用することも可能なものである。本発明のその他の実
施例としては、二酸化シリコン層１ｏそれ自身が、他の
所望の電子コンポーネントを包含する集積回路の上に形
成された絶縁層を構成する。
場合には、その様な基板１ｏの上に製造されるダイオー
ド及びその他の回路要素は基板１゜の下側に構成されて
いるものから電気的に分離されることとなる。しかしな
がら、本発明の幾つかの実施例に於いては、この様な電
気的分離が行なわれるということが好ましいことではな
い場合もあり、従って基板としてその他の任意の物質を
使用することも可能なものである。本発明のその他の実
施例としては、二酸化シリコン層１ｏそれ自身が、他の
所望の電子コンポーネントを包含する集積回路の上に形
成された絶縁層を構成する。
次いで、第２図に示した如く、少なくとも二酸化シリコ
ン層１８及び金属シリサイド層１５を貫通させて所望の
位置に開口２ｏを形成する。この場合に、公知のホトリ
ソグラフィ技術と任意の化学的又はプラズマエツチング
プロセスを使用する事が可能である。好適実施例に於い
ては、ＣＦａを含有するプラズマを使用して二酸化シリ
コン層１８をエツチングし、一方ＣＣＪ２ａを使用して
金属シリサイド層１５をエツチングする。第２図に示し
た如く、−口２０内から金属シリサイド１５の全ての部
分が除去されることを確保する為に、その部分の金属シ
リサイド１５の全てを除去するのに必要な時間よりも多
少長（エツチング工程を継続して行なう。その結果、図
示した如く、ポリシリコン層１２も多少エツチングされ
、その後に開口２０内に付着形成される物質がポリシリ
コン層１２へ接触することを確保している。
ン層１８及び金属シリサイド層１５を貫通させて所望の
位置に開口２ｏを形成する。この場合に、公知のホトリ
ソグラフィ技術と任意の化学的又はプラズマエツチング
プロセスを使用する事が可能である。好適実施例に於い
ては、ＣＦａを含有するプラズマを使用して二酸化シリ
コン層１８をエツチングし、一方ＣＣＪ２ａを使用して
金属シリサイド層１５をエツチングする。第２図に示し
た如く、−口２０内から金属シリサイド１５の全ての部
分が除去されることを確保する為に、その部分の金属シ
リサイド１５の全てを除去するのに必要な時間よりも多
少長（エツチング工程を継続して行なう。その結果、図
示した如く、ポリシリコン層１２も多少エツチングされ
、その後に開口２０内に付着形成される物質がポリシリ
コン層１２へ接触することを確保している。
次いで、第３図に示した如り、関口２０内でポリシリコ
ン層１２の表面上及び金属シリサイド層１５の露出され
た端部上に絶縁物質を形成す、る。
ン層１２の表面上及び金属シリサイド層１５の露出され
た端部上に絶縁物質を形成す、る。
好適実施例に於いては、１，０００℃の温度に１０分閤
加熱することによって開口２０の底部に約１．００ＯＡ
の二酸化シリコン層１８を形成させる。この場合に、絶
縁物質１８が開口２０の側壁上に形成され金属シリサイ
ド層１５の露出端部を被覆するということが画一の第４
図及び第７図に関し説明する工程に於いて重要なことで
ある。
加熱することによって開口２０の底部に約１．００ＯＡ
の二酸化シリコン層１８を形成させる。この場合に、絶
縁物質１８が開口２０の側壁上に形成され金属シリサイ
ド層１５の露出端部を被覆するということが画一の第４
図及び第７図に関し説明する工程に於いて重要なことで
ある。
次いで、第４図に示した如く、例えばＣＦ４を使用する
プラズマエツチングによって非等方性エツチングを行な
い、開口２０の底部から二酸化シリコン層１８を除去す
る−その後に付着形成する層が金属シリサイドｌ！１５
への電気的接続を形成することを防止する為に、金属シ
リサイド層１５の端部上に存在する二酸化シリコン■１
８の部分は除去せずに残存させる。
プラズマエツチングによって非等方性エツチングを行な
い、開口２０の底部から二酸化シリコン層１８を除去す
る−その後に付着形成する層が金属シリサイドｌ！１５
への電気的接続を形成することを防止する為に、金属シ
リサイド層１５の端部上に存在する二酸化シリコン■１
８の部分は除去せずに残存させる。
次いで、本集積回路構造の上表面上にポリシリコン■２
２を付着形成させ、第５図に示した如く、公知のホトリ
ソグラフィ技術及びエツチング工程を使用すφことによ
ってパターン形成する。好適実施例に於いては、ポリシ
リコン層２２を付着形成する場合に％ＣＶＤ技術を使用
しｅ、ｏｏｏへの厚さに形成させる。ポリシリコン■２
２を形成する場合には、Ｐ導電型にドープしたポリシリ
コンで付着形成することも可能であるが、一方比較的純
粋なポリシリコンを付着形成し次いでイオン注入。
２を付着形成させ、第５図に示した如く、公知のホトリ
ソグラフィ技術及びエツチング工程を使用すφことによ
ってパターン形成する。好適実施例に於いては、ポリシ
リコン層２２を付着形成する場合に％ＣＶＤ技術を使用
しｅ、ｏｏｏへの厚さに形成させる。ポリシリコン■２
２を形成する場合には、Ｐ導電型にドープしたポリシリ
コンで付着形成することも可能であるが、一方比較的純
粋なポリシリコンを付着形成し次いでイオン注入。
拡散その他の方法によってＰ導電型不純物をドープさせ
ることによって形成することも可能である。
ることによって形成することも可能である。
好適実施例に於いては、ポロンを使用して、１０１ｇ原
子数／ＣＣの不純物濃度へポリシリコン■２２をドープ
させる。従ってＰ導電型ポリシリコン層２２とＮ導電型
ポリシリコン層１２との閣の界面に於いてＰＮ接合１４
が形成される。
子数／ＣＣの不純物濃度へポリシリコン■２２をドープ
させる。従ってＰ導電型ポリシリコン層２２とＮ導電型
ポリシリコン層１２との閣の界面に於いてＰＮ接合１４
が形成される。
次いで、本集積回路構造の上に二酸化シリコン又はその
他の絶縁物質からなる層２５を形成する。
他の絶縁物質からなる層２５を形成する。
好適実施例に於いては、本集積回路構造を蒸気中に於い
て１ 、０００℃の温度に６０分閣加熱させることによ
って３，０００人の二酸化シリコン層２５を形成させる
。次いで、公知のホトリソグラフィ技術及びエツチング
、技術を使用することによって二酸化シリコン■２５を
選択的に除去する。Ｐ導電型領域２２へ対して関口２７
を形成し、金属シリサイド１５へ対し開口２８を形成す
る。次いで、関口２７及び２８を介してＰ導電型領域２
２及び金属シリサイド■１５へｉするオーミック接続部
（不図示）を形成することが可能である。この様なオー
ミック接続部の形成は公知であり、例えばアルミニウム
の様な任意の導電性物質を使用することが可能である。
て１ 、０００℃の温度に６０分閣加熱させることによ
って３，０００人の二酸化シリコン層２５を形成させる
。次いで、公知のホトリソグラフィ技術及びエツチング
、技術を使用することによって二酸化シリコン■２５を
選択的に除去する。Ｐ導電型領域２２へ対して関口２７
を形成し、金属シリサイド１５へ対し開口２８を形成す
る。次いで、関口２７及び２８を介してＰ導電型領域２
２及び金属シリサイド■１５へｉするオーミック接続部
（不図示）を形成することが可能である。この様なオー
ミック接続部の形成は公知であり、例えばアルミニウム
の様な任意の導電性物質を使用することが可能である。
開口２８を介してのコンタクトはＰＮ接合１４のＮ導電
型部分へ対するオーミック接続を構成し、その際に金属
シリサイド１５はポリシリコン１２へ対する低抵抗接続
部を提供する。
型部分へ対するオーミック接続を構成し、その際に金属
シリサイド１５はポリシリコン１２へ対する低抵抗接続
部を提供する。
第７図は第６ａｌｌに示した構造の平面を示したもので
ある。第７図は、本発明のダイオード１４が如何にして
２つのポリシリコンライン１２及び２２の交点に於いて
構成されるかということを示している。また、第７Ｉ１
１は、本発明ダイオードを形成する場合に開口２０を画
定する為の１個のマスクのみが必要であるということを
示しており、コンタクト用−口２７及び２８を画定する
為にもう１個のマスクを使用するだけであるということ
を示している。第７図に於いては開口２７は示されてい
ない。
ある。第７図は、本発明のダイオード１４が如何にして
２つのポリシリコンライン１２及び２２の交点に於いて
構成されるかということを示している。また、第７Ｉ１
１は、本発明ダイオードを形成する場合に開口２０を画
定する為の１個のマスクのみが必要であるということを
示しており、コンタクト用−口２７及び２８を画定する
為にもう１個のマスクを使用するだけであるということ
を示している。第７図に於いては開口２７は示されてい
ない。
上述した実施例に於ける構造は、絶縁物質である二酸化
シリコンからなる■又は基板１０の上に構成されるので
、開口２７及び２８の各々は、第７図に示した如く、ポ
リシリコンライン１２よりも幅広に形成することが可能
である。この様に、開口２７及び２８の寸法を拡大して
設けたとしても、その中に付着形成される物質は所望の
領域に接触するか、又はその下側の二酸化シリコン■乃
至は基板に接触するものであって釘等問題を生じること
がない。この様に、単一のマスクを使用し且つ自己整合
技術を使用することによって極めて小型のダイオードを
製造することが可能となる。
シリコンからなる■又は基板１０の上に構成されるので
、開口２７及び２８の各々は、第７図に示した如く、ポ
リシリコンライン１２よりも幅広に形成することが可能
である。この様に、開口２７及び２８の寸法を拡大して
設けたとしても、その中に付着形成される物質は所望の
領域に接触するか、又はその下側の二酸化シリコン■乃
至は基板に接触するものであって釘等問題を生じること
がない。この様に、単一のマスクを使用し且つ自己整合
技術を使用することによって極めて小型のダイオードを
製造することが可能となる。
以上、本発明の具体的構成（付いて詳細に説明したが、
本発明はこれら具体例に限定されるべきものでは無く、
本′発明の技術的範囲を逸脱することなしに種々の変形
が可能であることは勿論である。例えば、ポリシリコン
■に対しては反対の導電型へ置換させることが可能であ
り、金属シリサイド以外の導電性物質を使用することも
可能であり、また基板としては別のタイプのものを使用
することも可能である。′
本発明はこれら具体例に限定されるべきものでは無く、
本′発明の技術的範囲を逸脱することなしに種々の変形
が可能であることは勿論である。例えば、ポリシリコン
■に対しては反対の導電型へ置換させることが可能であ
り、金属シリサイド以外の導電性物質を使用することも
可能であり、また基板としては別のタイプのものを使用
することも可能である。′
第１図は集積回路−造゛の断面を示した断面図、第２図
は第１図に示した構造に於いて関口を形成した後の状態
を示した断面図、第３図は開口の表面を酸化させた後の
状態を示した断面図、第４図は開口から酸化物の１部を
除去した優の状態を示した断面図、第５図は本発明のダ
イオードを形成した俵の状態を示した新ａｍ、第６図は
前記ダイオードへ電気的コンタクトを行なう為の開口を
形成した債の状態を示した断面図、第７図は第６図に示
した構造の平面を示した平面図、である。 （符号の説明） １０： 基板 １２： Ｎ１１ｌｌ型ポリシリコン層１４： ＰＮ
接合 １５： 金属シリサイド層 １８二 二酸化シリコン層 ２０： 開口 ２２： Ｐ導電型ポリシリコン層 ２５： 絶縁物質層 特許出願人 フェアチアイルド カメラアンド イ
ンストルメント コーポレーション
は第１図に示した構造に於いて関口を形成した後の状態
を示した断面図、第３図は開口の表面を酸化させた後の
状態を示した断面図、第４図は開口から酸化物の１部を
除去した優の状態を示した断面図、第５図は本発明のダ
イオードを形成した俵の状態を示した新ａｍ、第６図は
前記ダイオードへ電気的コンタクトを行なう為の開口を
形成した債の状態を示した断面図、第７図は第６図に示
した構造の平面を示した平面図、である。 （符号の説明） １０： 基板 １２： Ｎ１１ｌｌ型ポリシリコン層１４： ＰＮ
接合 １５： 金属シリサイド層 １８二 二酸化シリコン層 ２０： 開口 ２２： Ｐ導電型ポリシリコン層 ２５： 絶縁物質層 特許出願人 フェアチアイルド カメラアンド イ
ンストルメント コーポレーション
Claims (1)
- 【特許請求の範囲】 １、集積回路装置に於いて、基板と、前記基板上に設け
られた第１導電型物質からなる第１層と、選択領域を除
いて前記第１層上に設けた導電性物質からなる第２層と
、前記選択領域内に於いて前記第１層と接触し且つ全て
の箇所に於いて絶縁物質によって前記第２層から分離さ
れている反対導電型領域とを有することを特徴とする装
置。 ２、上記第１項に於いて、前記第１層と前記反対導電型
領域の各々が、ポリシリコンを有することを特徴とする
装置。 ３、上記第１項又は第２項に於いて、前記第２層が金属
シリサイドを有することを特徴とする装置。 ４、上記第１項乃至第３項の内の何れか１項に於いて、
前記絶縁物質が二酸化シリコンを有することを特徴とす
る装置。 ５、上記第１項乃至第４項の内の何れか１１ｉに於いて
、前記基板が二酸化シリコンを有することを特徴とする
装置。 ６、上記第１項乃至第５項の内の何れか１項に於いて、
前記第２層へ対し第１オーミツク接続が形成されており
、前記反対導電型領域へ対し第２オーミツク接続が形成
されていることを特徴とする装置。 ７、上記第１項乃至第６項の内の何れか１１１ｉに於い
て、前記第１層がＮ導電型ポリシリコンを有し、前記反
対導電型領域がＰ導電型ポリシリコンを有することを特
徴とする装置。 ８、上記第１項乃至第６項の内の何れか１項に於いて、
前記第１層がＰＩ電型シリコンを有し、前記反対導電型
領域がＮ導電型ポリシリコンを有することを特徴とする
装置。 ９、ダイオードの製造方法に於いて、基板上に第１導電
型物質からなる第１層を付着形成し、前記第１層上に導
電性物質からなる第２麿を付着形成し、前記第２層を介
し前記第１層へ至る開口を設け、前記第２層の上と前記
開口内の前記第２層の端部上とに絶縁物質を形成し、前
記関口を横断し且つ前記開口内の前記第１層と接触させ
て反対導電型物質からなる第３層を付着形成する、上記
各工程を有することを特徴とする方法。 １０、上記第９項に於いて、前記第１一層及び酸記第３
層がポリシリコンを有することを特徴とする方法。 １１、上記第９項又は第１０項に於いて、前記第２層が
金属シリサイドを有することを特徴とする方法。 １２、上記第９項乃至第１１項の内の何れが１項に於い
て、前記絶縁物質が二酸化シリコンを有することを特徴
とする方法。 １３、上記第９項乃至第１２項の内の何れか１項に於い
て、前記基板が二酸化シリコンを有することを特徴とす
る方法。 １４、上記第９項乃至第１３項の内の何れか１項に於い
て、前記第１層を付着形成する工程と前記第３層を付着
形成する工程とがＣＶＤ技術を使用して行なうことを特
徴とする方法。 １５、上記第９項乃至第１４項の内の何れか１項に於い
て、前記第２層を付着形成する工程をＣＶＤ技術によっ
て行なうことを特徴とする方法。 １６、上記第９項乃至第１５項の内の何れか１項に於い
て、開口を設ける工程が前記第１層へ到達するまで前記
第２層を貫通してエツチングすることを特徴とする方法
。 １７、上記第９項乃至第１６項の内の何れか１項に於い
て、前記絶縁層を形成する工程に於いて前記第２層を酸
化することを特徴とする方法。 １８、上記第９項乃至第１７項の内の何れか１項に於い
て、前記開口を設ける工程の前に前記第２層上に二酸化
シリコン層を形成することを特徴とする方法。 １９、上記第１８項に於いて、前記二酸化シリコン層を
酸化によって形成することを特徴とする方法。 ２０、上記第１８項又は第１９項に於いて、前記絶縁物
質を形成する工程に於いて、前記第２層を熱酸化させて
二酸化シリコン層を形成することを特徴とする方法。 ２１、上記第２０項に於いて、前記絶縁物質を形成する
工程に於いて前記開口の前記第１層の表面上に絶縁物質
を形成することを特徴とする方法。 ２２、上記第２１項に於いて、前記絶縁物質を形成した
後に、前記開口の底部から絶縁物質を除去することを特
徴とする方法。 ２３、上記第２２項に於いて、前記開口の底部から絶縁
物質を除去する場合にプラズマエツチングによって行な
うことを特徴とする方法。 ２４、上記第２２項又は第２３項に於いて、前記反対導
電型物質及び前記導電性物質への開口を設けることを特
徴とする方法。 ２５、上記第２４項に於いて、前記反対導電型物質及び
前記導電性物質ヘオーミツク接続を形成することを特徴
とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31567781A | 1981-10-27 | 1981-10-27 | |
| US315677 | 1981-10-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882577A true JPS5882577A (ja) | 1983-05-18 |
Family
ID=23225556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18764082A Pending JPS5882577A (ja) | 1981-10-27 | 1982-10-27 | 金属シリサイドコンタクトを有するポリシリコンダイオ−ド |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0078221A3 (ja) |
| JP (1) | JPS5882577A (ja) |
| CA (1) | CA1198832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322570A (ja) * | 1989-06-20 | 1991-01-30 | Toshiba Corp | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0212207A1 (de) * | 1985-07-19 | 1987-03-04 | Siemens Aktiengesellschaft | Bipolartransistorstruktur für integrierte Schaltungen mit hohen Schaltgeschwindigkeiten und Verfahren zu ihrer Herstellung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
| US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
| JPS55134962A (en) * | 1979-04-09 | 1980-10-21 | Toshiba Corp | Semiconductor device |
| CA1142261A (en) * | 1979-06-29 | 1983-03-01 | Siegfried K. Wiedmann | Interconnection of opposite conductivity type semiconductor regions |
| JPS56112762A (en) * | 1980-02-08 | 1981-09-05 | Toshiba Corp | Semiconductor device |
| US4488350A (en) * | 1981-10-27 | 1984-12-18 | Fairchild Camera & Instrument Corp. | Method of making an integrated circuit bipolar memory cell |
-
1982
- 1982-10-26 CA CA000414201A patent/CA1198832A/en not_active Expired
- 1982-10-26 EP EP82401971A patent/EP0078221A3/en not_active Ceased
- 1982-10-27 JP JP18764082A patent/JPS5882577A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322570A (ja) * | 1989-06-20 | 1991-01-30 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1198832A (en) | 1985-12-31 |
| EP0078221A2 (en) | 1983-05-04 |
| EP0078221A3 (en) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405806A (en) | Method for forming a metal silicide interconnect in an integrated circuit | |
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| EP0289163B1 (en) | Method of manufacturing a silicide semiconductor element with polysilicon regions | |
| JPS63308387A (ja) | 半導体装置の製造方法 | |
| JPS587840A (ja) | 半導体集積回路 | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPS60124967A (ja) | 集積回路構造体 | |
| JPS5882577A (ja) | 金属シリサイドコンタクトを有するポリシリコンダイオ−ド | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| JP2611443B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6220711B2 (ja) | ||
| JP2718756B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2775782B2 (ja) | 半導体装置の製造方法 | |
| KR0184159B1 (ko) | 반도체장치의 제조방법 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| JPH0429327A (ja) | 半導体装置およびその製造方法 | |
| JP3415690B2 (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6248907B2 (ja) | ||
| JPH08203885A (ja) | 半導体装置の製造方法 | |
| JPS5974623A (ja) | 半導体集積回路の製造方法 |