JP3952752B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3952752B2 JP3952752B2 JP2001360006A JP2001360006A JP3952752B2 JP 3952752 B2 JP3952752 B2 JP 3952752B2 JP 2001360006 A JP2001360006 A JP 2001360006A JP 2001360006 A JP2001360006 A JP 2001360006A JP 3952752 B2 JP3952752 B2 JP 3952752B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light receiving
- semiconductor substrate
- silicon oxide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、光信号を電気信号に光電変換する受光素子と、その他の素子(例えばトランジスタ・容量素子・抵抗素子)とを同一半導体基板に備えた受光素子混載型の半導体集積回路等に適用して好適な半導体装置の製造方法に関するものである。
【0002】
詳しくは、受光素子用の不純物拡散層を形成した半導体基板面に反射防止用の膜と、保護用の膜を積層した後、この保護用の膜を形成した半導体基板に不純物拡散層に至る電極部を形成し、次に、この電極部を形成した半導体基板に絶縁性の膜を形成し、この絶縁性の膜を選択的に開口し保護用の膜を露出させて開口部を形成することによって、反射防止用の膜を保護用の膜で保護した状態で、電極部と開口部を形成できるようにし、エッチング処理による当該反射防止用の膜への加工ダメージを阻止できるようにしたものである。
【0003】
【従来の技術】
近年、光信号を電気信号に光電変換する受光素子の動作領域は、ますます短波長化が進みつつあり、これに伴って、受光素子と他の素子とを混載した半導体集積回路においては、如何に光電変換効率が良い受光素子を設計するかが課題となっている。
【0004】
そして、近年主流となりつつある高容量情報記憶媒体である光ディスク装置等においては、波長λ=400[nm]程度の短波長レーザに対応した受光素子の設計が要求されている。
【0005】
受光素子の一つの特性として、レーザの入射光のパワー[W]に対する光電流[A]を表わす受光感度特性[A/W]がある。この受光感度特性は、レーザ光の波長が短くなるにつれて低くなる。また、レーザ光の波長が短くなるにつれて、出力側の出力向上は技術的に困難となる。例えば、波長λ=780[nm]程度の赤色レーザと比べて、短波長レーザは出力の小さい物しか作成できていない。
【0006】
つまり、レーザ光の短波長化に伴って、受光感度特性とレーザ出力は共に低下してしまうので、受光感度(光電流)は内因かつ外因により必然的に低くなってしまうというという現状がある。そこで、短波長レーザに対応した受光素子を製造できるようにするために、受光素子のPIN構造の最適化と、入射光の反射を防止する反射防止膜の改善が進められている。
【0007】
図8〜図11は従来例に係る半導体装置90の製造方法(その1〜4)を示す工程図である。この半導体装置90は、受光素子とMIS(Metal Insulator Semiconductor Structure)型の容量素子等を混載した受光素子混載型半導体集積回路である。
【0008】
図8Aに示すように、まず、半導体基板76に第1のシリコン酸化膜77を形成する。そして、このシリコン酸化膜77上に第1のシリコン窒化膜78を形成する。次に、容量素子形成領域のシリコン窒化膜78とシリコン酸化膜77をドライエッチングによって除去する。
【0009】
そして、図8Bに示すように、半導体基板76の上方全面に第2のシリコン窒化膜79を形成する。このシリコン窒化膜79は、MIS容量素子の絶縁膜(誘電体膜)であり、受光素子の反射防止膜でもある。このように、受光素子の反射防止膜と容量素子の絶縁膜とを同時に形成することにより、工程数の削減を果たしている。図8Bに示すシリコン酸化膜77と、シリコン窒化膜78と、シリコン窒化膜79とから、受光素子の反射防止膜87は構成される。次に、図8Cに示すように、受光素子形成領域と容量素子形成領域以外のシリコン窒化膜79及び78をドライエッチングにより除去する。
【0010】
そして、図9Aに示すように、受光素子のアノード用電極部を形成する領域にあるシリコン酸化膜77を除去する。そして、半導体基板76の上方全面にポリシリコン膜80を形成する。このポリシリコン膜80は、受光素子のアノード用電極部の他に、トランジスタ(図示せず)や容量素子の電極部、抵抗素子(図示せず)自体等に使用するものである。
【0011】
次に、図9Bに示すように、ポリシリコン膜80に選択的にドライエッチング(プラズマエッチング、又はリアクティブイオンエッチング等)を施して、当該ポリシリコン膜80を電極形状にする。このとき、反射防止膜上のポリシリコン膜80を除去する。これは、ポリシリコン膜の高反射率が、受光素子の受光感度低下を招くからである。
【0012】
ポリシリコン膜80を電極形状に加工した後、図9Cに示すように、第2のシリコン酸化膜81を形成する。これは、半導体基板76にダブルポリシリコン構造を持つトランジスタ(図示せず)を形成する際に、ファーストポリシリコンとセカンドポリシリコン膜との絶縁を保つためである。次に、シリコン酸化膜81及び77を選択的に除去して、受光素子と、容量素子等の電極部用の開口部を形成する。
【0013】
次に、図10Aに示す半導体基板76の上方全面にAl化合物82を形成し、当該Al化合物82に選択的にエッチング処理を施す。これにより、受光素子のカソード電極等を形成する。
【0014】
Al化合物82を形成した後、図10Bに示すように、上層配線との配線層間膜として第3のシリコン酸化膜83を形成する。図10Bにおいて、反射防止膜87上のシリコン酸化膜81及び83の膜厚は、合わせて1μm程度である。
【0015】
次に、図10Cに示すように、パシベーション膜となる第3のシリコン窒化膜84を形成する。そして、図11Aに示すように、このシリコン窒化膜84を選択的にドライエッチングして下地のシリコン酸化膜83を露出させ、受光素子の受光領域に開口部85を形成する。
【0016】
次に、図11Bに示すように、受光素子の受光領域を開口するようにして、シリコン窒化膜84上にレジストパターン86を形成する。このとき、受光領域に形成した開口部85の内壁をレジストパターン86で覆う。図11Bにおいて、開口部85の内壁からその中心方向へ延出するレジストパターン86の幅h’は、数μm程度である。この幅h’は、後工程でシリコン酸化膜83及び81をウエットエッチングして受光窓部88(図11C参照)を形成する際の、サイドエッチング量に応じて設定する。
【0017】
そして、このレジストパターン86をマスクにして、図11Cに示すように、1μm程度のシリコン酸化膜83及び81をエッチングして除去する。このシリコン酸化膜83及び81のエッチングは、ドライエッチングではなく、ウエットエッチングで行う。これは、下地の反射防止膜87へのエッチングダメージを回避するためである。
【0018】
また、ウエットエッチングを採用したことにより、シリコン酸化膜83及び81は、図11Cの実線矢印で示すように、数μm程度サイドエッチングされてしまう。しかしながら、このサイドエッチング量に応じて、レジストパターン86の幅h’(図11B参照)の値を予め設定しておくことにより、シリコン窒化膜84下方までのサイドエッチングの進行を防止できる。
【0019】
このようにして、受光素子の受光領域に受光窓部(受光部)88を形成する。受光窓部88を形成した後、レジストパターン86を除去して、受光素子と、MIS型の容量素子等を混載した半導体装置90を完成する。
【0020】
【発明が解決しようとする課題】
ところで、従来方式に係る半導体装置90の製造方法によれば、図12Aに示すように、受光素子形成領域の反射防止膜87上にポリシリコン膜80を形成した後、当該ポリシリコン膜80を選択的にドライエッチングして除去していた。
【0021】
このため、ポリシリコン膜80を除去する際に、下地の反射防止膜87がオーバエッチングされてしまい、当該反射防止膜87の膜厚が半導体基板(ウェハ)の面内やロット内で不均一になってしまうおそれがあった。
【0022】
例えば、シリコン窒化膜84等を成膜する減圧CVD(Chemical Vapor Deposition)装置の成膜ばらつきはウェハ面内で3%程度であるのに対し、ドライエッチング装置のエッチング量のばらつきはウェハ面内で数10%もある。
【0023】
このように、反射防止膜87の膜厚が不均一になってしまうと、受光窓部88へ入射する光の反射率、屈折率、吸収率等が異なってしまい、ウェハ面内やロット内のチップ(集積回路)間で、受光素子の受光感度が異なってしまうという問題があった。
【0024】
また、上述した反射防止膜(以下で、反射防止用の膜ともいう)87へのドライエッチングを回避するために、図11Cに示す受光窓部88を形成する際には、シリコン酸化膜83及び81をウエットエッチングして除去していた。このため、図12Bに示すように、受光窓部88には数μm程度の幅を有するテーパ部89A及び89Bが形成されてしまい、チップ面積のさらなる縮小化が困難であるという問題があった。
【0025】
そこで、この発明はこのような問題を解決したものであって、エッチング処理による反射防止用の膜への加工ダメージを阻止できるようにすると共に、膜厚の均一な反射防止用の膜を有した受光窓部を形成できるようにした半導体装置の製造方法の提供を目的とする。
【0026】
削除
【0027】
【課題を解決するための手段】
上述した課題は、半導体基板に受光素子を含む半導体装置を製造する方法であって、この半導体基板に受光素子用の不純物拡散層を形成する工程と、この不純物拡散層を形成した半導体基板面に反射防止用の膜を形成する工程と、この反射防止用の膜上に保護用の膜を形成する工程と、この保護用の膜を形成した半導体基板に不純物拡散層に至る電極部を形成する工程と、この電極部を形成した半導体基板に絶縁性の膜を形成する工程と、この絶縁性の膜を選択的に開口して保護用の膜を露出させた受光窓部用の開口部を形成する工程と、保護用の膜に対するエッチング速度が下地膜に対するエッチング速度よりも高いエッチング条件で、開口部から露出した保護用の膜を除去して下地膜を露出させる工程と、露出した下地膜にウエットエッチング処理を施し当該下地膜を除去して受光窓部を形成する工程とを有することを特徴とする半導体装置の製造方法によって解決される。
【0028】
本発明に係る半導体装置の製造方法によれば、反射防止用の膜を保護用の膜で保護した状態で、電極部と開口部を形成できるので、エッチング処理による当該反射防止用の膜への加工ダメージを阻止できる。
従って、この開口部から露出した保護用の膜を除去することにより、膜厚の均一な反射防止用の膜を有した受光窓部を形成することができる。
【0029】
【発明の実施の形態】
以下図面を参照しながら、この発明の実施形態に係る半導体装置の製造方法について説明する。図1は本発明の実施形態に係る半導体装置100の構成例を示す断面図である。
【0030】
この実施形態では、受光素子用の不純物拡散層を形成した半導体基板面に反射防止用の膜と、保護用の膜を積層した後、この保護用の膜を形成した半導体基板に不純物拡散層に至る電極部を形成し、次に、この電極部を形成した半導体基板に絶縁性の膜を形成し、この絶縁性の膜を選択的に開口し保護用の膜を露出させて開口部を形成し、反射防止用の膜を保護用の膜で保護した状態で、電極部と開口部を形成できるようにし、エッチング処理による当該反射防止用の膜への加工ダメージを阻止できるようにすると共に、この開口部から露出した保護用の膜を除去して、膜厚の均一な反射防止用の膜を有した受光窓部を形成できるようにしたものである。
【0031】
始めに、この半導体装置100について説明する。図1に示すように、この半導体装置100は、受光信号を電気信号に光電変換する受光素子(フォトダイオード)60と、MIS型の容量素子(以下で、容量素子ともいう)70と、バイポーラ素子(図示せず)と、抵抗素子(図示せず)等を同一半導体基板に混載した受光素子混載型の半導体集積回路である。
【0032】
まず、この半導体装置100は、半導体基板1を備えている。この半導体基板1は、例えばP型シリコン等からなる半導体ウェハであるである。
この半導体基板1の受光素子60を含む一方の領域には、図1に示すような不純物拡散層の一例となるPIN構造、即ち、受光領域の表面を占めるp+(p型不純物)拡散層6と、このp+拡散層6を囲むi(低不純物)層7と、このi層をさらに囲むn+(n型不純物)拡散層8とが設けられている。また、この半導体基板1の容量素子を含む他方の領域には、n+拡散層12が設けられている。このn+拡散層12は、容量素子70の下部電極として機能するものである。
【0033】
この半導体基板1には、上述したp+拡散層6を覆うようにして反射防止用の膜(以下で、反射防止膜ともいう)が設けられている。この反射防止膜は、第1のシリコン酸化膜18と、この第1のシリコン酸化膜18上に設けられた第1のシリコン窒化膜19とからなる積層構造を有している。この反射防止膜は、受光素子の受光窓部(受光部)へ入射した光の反射を抑えて、当該光をp+拡散層6まで到達させる機能を有するものである。
【0034】
図1において、シリコン酸化膜18の厚さは、例えば、50nm程度であり、シリコン窒化膜19の厚さは、例えば、30nm程度である。また、反射防止膜を構成する膜の種類と、各々の膜厚等は、受光窓部へ入射する光の波長と、光量等に応じて任意に設定可能である。
【0035】
次に、受光窓部を除くシリコン窒化膜19上には、下地膜の一例となる第2のシリコン酸化膜20が設けられている。このシリコン酸化膜20の膜厚は、例えば、100nm程度である。さらに、このシリコン酸化膜20上には保護用の膜の一例となる第2のシリコン窒化膜21が設けられている。このシリコン窒化膜21の膜厚は、例えば、50nm程度である。これらのシリコン酸化膜20及びシリコン窒化膜21については、後で説明する。
【0036】
そして、このシリコン窒化膜21上には、第3のシリコン酸化膜22が設けられている。このシリコン酸化膜22は、ダブルポリシリコン構造を持つトランジスタ(図示せず)のファーストポリシリコンとセカンドポリシリコン間を絶縁する機能を有する膜である。従って、ダブルポリシリコン構造を持つトランジスタ等を半導体基板1に混載しない場合には、当該シリコン酸化膜22を省略することもできる。
【0037】
また、半導体基板1のp+拡散層6上と、n+拡散層8上には、上述した反射防止膜と、シリコン酸化膜20と、シリコン窒化膜21と、シリコン酸化膜22を貫くコンタクトホールが設けられている。
【0038】
このp+拡散層6上のコンタクトホールには、例えば、カソード用の電極部11が設けられている。この電極部11は、Al化合物膜からなるものである。また、n+拡散層8上のコンタクトホールには、例えば、アノード用の電極部10が設けられている。この電極部10は、例えば、ポリシリコン膜と、Al化合物膜とからなる積層構造を有している。
【0039】
図1において、電極部11に負電圧(−)を印加してi層7を空乏層化させ、この状態で受光窓部へ光信号を入射させると、入射した光信号は該空乏層で電気信号(正孔と電子)に光電変換される。そして、発生した電子は電極部10に流れ、正孔は電極部11に流れる。
【0040】
一方、半導体基板1のn+拡散層12上にも、反射防止膜と、シリコン酸化膜20と、シリコン窒化膜21と、シリコン酸化膜22を貫くコンタクトホールが設けられており、当該コンタクトホールには下部電極(n+拡散層)と接続された電極部27が設けられている。この電極部27は、Al化合物膜からなるものである。
【0041】
また、n+拡散層12上の反射防止膜には所定面積の開口部が設けられており、当該開口部には絶縁性のシリコン窒化膜21が設けられている。容量素子70では、このシリコン窒化膜21が誘電体膜となる。さらに、この誘電体膜としてのシリコン窒化膜21上には、上部電極となる電極部29が設けられている。この電極部29は、例えば、ポリシリコン膜と、Al化合物膜とからなる積層構造を有している。
【0042】
図1において、上部電極となる電極部29に正電圧(+)を印加し、かつ、n+拡散層12と接続する電極部27に負電圧(−)を印加することによって、印加電圧に応じた電荷を容量素子70に蓄積できる。
【0043】
そして、これらの電極部27及び29等を覆うようにして、受光窓部を除く半導体基板1の上方には、絶縁性の膜の一例となる第4のシリコン酸化膜23が設けられている。このシリコン酸化膜23によって、上述した電極や、配線パターン間は十分に絶縁されている。このシリコン酸化膜23の膜厚は、例えば、900nm程度である。
【0044】
また、このシリコン酸化膜23には、第3のシリコン窒化膜24が設けられている。このシリコン窒化膜24は、いわゆるパシベーション膜であり、当該半導体装置100を水分、パッケージ(図示せず)による応力等から保護するためのものである。このシリコン窒化膜24の膜厚は、例えば、1μm程度である。
また、図1に示す半導体装置100では、上述したシリコン酸化膜18、20、22、23とシリコン窒化膜19、21、24に囲まれたp+拡散層6上に受光窓部17が設けられている。
【0045】
ところで、この半導体装置100では、図7Bに示すシリコン窒化膜21とn+拡散層12間には、実線矢印で示すように、第1のシリコン酸化膜18と、第1のシリコン窒化膜19と、第2のシリコン酸化膜20とが設けられている。即ち、従来方式の半導体装置90と比べて、当該間に100nm程度の厚さを有したシリコン酸化膜20が追加されている。
従って、誘電体膜として使用部分以外のシリコン窒化膜21とn+拡散層12間の離隔距離を増大できるので、容量素子70の寄生容量を確実に低減できる。
【0046】
次に、本発明に係る半導体装置の製造方法について説明する。図2〜図6は半導体装置100の製造方法(その1〜5)を示す工程図である。ここでは、上述した半導体装置100を製造する場合を想定する。
【0047】
まず、図2Aに示すように、上述したp+拡散層6、i層7、n+拡散層8、n+拡散層12等の不純物拡散層を半導体基板1に形成する。これらの形成は、イオン注入や、熱拡散等の周知の製造技術によって行う。
【0048】
次に、この半導体基板1上に、反射防止用の膜の一例となる、第1のシリコン酸化膜18と第1のシリコン窒化膜19を順次形成する。このシリコン酸化膜18の形成は、例えば、半導体基板1を熱酸化して行う。また、シリコン窒化膜19の形成は、LP(Low Pressure)CVD等によって行う。反射防止膜を形成した後、当該膜上に下地膜の一例となる第2のシリコン酸化膜20を形成する。このシリコン酸化膜20の形成方法は、例えば、CVD法である。
【0049】
次に、MIS型の容量素子70(図1参照)を形成する領域(以下で、容量素子形成領域ともいう)を開口するレジストパターン(図示せず)を、シリコン酸化膜20上に形成する。このレジストパターンの形成は、例えば、フォトリソグラフィによって行う。
【0050】
そして、このレジストパターンをマスクにして、シリコン酸化膜20と、シリコン窒化膜19と、シリコン酸化膜18とを順次エッチングして除去する。このエッチング処理は、例えば、CF4等のF系ガスを用いたドライエッチングによって行う。上述したエッチング処理を完了した後、周知の製造技術であるアッシングによって、レジストパターンを除去する。
【0051】
そして、図2Bに示すように、容量素子形成領域のn+拡散層12と接するようにして、保護用の膜の一例となる第2のシリコン窒化膜21を半導体基板1の上方全面に形成する。このシリコン窒化膜21は、容量素子の誘電体膜として機能するものである。
【0052】
次に、受光素子を形成する領域(以下で、受光素子形成領域ともいう)のp+拡散層6上と、容量素子形成領域を覆うレジストパターン(図示せず)をシリコン窒化膜21上に形成する。そして、このレジストパターンをマスクにして、第2シリコン窒化膜にドライエッチング処理を施す。これにより、図2Cに示すよう、n+拡散層6上と容量素子形成領域を除いて、シリコン窒化膜21を除去する。
【0053】
このレジストパターンをアッシングして除去した後、図3Aに示すように、電極部11(図1参照)形成する領域を開口したレジストパターン35を形成する。そして、このレジストパターン35をマスクにして、シリコン酸化膜20と、シリコン窒化膜19と、シリコン酸化膜18を順次エッチングして除去し、n+拡散層8を露出させる。このエッチング処理は、ドライエッチングによって行う。
【0054】
次に、レジストパターン35をアッシングして除去する。そして、図3Bに示すように、半導体基板1の上方全面にポリシリコン膜32を形成する。このポリシリコン膜32は、上述した受光素子60の電極部や、容量素子70の電極部に使用すると共に、トランジスタ(図示せず)の電極部や、抵抗素子(図示せず)本体としても使用するものである。このポリシリコン膜32の形成は、例えば、LPCVD等によって行う。
【0055】
ポリシリコン膜32を形成した後、POCl3ガス等を使用して、当該ポリシリコン膜32にリンをドーピングする。これにより、ポリシリコン膜32に導電性を持たせることができる。
【0056】
次に、受光素子の電極部10(図1参照)を形成する領域、及び容量素子形成領域を覆うレジストパターン(図示せず)を、ポリシリコン膜32上に形成する。
【0057】
そして、このレジストパターンをマスクにして、ポリシリコン膜32をドライエッチングする。これにより、図3Cに示すように、受光素子の電極部11(図1参照)下層部と、容量素子の電極部29(図1参照)下層部とを形成できる。また、このレジストパターンの形状を、上述したトランジスタ等のゲート電極や、抵抗素子本体等の形状と、形成領域にも対応させておく。これにより、ポリシリコン膜32から、トランジスタの電極部や、抵抗素子本体等を形成できる。このドライエッチングには、例えば、CF4や、CF4−O2等のエッチングガスを使用する。
【0058】
ところで、受光素子においては、ポリシリコン膜の高反射率が受光感度の低下を招くので、p+拡散層6上方のポリシリコン膜32を除去する必要がある。このとき、反射防止膜を構成するシリコン窒化膜19上には、シリコン酸化膜20と、シリコン窒化膜21が設けられている。
【0059】
従って、ポリシリコン膜32をオーバーエッチングしても、反射防止膜をシリコン窒化膜21で保護できるので、該反射防止膜へのエッチングダメージを阻止できる。これにより、反射防止膜の膜減りを回避できるので、半導体基板(ウェハ)面内、もしくはロット内での反射防止膜の膜厚変動を阻止できる。それゆえ、従来方式と比べて、反射防止膜の品質を確実に向上できる。
【0060】
次に、図4Aに示すように、半導体基板1の上方全面に第3のシリコン酸化膜22を100nm程度の厚さに形成する。そして、このシリコン酸化膜22と、シリコン窒化膜21と、シリコン酸化膜20と、シリコン窒化膜19と、シリコン酸化膜18を順次選択的にエッチングして、半導体基板1に形成したp+拡散層6に至るコンタクトホールを形成する。また、このコンタクトホールの形成と平行して、ポリシリコン膜32に至るヴィアホールを形成する。
【0061】
そして、コンタクトホール及びヴィアホールを形成した半導体基板1の上方全面にAl化合物膜14を堆積し、当該Al化合物膜14をパターニングする。これにより、図4Bに示す電極部10及び11、及びMIS型の容量素子70の電極部29(図1参照)等を形成できる。
【0062】
次に、電極を形成した半導体基板1の上方全面に絶縁性の膜の一例となる第4のシリコン酸化膜23を形成する。このシリコン酸化膜23は、電極部や、配線パターン間を絶縁するための配線層間絶縁膜である。このシリコン酸化膜23の堆積は、例えばO3−TEOSによって行う。
【0063】
さらに、このシリコン酸化膜上に第3のシリコン窒化膜24を形成する。このシリコン窒化膜は、半導体装置100を水分・パッケージ応力等から保護する機能を有するものである。このシリコン窒化膜24の形成は、例えば、P(Plasma)−CVDによって行う。
【0064】
次に、図4Cに示すように、p+拡散層6の上方を選択的に開口するレジストパターン37をシリコン窒化膜24上に形成する。そして、このレジストパターン37をマスクにして、シリコン窒化膜24をドライエッチングする。これにより、シリコン窒化膜24に受光用の開口部を形成できる。また、各電極部上にレジストパターン37の開口部(図示せず)を設けておくことにより、当該電極上に外部の端子と電荷の授受を行うパッド部を画定することもできる。
【0065】
次に、レジストパターン37をアッシングして除去する。そして、図5Aに示すように、シリコン窒化膜24に設けられた開口部の内壁を覆い、かつ、p+拡散層6の上方を選択的に開口するレジストパターン39を当該シリコン窒化膜24上に形成する。
【0066】
そして、図5Bに示すように、このレジストパターン39をマスクにして、シリコン酸化膜23と、シリコン酸化膜22とをドライエッチングして除去して、受光用の開口部を形成する。
【0067】
このドライエッチングには、シリコン酸化膜に対するエッチング速度が、シリコン窒化膜に対するエッチング速度よりも高いエッチング条件を選択する。このエッチング条件は、例えば、シリコン酸化膜とシリコン窒化膜とのエッチングの選択比が高いCF4−H2等を使用したリアクティブイオンエッチングである。これにより、シリコン窒化膜21上のシリコン酸化膜を高選択に除去できる。
【0068】
次に、図5Cに示すように、シリコン酸化膜23及び22から露出したシリコン窒化膜21をドライエッチングして除去する。このドライエッチングには、シリコン窒化膜に対するエッチング速度が、シリコン酸化膜に対するエッチング速度よりも高いエッチング条件、例えば、CF4−O2等を使用したプラズマエッチングを選択する。これにより、シリコン酸化膜20上のシリコン窒化膜21を高選択に除去できる。
【0069】
次に、図6Aに示すように、シリコン酸化膜23及び22と、シリコン窒化膜21をドライエッチングした際に、マスクとして使用したレジストパターンをアッシングして除去する。
次に、図6Bに示すように、シリコン酸化膜23及び22と、シリコン窒化膜21に設けられた開口部43の内壁を覆い、かつ、p+拡散層6の上方を選択的に開口するレジストパターン41を半導体基板1の上方に形成する。このとき、開口部43の内壁からその中心方向へ延出するレジストパターン41の幅hは、例えば、数百nm程度である。この幅hは、後工程でシリコン酸化膜20をウエットエッチングして受光窓部17(図6C参照)を形成する際の、サイドエッチング量に応じて設定する。
【0070】
そして、図6Cに示すように、このレジストパターン41をマスクにして、シリコン酸化膜20をウエットエッチングして除去し、受光窓部17を形成する。このウエットエッチングに使用する薬液は、例えば、フッ酸水溶液である。
【0071】
シリコン酸化膜20をウエットエッチングで除去するので、下地のシリコン窒化膜19に結晶構造を損傷させるようなエッチングダメージを与えずに済む。また、このフッ酸水溶液のシリコン酸化膜20に対するエッチング速度は、シリコン窒化膜19に対するエッチング速度よりも大きいので、シリコン窒化膜19を膜減りさせることもない。
【0072】
さらに、図7Aに示すように、従来方式と比べて、ウエットエッチングするシリコン酸化膜の膜厚は薄いので、この膜厚差に応じてサイドエッチング量も減少させることができる。例えば、図7Aに示す受光窓部17のテーパ部45A及び45Bの幅は数百μm程度である。従って、チップ面積をより一層縮小できる。
【0073】
このように、本発明に係る半導体装置の製造方法によれば、受光素子60を半導体基板1に形成する際に、p+拡散層6と、i層7と、n+拡散層8とを形成した半導体基板1にシリコン酸化膜18及びシリコン窒化膜19と、シリコン酸化膜20と、シリコン窒化膜21を積層した後、このシリコン窒化膜21を形成した半導体基板1にn+拡散層8と、p+拡散層6にそれぞれ至る電極部10及び11を形成し、次に、この電極部10及び11を形成した半導体基板1にシリコン酸化膜22及び23を形成し、これらのシリコン酸化膜23及び22を選択的に開口しシリコン窒化膜21を露出させて開口部43を形成するようになされる。
【0074】
従って、シリコン窒化膜19をシリコン酸化膜20及びシリコン窒化膜21で保護した状態で、電極部10及び11と開口部43を形成できるので、ドライエッチング処理等による当該シリコン窒化膜19への加工ダメージを阻止できる。
【0075】
さらに、開口部43から露出したシリコン窒化膜21をドライエッチングで除去し、その後、シリコン酸化膜20をウエットエッチングで除去することにより、膜厚の均一なシリコン窒化膜19を有した受光窓部17を形成することができる。
【0076】
それゆえ、半導体基板(ウェハ)面内やロット内のチップ間で、受光窓部17へ入射する光の反射率、屈折率、吸収率等を略均一にすることができ、受光素子60の受光感度を安定化させることができる。
【0077】
削除
【0078】
削除
【0079】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、受光素子を半導体基板に形成する際に、受光素子用の不純物拡散層を形成した半導体基板面に反射防止用の膜と、保護用の膜を積層した後、この保護用の膜を形成した半導体基板に不純物拡散層に至る電極部を形成し、次に、この電極部を形成した半導体基板に絶縁性の膜を形成し、この絶縁性の膜を選択的に開口し保護用の膜を露出させて開口部を形成するようになされる。このとき、保護用の膜に対するエッチング速度が下地膜に対するエッチング速度よりも高いエッチング条件で、受光窓部用の開口部から露出した保護用の膜を除去して下地膜を露出させるようにした。
【0080】
この構成によって、反射防止用の膜を保護用の膜で保護した状態で、電極部と開口部を形成できるので、エッチング処理による当該反射防止用の膜への加工ダメージを阻止できる。
【0081】
従って、この開口部から露出した保護用の膜を除去することにより、膜厚の均一な反射防止用の膜を有した受光窓部を形成することができる。しかも、反射防止用の膜の膜厚を均一化できるので、受光特性の安定した受光素子を半導体基板に信頼性高く、かつ再現性良く形成できる。
【0082】
この発明は、光信号を電気信号に光電変換する受光素子と、容量素子等を同一半導体基板に備えた受光素子混載型の半導体集積回路等に適用して極めて好適である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置100の構成例を示す断面図である。
【図2】A〜Cは半導体装置100の製造方法(その1)を示す工程図である。
【図3】A〜Cは半導体装置100の製造方法(その2)を示す工程図である。
【図4】A〜Cは半導体装置100の製造方法(その3)を示す工程図である。
【図5】A〜Cは半導体装置100の製造方法(その4)を示す工程図である。
【図6】A〜Cは半導体装置100の製造方法(その5)を示す工程図である。
【図7】A及びBは受光素子60及び容量素子70の構成例を示す断面図である。
【図8】A〜Cは従来例に係る半導体装置90の製造方法(その1)を示す工程図である。
【図9】A〜Cは半導体装置90の製造方法(その2)を示す工程図である。
【図10】A〜Cは半導体装置90の製造方法(その3)を示す工程図である。
【図11】A〜Cは半導体装置90の製造方法(その4)を示す工程図である。
【図12】A及びBは半導体装置90の問題点を示す断面図である。
【符号の説明】
1・・・半導体基板、17・・・受光窓部、18,20,22,23・・・シリコン酸化膜、19,21,24・・・シリコン窒化膜、32・・・ポリシリコン膜、60・・・受光素子、70・・・容量素子、100・・・半導体装置
Claims (2)
- 半導体基板に受光素子を含む半導体装置を製造する方法であって、
前記半導体基板に受光素子用の不純物拡散層を形成する工程と、
前記不純物拡散層を形成した半導体基板面に反射防止用の膜を形成する工程と、
前記反射防止用の膜上に下地膜を形成する工程と、
前記下地膜上に保護用の膜を形成する工程と、
前記保護用の膜を形成した半導体基板に前記不純物拡散層に至る電極部を形成する工程と、
前記電極部を形成した半導体基板に絶縁性の膜を形成する工程と、
前記絶縁性の膜を選択的に開口して前記保護用の膜を露出させた受光窓部用の開口部を形成する工程と、
前記保護用の膜に対するエッチング速度が前記下地膜に対するエッチング速度よりも高いエッチング条件で、前記開口部から露出した保護用の膜を除去して前記下地膜を露出させる工程と、
露出した前記下地膜にウエットエッチング処理を施し当該下地膜を除去して受光窓部を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記受光素子を含む前記半導体基板に容量素子を混載して半導体装置を製造する際に、
前記保護用の膜を前記容量素子の誘電体膜に使用することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001360006A JP3952752B2 (ja) | 2001-11-26 | 2001-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001360006A JP3952752B2 (ja) | 2001-11-26 | 2001-11-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163344A JP2003163344A (ja) | 2003-06-06 |
JP3952752B2 true JP3952752B2 (ja) | 2007-08-01 |
Family
ID=19170902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001360006A Expired - Fee Related JP3952752B2 (ja) | 2001-11-26 | 2001-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3952752B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100630679B1 (ko) | 2003-12-17 | 2006-10-02 | 삼성전자주식회사 | 포토 다이오드 및 이의 제조 방법 |
JP2006179581A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
US7485486B2 (en) | 2005-03-18 | 2009-02-03 | Intersil Americas Inc. | Photodiode for multiple wavelength operation |
JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
JP5300375B2 (ja) * | 2008-08-26 | 2013-09-25 | 日本オクラロ株式会社 | 裏面入射型受光素子およびその製造方法 |
US20110068426A1 (en) | 2009-09-22 | 2011-03-24 | Intersil Americas Inc. | Photodiodes and methods for fabricating photodiodes |
US8779542B2 (en) | 2012-11-21 | 2014-07-15 | Intersil Americas LLC | Photodetectors useful as ambient light sensors and methods for use in manufacturing the same |
CN115483313A (zh) * | 2022-09-20 | 2022-12-16 | 滁州捷泰新能源科技有限公司 | 电池及其制备方法 |
-
2001
- 2001-11-26 JP JP2001360006A patent/JP3952752B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003163344A (ja) | 2003-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7476598B2 (en) | Photodiode and method of manufacturing the same | |
KR100539272B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100476690B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6846694B2 (en) | Semiconductor device with built-in light receiving element, production method thereof, and optical pickup incorporating the same | |
US10991667B2 (en) | Isolation structure for bond pad structure | |
KR100287179B1 (ko) | 비트라인를포함하는반도체장치및그제조방법 | |
US8163639B2 (en) | Photo diode and method for manufacturing the same | |
JP3952752B2 (ja) | 半導体装置の製造方法 | |
US7473945B2 (en) | Optical semiconductor integrated circuit device | |
KR100292899B1 (ko) | 플라즈마에의한열화의방지가가능한반도체장치및그제조방법 | |
JP4338490B2 (ja) | 光半導体集積回路装置の製造方法 | |
US6174782B1 (en) | Method of fabricating lower electrode of capacitor | |
GB2381657A (en) | Borderless contact structure | |
JPH10289994A (ja) | 光センサ集積回路装置 | |
KR100549576B1 (ko) | 반도체 소자의 제조 방법 | |
KR100227958B1 (ko) | 반도체 장치 및 제조방법 | |
US20050218469A1 (en) | Optical semiconductor integrated circuit device | |
US6991951B2 (en) | Solid-state imaging device production method and solid-state imaging device | |
KR100325465B1 (ko) | 반도체 소자의 제조방법 | |
JP2001223352A (ja) | 固体撮像素子及びその製造方法 | |
KR20010039179A (ko) | 반도체 장치의 실린더형 커패시터 스토리지 전극 형성 방법 | |
KR19980080479A (ko) | 자기정합적인 콘텍트홀 형성 방법 | |
JPH08139304A (ja) | Ccd撮像素子及びその製造方法 | |
JPH0453275A (ja) | シリコンフォトセンサ | |
JPH03229457A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
LAPS | Cancellation because of no payment of annual fees |