JP5300375B2 - 裏面入射型受光素子およびその製造方法 - Google Patents

裏面入射型受光素子およびその製造方法 Download PDF

Info

Publication number
JP5300375B2
JP5300375B2 JP2008217328A JP2008217328A JP5300375B2 JP 5300375 B2 JP5300375 B2 JP 5300375B2 JP 2008217328 A JP2008217328 A JP 2008217328A JP 2008217328 A JP2008217328 A JP 2008217328A JP 5300375 B2 JP5300375 B2 JP 5300375B2
Authority
JP
Japan
Prior art keywords
light receiving
mesa
separation groove
conductive layer
receiving portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008217328A
Other languages
English (en)
Other versions
JP2010056173A (ja
Inventor
隆司 豊中
和弘 小松
大介 中井
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2008217328A priority Critical patent/JP5300375B2/ja
Publication of JP2010056173A publication Critical patent/JP2010056173A/ja
Application granted granted Critical
Publication of JP5300375B2 publication Critical patent/JP5300375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、裏面入射型受光素子およびその製造方法に関する。
従来、半導体基板の裏面から入射される光を半導体基板の表面に形成された受光部で受光し、受光された光の強度に応じた電流を出力する裏面入射型受光素子がある。裏面入射型受光素子には、裏面入射型PINホトダイオードや電流増倍機能を有する裏面入射型アバランシェホトダイオード(Avalanche Photodiode:APD)などがある。
図14は、従来の裏面入射型受光素子の1つである裏面入射型APD300の概略断面図である。同図に示すように、裏面入射型APD300は、上面および側面がN型電極312で覆われたN型電極用メサ302と、上面にP型電極314を有する受光部304と、が形成されている。たとえば、特許文献1および2にも、かかる構造を有する裏面入射型受光素子が開示されている。
裏面入射型APD300では、n−InP基板310の裏面から入射する光をn−InP基板310の表面に形成された受光部304で受光する。このとき、受光部304の上面に形成されたP型電極314と、受光部304の下面(n−InP基板310の表面)に導通するN型電極312と、の間には、受光部304で受光された光の強度に応じた電流が発生する。
このように、裏面入射型APD300は、裏面から入射する光を受光するため、図15に示すように、光が入射しやすいよう裏面が上に表面が下になるよう上下逆さにしてセラミック製のキャリア400に搭載される。ここで、裏面入射型APD300のN型電極312はキャリア400の上面に形成された電極402に、P型電極314はキャリア400の上面に形成された電極404に、たとえばAuSnはんだ406で接合される。
特開平7−106622号公報 特開2002−353492号公報
しかしながら、従来の裏面入射型受光素子では、キャリアに素子を搭載する工程(組立工程)で受光部の破損や接触不良などの組み立て異常が発生する場合があった。
たとえば、裏面入射型APD300をキャリア400に搭載する際、図16(a)に示すように裏面入射型APD300が受光部304側に傾くと、受光部304の上面にかかる圧力によって受光部304が破損することがある。一方、図16(b)に示すように裏面入射型APD300をN型電極用メサ302側に傾くと、受光部304の上面に形成されたP型電極がキャリア400表面に形成された電極と完全に接合しない接触不良が起こることがある。特に高速応答が要求される場合、素子容量を低減するために受光部304の面積を小さくするが、素子とキャリアの接合強度を確保するためにN型電極用メサ302の面積は大きくする場合がある。この場合、受光部304とN型電極用メサ302の面積が異なるために、両側に均等な荷重が加わらず、受光部304の破損、あるいは接触不良が発生し易くなる。
このため、従来は、組立工程の後に素子の電気的特性を検査する必要があり、組立工程前にウェハ単位で検査を行う場合に比べて、時間やコストなどの面で無駄があった。
本発明は、上記課題に鑑みてなされたものであり、キャリア搭載時に発生する組み立て異常を防止することができる裏面入射型受光素子およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る裏面入射型受光素子は、導電性基板と、前記導電性基板上に形成された、光吸収層を含む複数の半導体層からなる受光部と、前記導電性基板上の前記受光部が形成された領域とは異なる領域に形成された第1電極用メサと、前記第1電極用メサの上面の少なくとも一部に形成された、前記導電性基板に導通する第1電極と、前記導電性基板上の前記受光部および前記第1電極用メサが形成された領域とは異なる領域に形成された第2電極用メサと、前記受光部の上面の一部と、前記第2電極用メサの上面の少なくとも一部と、を含む領域に形成され、前記導電性基板から絶縁された第2電極と、を含むことを特徴とする。
本発明によれば、受光部の上面に形成される第2電極が、受光部が形成された領域とは異なる領域に形成された第2電極用メサの上面まで引き出されている。これにより、裏面入射型受光素子をキャリアに搭載する際、第1電極用メサの上面まで引き出された第1電極と、第2電極用メサの上面まで引き出された第2電極と、をキャリアの上面に形成された電極にそれぞれ簡便かつ適切に接合することが可能となる。このため、キャリア搭載時に発生する組み立て異常を防止することができる。
また、本発明に係る裏面入射型受光素子は、半絶縁性基板と、前記半絶縁性基板上に形成された導電層と、前記導電層上に形成された、光吸収層を含む複数の半導体層からなる受光部と、前記導電層上の前記受光部が形成された領域とは異なる領域に形成された第1電極用メサと、前記第1電極用メサの上面の少なくとも一部に形成された、前記導電層に導通する第1電極と、前記導電層上の前記受光部および前記第1電極用メサが形成された領域とは異なる領域に形成された第2電極用メサと、前記受光部と前記第2電極用メサとの間で前記導電層が電気的に分離されるよう、前記半絶縁性基板まで掘り込まれた分離溝と、少なくとも、前記受光部の上面の一部と、前記分離溝の一部と、前記第2電極用メサの上面と、を含む領域を被覆する絶縁膜と、前記受光部の上面の一部と、前記分離溝の一部と、前記第2電極用メサの上面の少なくとも一部と、を含む領域に形成され、前記絶縁膜により前記導電層から絶縁された第2電極と、を含むことを特徴とする。
本発明によれば、半絶縁性基板まで掘り込まれた分離溝によって、受光部と第2電極用メサとの間で導電層が電気的に分離される。このため、第2電極用メサの上面に形成された第2電極と、第2電極用メサの下面に接する導電層と、による素子容量の増加を防ぐことができる。
また、本発明の一態様では、少なくとも、前記受光部の側面と、前記受光部と前記第2電極用メサとの間にある前記導電層と、を含む領域を被覆する他の絶縁膜を含み、前記分離溝は、前記受光部と前記第2電極用メサとの間で前記導電層が電気的に分離されるよう、前記他の絶縁膜から前記半絶縁性基板まで掘り込まれている。
この態様によれば、受光部の側面が他の絶縁膜で被覆される。このため、たとえば、受光部の側面にレジストが直接触れることによる受光部側面の暗電流の増加を防止することができる。
なお、この態様では、前記分離溝の側壁を構成する前記導電層の側面は、前記分離溝を構成する前記他の絶縁膜の側面より所定長だけ前記分離溝の中央に近くてもよい。
また、本発明に係る裏面入射型受光素子の製造方法は、半絶縁性基板上に、導電層を形成する工程と、前記導電層上に、光吸収層を含む複数の半導体層を結晶成長させる工程と、前記複数の半導体層のうち受光部となる部分を除く一部または全部を除去する工程と、前記受光部の側面を埋め込む埋込層を成長させる工程と、前記埋込層のうち、前記受光部の側面の少なくとも一部を埋め込む部分と、前記導電層上の前記受光部が形成される領域とは異なる領域に形成される少なくとも2つのメサ状部と、を除く部分を除去する工程と、前記受光部と前記2つのメサ状部の一方との間で前記導電層が電気的に分離されるよう、前記半絶縁性基板まで掘り込まれた分離溝を形成する工程と、少なくとも、前記受光部の上面と、前記分離溝の一部と、前記2つのメサ状部の一方の上面と、を含む領域を絶縁膜で被覆する工程と、前記受光部の上面を被覆する前記絶縁膜に、前記受光部の上面まで貫通する貫通孔を形成する工程と、前記2つのメサ状部の他方の上面の少なくとも一部に、前記導電層に導通する第1電極を形成する工程と、前記貫通孔と、前記分離溝の一部と、前記2つのメサ状部の一方の上面の少なくとも一部と、を含む領域に、前記絶縁膜により前記導電層から絶縁される第2電極を形成する工程と、を含むことを特徴とする。
また、本発明の一態様では、前記分離溝を形成する工程の前に、少なくとも、前記受光部の側面と、前記受光部と前記2つのメサ状部の一方との間に露出する前記導電層と、を含む領域を他の絶縁膜で被覆する工程をさらに含み、前記分離溝を形成する工程では、前記受光部と前記2つのメサ状部の一方との間で前記導電層が電気的に分離されるよう、前記他の絶縁膜から前記半絶縁性基板まで掘り込まれた分離溝を形成する。
また、本発明の一態様では、前記分離溝を形成する工程では、前記分離溝の側壁を構成する前記導電層の側面が、前記分離溝の側壁を構成する前記他の絶縁膜の側面より所定長だけ前記分離溝の中央に近づくよう、前記他の絶縁膜から前記半絶縁性基板まで掘り込まれた分離溝を形成する。
この態様では、前記分離溝を形成する工程は、前記分離溝が形成される領域を被覆する前記他の絶縁膜を除去する工程と、前記他の絶縁膜が除去された領域より前記所定長以上内側に開口を有するレジスト膜を形成する工程と、前記レジスト膜をマスクとしたウェットエッチングにより、前記半絶縁性基板まで掘り込まれた分離溝を形成する工程と、前記レジスト膜を除去する工程と、を含んでもよい。
この態様によれば、ウェットエッチングによるサイドエッチング効果が生じても、分離溝の側壁を構成する他の絶縁膜の側面が突き出した「ひさし部」が形成されることはない。このため、分離溝の「ひさし部」に起因する、第2電極の断線や第2電極と第1電極とのショートを防ぐことができる。
以下、本発明の一実施形態を図面に基づいて詳細に説明する。
図11は、本発明の実施形態に係る裏面入射型APD100を示す図である。このうち、図11(b)は裏面入射型APD100の上面図であり、図11(a)は図11(b)における1a線での裏面入射型APD100の部分拡大断面図である。
同図に示すように、裏面入射型APD100は、Fe−InP基板10と、Fe−InP基板10上(Fe−InP基板10の表面)に形成されたn−InPコンタクト層12と、n−InPコンタクト層12上に形成された、受光部106、N型電極用メサ102、およびP型電極用メサ104と、受光部106とP型電極用メサ104との間に形成された分離溝40と、受光部106、N型電極用メサ102、P型電極用メサ104、およびn−InPコンタクト層12の一部または全部を被覆するSiN膜30およびSiO膜34と、N型電極用メサ102の上面の少なくとも一部(ここでは全部)に形成されたN型電極112と、受光部106の上面の一部と分離溝40の一部とP型電極用メサ104の上面の少なくとも一部とを含む領域に形成されたP型電極114と、を含んで構成される。
n−InPコンタクト層12は、半絶縁性基板であるFe−InP基板10上に形成された導電層であり、N型電極用メサ102の上面に形成されたN型電極112と導通する。なお、n−InPコンタクト層12は、受光部106とP型電極用メサ104との間に形成された分離溝40によって分断されている。
受光部106は、第1メサと、第1メサ上に形成された第2メサと、第1メサの上面の面積より下面の面積が小さい第2メサの側面を埋め込むFe−InP埋込層28と、を含んで構成される。受光部106の第1メサは、n−InPバッファ層14、i−InAlAs増倍層16、およびp−InAlGaAs系電界調整層18の一部からなり、受光部106の第2メサは、p−InAlGaAs系電界調整層18の他の一部、p−InGaAs吸収層(光吸収層)20、p−InAlGaAsキャップ層22、およびp−InGaAsコンタクト層24からなる。
受光部106では、Fe−InP基板10の裏面から入射する光がp−InGaAs吸収層20で吸収され、吸収により生じた電子と正孔がそれぞれn−InPコンタクト層12とp−InGaAsコンタクト層24に分離される。すなわち、受光部106は、受光部106に入射する光の強度に応じた電流を、n−InPコンタクト層12に導通するN型電極112とp−InGaAsコンタクト層24に導通するP型電極114とを介して外部に出力することができる。
N型電極用メサ102は、n−InPコンタクト層12上の受光部106が形成された領域とは異なる領域に形成された、n−InPバッファ層14、i−InAlAs増倍層16、p−InAlGaAs系電界調整層18の一部(ここまでは受光部106の第1メサと同様の構成)、およびFe−InP埋込層28からなるメサ状(台形状)の台座である。
P型電極用メサ104は、n−InPコンタクト層12上の受光部106およびN型電極用メサ102が形成された領域とは異なる領域に形成された、n−InPバッファ層14、i−InAlAs増倍層16、p−InAlGaAs系電界調整層18の一部(ここまでは受光部106の第1メサと同様の構成)、およびFe−InP埋込層28からなるメサ状の台座である。
分離溝40は、受光部106とP型電極用メサ104との間でn−InPコンタクト層12が電気的に分離されるよう、SiN膜30からFe−InP基板10まで掘り込まれた凹状の溝構造である。分離溝40は、P型電極用メサ104の上面に形成されたP型電極114と、P型電極用メサ104の下面に接するn−InPコンタクト層12と、による容量成分を受光部106から切り離すことにより、素子容量の増加を防止する。これにより、裏面入射型APD100は、たとえば10GHz以上の高周波信号にも応答可能となる。
SiN膜30は、少なくとも、受光部106の側面と、受光部106とP型電極用メサ104との間にあるn−InPコンタクト層12と、を含む領域を被覆する第1絶縁膜である。SiN膜30は、たとえば裏面入射型APD100の製造中に、受光部106の側面(特に、Al系の半導体が露出しているi−InAlAs増倍層16およびp−InAlGaAs系電界調整層18の側面)にレジストが直接触れることによる受光部106側面の暗電流の増加を防止する。本実施形態では、N型電極用メサ102の上面、P型電極用メサ104、受光部106の上面の一部なども、SiN膜30で被覆されている。
SiO膜34は、少なくとも、受光部106の上面の一部と、分離溝40の一部と、P型電極用メサ104の上面と、を含む領域を被覆する第2絶縁膜である。SiO膜34は、n−InPコンタクト層12を分断する分離溝40におけるP型電極114とn−InPコンタクト層12との接触(ショート)を防ぐ。本実施形態では、N型電極用メサ102の上面、受光部106の側面なども、SiO膜34で被覆されており、分離溝40を含む一部の領域を除いて、基板表面がSiN膜30とSiO膜34かなる2層の絶縁膜で被覆されている。
N型電極112は、N型電極用メサ102の上面および側面に形成された電極層であり、N型電極用メサ102と受光部106との間に形成されたスルーホールを介してn−InPコンタクト層12に導通する。
P型電極114は、受光部106の上面の一部と分離溝40の一部とP型電極用メサ104の上面の少なくとも一部とを含む領域に形成された電極層であり、SiO膜34によって、N型電極112に導通するn−InPコンタクト層12から絶縁されている。
このように、裏面入射型APD100では、受光部106の下面に接するn−InPコンタクト層12に導通するN型電極112が、N型電極用メサ102の上面に引き出されているとともに、受光部106の上面に位置するp−InGaAsコンタクト層24に導通するP型電極114が、受光部106が形成された領域とは異なる領域に形成されたP型電極用メサ104の上面まで引き出されている(図11(b)参照)。これにより、図13に示すように、裏面入射型APD100をセラミック製のキャリア200に搭載する際、N型電極用メサ102の上面まで引き出されたN型電極112と、P型電極用メサ104の上面まで引き出されたP型電極114と、をキャリア200の上面に形成された電極202,204に、たとえばAuSnはんだ206を介してそれぞれ簡便かつ適切に接合することが可能となる。このため、キャリア搭載時に発生する受光部106の破損や接触不良などの組み立て異常を防止することができる。また、キャリア搭載前に素子の電気的特性を検査して不良品を排除することが可能となり、検査コストを低減することができる。
次に、裏面入射型APD100の製造工程(ウェハプロセス工程)を図1〜10に基づいて説明する。各図(b)は裏面入射型APD100の上面図であり、各図(a)は各図(b)における裏面入射型APD100の部分拡大断面図である。
まず、図1に示すように、Fe−InP基板(半絶縁性基板)10上に、n−InPコンタクト層(導電層)12、n−InPバッファ層14、i−InAlAs増倍層16、p−InAlGaAs系電界調整層18、p−InGaAs吸収層(光吸収層)20、p−InAlGaAsキャップ層22、およびp−InGaAsコンタクト層24を含む複数の半導体層を結晶成長させる。
次に、図2に示すように、p−InGaAsコンタクト層24上に受光部106の一部(第2メサ105)となる領域を覆うSiO膜26を形成し、SiO膜26をマスクとして、上記複数の半導体層をp−InAlGaAs系電界調整層18の途中までエッチングする。これにより、受光部106の第2メサ105が形成される。
続いて、図3に示すように、第2メサ105の側面を埋め込むFe−InP埋込層28を成長させ、第2メサ105の上面に残るSiO膜26を除去する。
そして、図4に示すように、Fe−InP埋込層28のうち、受光部106の側面を埋め込む部分と、N型電極用メサ102となる部分と、P型電極用メサ104となる部分と、を除く部分をn−InPコンタクト層12の途中までエッチングする。これにより、n−InPコンタクト層12上に、受光部106、N型電極用メサ102、およびP型電極用メサ104が形成される。
図5に示すように、基板表面全体をSiN膜(第1絶縁膜)30で被覆した後、図6に示すように、受光部106とP型電極用メサ104の間にあるSiN膜30を幅W1でエッチングする。エッチングにより形成されたSiN膜30の開口部は、分離溝40が形成される領域に対応する。
次に、基板表面全体にレジスト32を塗布した後、図7に示すように、SiN膜30の開口部(幅W1)の内側に塗布されたレジスト32を幅W2(W2<W1)でパターニングする。その後、このレジスト32をマスクとしたウェットエッチングにより、図8に示すように、n−InPコンタクト層12と半絶縁性基板であるFe−InP基板10の一部とを除去する。こうしてFe−InP基板10まで掘り込まれた分離溝40によって、n−InPコンタクト層12は、受光部106とP型電極用メサ104との間で電気的に分離される。
続いて、図9に示すように、基板表面全体をSiO膜(第2絶縁膜)34で被覆した後、図10に示すように、N型電極用メサ102と受光部106との間の領域を被覆するSiN膜30およびSiO膜34に、n−InPコンタクト層12の上面(または途中)まで貫通するスルーホール36をエッチングにより形成する。また、受光部106の上面を被覆するSiN膜30およびSiO膜34に、p−InGaAsコンタクト層24の上面(または途中)まで貫通するスルーホール38をエッチングにより形成する。
そして、図11に示すように、N型電極用メサ102の上面および側面に、スルーホール36を介してn−InPコンタクト層12に導通するN型電極112を形成する。また、受光部106の上面の一部に形成されたスルーホール38と分離溝40の一部とP型電極用メサ104の上面の少なくとも一部とを含む領域に、P型電極114を形成する。このP型電極114は、SiO膜34上に形成されるため(ただし、スルーホール38を除く)、SiO膜34によって、N型電極112に導通するn−InPコンタクト層12から絶縁される。最後に、Fe−InP基板10の裏面に反射防止膜42を形成すれば、裏面入射型APD100のウェハプロセス工程は完了する。
上記のとおり、本実施形態に係る製造工程では、レジスト32を塗布する前に、基板表面全体をSiN膜30で被覆するため(図5参照)、受光部106の側面(特に、Al系の半導体が露出しているi−InAlAs増倍層16およびp−InAlGaAs系電界調整層18の側面)にレジスト32が塗布されることはない。このため、受光部106の側面にレジスト32が直接触れることによる受光部106側面の暗電流の増加を防止することできる。
また、SiN膜30の開口部(幅W1)の内側に幅W2(W2<W1)の開口部を有するレジスト32を形成してからウェットエッチングを行うため(図6,7参照)、ウェットエッチングによるサイドエッチング効果が生じても、分離溝40の側壁を構成するSiN膜30の側面が突き出した「ひさし部」が形成されることはない。具体的には、分離溝40の側壁を構成するn−InPコンタクト層12の側面が、分離溝40を構成するSiN膜30の側面より所定長だけ分離溝40の中央に近い断面構造を有する分離溝40が形成される。このため、分離溝40の「ひさし部」に起因する、P型電極114の断線やP型電極114とN型電極112とのショートを防ぐことができる。
なお、上記製造工程では、ウェットエッチングにより分離溝40を形成する例を示したが、分離溝40の形成に方向性を有するドライエッチングを用いてもよい。分離溝40の形成にドライエッチングを用いる場合、ウェットエッチングによるサイドエッチング効果は考慮しなくてよいため、レジスト32の開口部の幅W2をSiN膜30の開口部の幅W1と同一にしてもよい。図12は、この場合に形成される裏面入射型APD101の部分拡大断面図である。この場合、同図に示すように、裏面入射型APD101の分離溝41の側壁には、分離溝40の側壁に見られるような段差が現れない。
以上説明した裏面入射型APD100,101およびその製造方法によれば、キャリア搭載時に発生する組み立て異常を防止することができる。また、キャリア搭載前に素子の電気的特性をチェックして不良品を排除することが可能となり、検査コストを低減することができる。
なお、本発明は、上記実施形態に限定されるものではなく、上記裏面入射型APD100,101とは異なる構成を有する裏面入射型受光素子にも広く適用可能である。
また、上記実施形態では、半絶縁性基板(Fe−InP基板10)上に導電層(n−InPコンタクト層12)を形成する例を示したが、半絶縁性基板および導電層に代えて、導電性基板を用いてもよい。この場合、素子容量の増加が不可避となり、裏面入射型受光素子を高周波信号に対応させることは困難であるが、高速応答が要求されない低・中周波信号に対応させることは可能である。また、分離溝を形成する工程を省略することもできる。
また、上記製造工程では、受光部106に連動してN型電極用メサ102およびP型電極用メサ104を形成する例を示したが、受光部106とは独立して、N型電極用メサまたはP型電極用メサとなるメサ状の台座を形成してもよい。
本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDの製造工程を示す図である。 本発明の実施形態に係る裏面入射型APDを示す図である。 本発明の他の実施形態に係る裏面入射型APDを示す図である。 セラミック製キャリアに搭載された本発明の実施形態に係る裏面入射型APDを示す図である。 従来の裏面入射型APDの概略断面図である。 セラミック製キャリアに搭載された従来の裏面入射型APDの断面図である。 従来の裏面入射型APDをキャリアに搭載する様子を示す図である。
符号の説明
10 Fe−InP基板、12 n−InPコンタクト層、14 n−InPバッファ層、16 i−InAlAs増倍層、18 p−InAlGaAs系電界調整層、20 p−InGaAs吸収層、22 p−InAlGaAsキャップ層、24 p−InGaAsコンタクト層、26 SiO膜、28 Fe−InP埋込層、30 SiN膜(第1絶縁膜)、32 レジスト、34 SiO膜(第2絶縁膜)、36,38 スルーホール、112,312 N型電極、114,314 P型電極、40,41 分離溝、42 反射防止膜、100,101,300 裏面入射型APD、102,302 N型電極用メサ、104 P型電極用メサ、105 第2メサ、106,304 受光部(受光部メサ)、200,400 キャリア、202 N型電極ライン、204 P型電極ライン、206,406 AuSnはんだ、310 n−InP基板、402,404 電極。

Claims (2)

  1. 半絶縁性基板と、
    前記半絶縁性基板上に形成された導電層と、
    前記導電層上に形成された、光吸収層を含む複数の半導体層からなる受光部と、
    前記導電層上の前記受光部が形成された領域とは異なる領域に形成された第1電極用メサと、
    前記第1電極用メサの上面の少なくとも一部に形成された、前記導電層に導通する第1電極と、
    前記導電層上の前記受光部および前記第1電極用メサが形成された領域とは異なる領域に形成された第2電極用メサと、
    前記受光部と前記第2電極用メサとの間で前記導電層が電気的に分離されるよう、前記半絶縁性基板まで掘り込まれた分離溝と、
    少なくとも、前記受光部の上面の一部と、前記分離溝の一部と、前記第2電極用メサの上面と、を含む領域を被覆する絶縁膜と、
    前記受光部の上面の一部と、前記分離溝の一部と、前記第2電極用メサの上面の少なくとも一部と、を含む領域に形成され、前記絶縁膜により前記導電層から絶縁された第2電極と、
    少なくとも、前記受光部の側面と、前記受光部と前記第2電極用メサとの間にある前記導電層と、を含む領域を被覆する他の絶縁膜と、を含み、
    前記分離溝は、前記分離溝が形成される領域を被覆する前記他の絶縁膜を除去する工程、前記他の絶縁膜が除去された領域より所定長以上内側に開口を有するレジスト膜を形成する工程、前記レジスト膜をマスクとしたウェットエッチングにより、前記半絶縁性基板まで掘り込まれた分離溝を形成する工程、及び、前記レジスト膜を除去する工程によって形成され、前記受光部と前記第2電極用メサとの間で前記導電層が電気的に分離されるよう、前記他の絶縁膜から前記半絶縁性基板まで掘り込まれ
    前記分離溝の側壁を構成する前記導電層の側面は、前記分離溝を構成する前記他の絶縁膜の側面より所定長だけ前記分離溝の中央に近く、前記絶縁膜は、前記他の絶縁膜から前記分離溝の中央に近い部分の前記導電層の上部及び側面を覆う、
    ことを特徴とする裏面入射型受光素子。
  2. 半絶縁性基板上に、導電層を形成する工程と、
    前記導電層上に、光吸収層を含む複数の半導体層を結晶成長させる工程と、
    前記複数の半導体層のうち受光部となる部分を除く一部または全部を除去する工程と、
    前記受光部の側面を埋め込む埋込層を成長させる工程と、
    前記埋込層のうち、前記受光部の側面の少なくとも一部を埋め込む部分と、前記導電層上の前記受光部が形成される領域とは異なる領域に形成される少なくとも2つのメサ状部と、を除く部分を除去する工程と、
    前記受光部と前記2つのメサ状部の一方との間で前記導電層が電気的に分離されるよう、前記半絶縁性基板まで掘り込まれた分離溝を形成する工程と、
    少なくとも、前記受光部の上面と、前記分離溝の一部と、前記2つのメサ状部の一方の上面と、を含む領域を絶縁膜で被覆する工程と、
    前記受光部の上面を被覆する前記絶縁膜に、前記受光部の上面まで貫通する貫通孔を形成する工程と、
    前記2つのメサ状部の他方の上面の少なくとも一部に、前記導電層に導通する第1電極を形成する工程と、
    前記貫通孔と、前記分離溝の一部と、前記2つのメサ状部の一方の上面の少なくとも一部と、を含む領域に、前記絶縁膜により前記導電層から絶縁される第2電極を形成する工程と、
    前記分離溝を形成する工程の前に、少なくとも、前記受光部の側面と、前記受光部と前記2つのメサ状部の一方との間に露出する前記導電層と、を含む領域を他の絶縁膜で被覆する工程と、を含み、
    前記分離溝を形成する工程では、前記受光部と前記2つのメサ状部の一方との間で前記導電層が電気的に分離されるよう、前記他の絶縁膜から前記半絶縁性基板まで掘り込まれた分離溝を形成するとともに、前記分離溝の側壁を構成する前記導電層の側面が、前記分離溝の側壁を構成する前記他の絶縁膜の側面より所定長だけ前記分離溝の中央に近づくよう、前記他の絶縁膜から前記半絶縁性基板まで掘り込まれた分離溝を形成し、
    前記絶縁膜で被覆する工程では、前記絶縁膜が、前記他の絶縁膜から前記分離溝の中央に近い部分の前記導電層の上部及び側面を覆うように被覆
    前記分離溝を形成する工程は、
    前記分離溝が形成される領域を被覆する前記他の絶縁膜を除去する工程と、
    前記他の絶縁膜が除去された領域より前記所定長以上内側に開口を有するレジスト膜を形成する工程と、
    前記レジスト膜をマスクとしたウェットエッチングにより、前記半絶縁性基板まで掘り込まれた分離溝を形成する工程と、
    前記レジスト膜を除去する工程と、
    を含む、
    ことを特徴とする裏面入射型受光素子の製造方法。
JP2008217328A 2008-08-26 2008-08-26 裏面入射型受光素子およびその製造方法 Active JP5300375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008217328A JP5300375B2 (ja) 2008-08-26 2008-08-26 裏面入射型受光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008217328A JP5300375B2 (ja) 2008-08-26 2008-08-26 裏面入射型受光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010056173A JP2010056173A (ja) 2010-03-11
JP5300375B2 true JP5300375B2 (ja) 2013-09-25

Family

ID=42071796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008217328A Active JP5300375B2 (ja) 2008-08-26 2008-08-26 裏面入射型受光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5300375B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5642593B2 (ja) * 2010-05-18 2014-12-17 日本オクラロ株式会社 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ
KR101127982B1 (ko) 2010-05-28 2012-03-29 한국과학기술원 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기
GB201311055D0 (en) 2013-06-21 2013-08-07 St Microelectronics Res & Dev Single-photon avalanche diode and an array thereof
CN108369967B (zh) * 2016-01-20 2021-12-14 索尼公司 光接收元件、光接收元件的制造方法、成像元件和电子设备
CN112289872A (zh) * 2020-10-29 2021-01-29 上海微波技术研究所(中国电子科技集团公司第五十研究所) 倒梯形槽面结构的阻挡杂质带探测器及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263475A (ja) * 1991-02-19 1992-09-18 Nec Corp 半導体受光素子及びその製造方法
JPH07106622A (ja) * 1993-10-08 1995-04-21 Hitachi Ltd 半導体受光装置およびその製造方法
JP3545105B2 (ja) * 1995-08-09 2004-07-21 三菱電機株式会社 半導体装置の製造方法
JP3705013B2 (ja) * 1999-05-24 2005-10-12 日本電気株式会社 半導体素子
JP3913402B2 (ja) * 1999-06-02 2007-05-09 新日本無線株式会社 高周波回路装置
JP2002353492A (ja) * 2001-05-25 2002-12-06 Hitachi Ltd 半導体受光部品、および、それを用いた光モジュール
JP3952752B2 (ja) * 2001-11-26 2007-08-01 ソニー株式会社 半導体装置の製造方法
JP2004179404A (ja) * 2002-11-27 2004-06-24 Opnext Japan Inc 半導体受光装置およびその製造方法
JP4279650B2 (ja) * 2003-10-24 2009-06-17 浜松ホトニクス株式会社 半導体受光素子
JP2005129776A (ja) * 2003-10-24 2005-05-19 Hamamatsu Photonics Kk 半導体受光素子
JP2005197468A (ja) * 2004-01-07 2005-07-21 Hamamatsu Photonics Kk 光半導体素子及びその製造方法

Also Published As

Publication number Publication date
JP2010056173A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
JP5300375B2 (ja) 裏面入射型受光素子およびその製造方法
US6710378B1 (en) Semiconductor light reception device of end face light incidence type
US20140225216A1 (en) Photodetector
JP5034952B2 (ja) 半導体光素子
JPWO2004030102A1 (ja) フォトダイオードアレイ及びその製造方法
JP4291521B2 (ja) 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置
JP4034153B2 (ja) 半導体受光装置
JP2009164605A (ja) イメージセンサー及びその製造方法
JP4109159B2 (ja) 半導体受光素子
JP2005129689A (ja) 半導体受光素子及び光受信モジュール
JP2007227750A (ja) 半導体装置及び半導体装置の製造方法
JP2002050786A (ja) 受光素子およびその製造方法
CN109844963B (zh) 背面入射型受光元件及光模块
US9496298B2 (en) Photodiode array module and method for manufacturing same
JP5150216B2 (ja) 導波路型光検出装置およびその製造方法
JP3674255B2 (ja) 受光素子の製造方法
JP3669204B2 (ja) 赤外線イメージセンサ
JP6834785B2 (ja) 受光装置
JP3504114B2 (ja) 回路内蔵受光素子
JP2007300133A (ja) 半導体受光装置
KR101045731B1 (ko) 이미지센서 및 그 제조방법
JP4786440B2 (ja) 面入射型受光素子および光受信モジュール
JP2009177031A (ja) 光半導体及びその製造方法
JP2847561B2 (ja) 半導体受光素子
JP5642593B2 (ja) 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5300375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250