CN110634892B - 光电探测器及其制造方法、图像传感器 - Google Patents

光电探测器及其制造方法、图像传感器 Download PDF

Info

Publication number
CN110634892B
CN110634892B CN201810654716.1A CN201810654716A CN110634892B CN 110634892 B CN110634892 B CN 110634892B CN 201810654716 A CN201810654716 A CN 201810654716A CN 110634892 B CN110634892 B CN 110634892B
Authority
CN
China
Prior art keywords
wiring board
substrate
pixel
material layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810654716.1A
Other languages
English (en)
Other versions
CN110634892A (zh
Inventor
罗海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201810654716.1A priority Critical patent/CN110634892B/zh
Priority to KR1020207022046A priority patent/KR20200101450A/ko
Priority to JP2020562810A priority patent/JP7055902B2/ja
Priority to PCT/CN2018/112042 priority patent/WO2019242188A1/zh
Priority to US16/229,721 priority patent/US11101311B2/en
Publication of CN110634892A publication Critical patent/CN110634892A/zh
Priority to US17/392,839 priority patent/US11764245B2/en
Application granted granted Critical
Publication of CN110634892B publication Critical patent/CN110634892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供了一种光电探测器及其制造方法、图像传感器，光电探测器包括：第一基底中形成有多个像素电路及公共电极接入件，第一基底的正面形成有多个第一接线板，第一接线板与对应的像素电路电性连接，第二基底中形成有多个像素单元及将各像素单元相互隔离的隔离墙体，隔离墙体包括导电体及位于导电体与像素单元之间的侧墙，第二基底的正面形成有多个第二接线板，第二接线板与对应的像素单元的第一端极对应连接，第二基底的背面形成有透明电极层，每个像素单元的第二端极与透明电极层连接，第二接线板与对应的第一接线板对应接合且电性连接，透明电极层通过导电体与公共电极接入件电性连接，可以使得像素单元的尺寸能够极大的降低。

Description

光电探测器及其制造方法、图像传感器
技术领域
本发明涉及半导体制造技术领域，特别涉及一种光电探测器及其制造方法、图像传感器。
背景技术
基于光电子效应的光电探测及成像器件，是基于所接收外部辐射引起的被照射半导体光电材料产生光电子信号，通过信号放大和处理获得探测信号或图像。这种光电探测及成像器件，在工业、汽车以及国民经济的各个领域有广泛用途。在近红外波段，这种光电探测及成像器件主要用于射线测量和探测、工业自动控制、光度计量等；在红外波段(850纳米到12微米波长)主要用于红外成像、红外遥感、红外导引等方面。
请参考图1，其为现有技术的红外光电探测及成像器件的剖面示意图。如图1所示，现有技术的光电探测及成像器件100主要包括具有通常由硅基CMOS构成像素电路111的第一基底110和具有基于化合物半导体的光电感应像素单元121的第二基底120，所述第一基底110和所述第二基底120之间通过微焊点130(包括与所述像素电路连接的第一微焊点131和与所述像素单元121连接的第二微焊点132)焊接以实现所述像素电路111和所述像素单元121之间的电性连接，构成异质半导体微系统集成的光电探测及成像器件系统。
由此所形成的光电探测及成像器件100受制于微焊点130焊接工艺技术瓶颈，像素单元121的尺寸非常大。此外，由于各像素单元121上微焊点130间的差异会体现在像素单元121的接触和导通电阻上，也容易引发像素单元121间获取信号的差异和以此造成的固定模式噪声(Fixed pattern noise)。同时，每当像素单元的尺寸缩小，基于化合物半导体的光电感应像素单元121所产生的感应光电子漂移而形成像素单元之间的源信号干扰也越来越严重。
根据目前主流的光电探测及成像器件的SPWaP3标准，S即size，是非常重要的指标，如何减小光电探测及成像器件的尺寸，一直以来困扰着本领域技术人员。
发明内容
本发明的目的在于提供一种光电探测器及其制造方法、图像传感器，以解决现有技术中的光电探测及成像器件受制于微焊点焊接工艺技术瓶颈而像素单元的尺寸难以减小的问题。
为解决上述技术问题，本发明提供一种光电探测器，包括：
第一基底，所述第一基底中形成有多个像素电路及公共电极接入件，所述第一基底的正面形成有多个第一接线板，所述第一接线板与对应的所述像素电路电性连接；及
第二基底，所述第二基底中形成有多个像素单元及将各所述像素单元相互隔离的隔离墙体，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙，所述第二基底的正面形成有多个第二接线板，所述第二接线板与对应的所述像素单元的第一端极电性连接，所述第二基底的背面形成有透明电极层，每个所述像素单元的第二端极与所述透明电极层电性连接；
其中，所述第二接线板与对应的所述第一接线板接合且电性连接，所述透明电极层通过所述导电体与所述公共电极接入件电性连接。
可选的，在所述的光电探测器中，所述第一接线板包括第一导电层，或者，所述第一接线板包括第一介质层及位于所述第一介质层中的第一导电焊垫。
可选的，在所述的光电探测器中，所述第一导电层包括导电胶、导电胶带和金属层中的至少其中之一。
可选的，在所述的光电探测器中，所述第二接线板包括第二导电层，或者，所述第二接线板包括第二介质层及位于所述第二介质层中的第二导电焊垫。
可选的，在所述的光电探测器中，所述第二导电层包括导电胶、导电胶带和金属层中的至少其中之一。
可选的，在所述的光电探测器中，所述第一接线板和所述第二接线板至少其中之一的材质选自金、银、铂金、铜、铝、镍、钴或其任何一种的合金，或者所述第一接线板和所述第二接线板至少其中之一的材质选自导电胶质。
可选的，在所述的光电探测器中，所述第二接线板与对应的所述第一接线板贴合连接。
可选的，在所述的光电探测器中，所述第二接线板与对应的所述像素单元的第一端极直接连接。
可选的，在所述的光电探测器中，所述导电体靠近所述第二基底的背面的端面低于所述第二基底的背面。
可选的，在所述的光电探测器中，所述隔离墙体的横截面线宽介于0.1μm～5μm。
可选的，在所述的光电探测器中，所述侧墙为单层侧墙，或者多层侧墙。
可选的，在所述的光电探测器中，所述多层侧墙包括：第一侧墙及第二侧墙，所述第一侧墙覆盖所述像素单元的侧壁并延伸覆盖所述第二接线板的侧壁，所述第二侧墙覆盖所述第一侧墙并延伸覆盖所述第一接线板的侧壁。
可选的，在所述的光电探测器中，所述侧墙的材质选自于半导体氧化物和半导体氮化物中的至少一种，所述导电体的材质选自于铝、铜、钨、钛、钴、镍、银、金、铂金，及其任何一种的合金中的至少一种。
可选的，在所述的光电探测器中，所述第二基底的材质选自于硅半导体、锗半导体、碲镉汞、碲锌镉、碲化铟、砷化镓、磷化铟、铝镓砷和镓砷中的至少一种或半导体合金。
可选的，在所述的光电探测器中，所述像素单元包括像素基底及形成于所述像素基底中的PN结探测件。
可选的，在所述的光电探测器中，所述光电探测器还包括覆盖所述透明电极层的增透抗反层。
本发明还提供一种光电探测器的制造方法，包括：
提供形成有多个像素电路及公共电极接入件的第一基底，所述第一基底的正面形成有第一接线板材料层，各所述像素电路与所述第一接线板材料层电性连接；
提供形成有像素层的第二基底，所述第二基底的正面形成有第二接线板材料层，所述像素层与所述第二接线板材料层电性连接；
将所述第二接线板材料层与所述第一接线板材料层接合连接；
刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成通孔并在所述通孔内形成隔离墙体，所述通孔分割所述像素层、所述第二接线板材料层和所述第一接线板材料层以形成多个像素单元、多个第二接线板及多个第一接线板，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙；及
在所述第二基底的背面形成透明电极层，所述透明电极层覆盖所述像素单元及所述隔离墙体。
可选的，在所述的光电探测器的制造方法中，刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成所述通孔并在所述通孔内形成所述隔离墙体的步骤包括：
刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层至所述第一基底的正面以形成通孔；
在所述通孔内形成侧墙，所述侧墙覆盖所述像素单元、所述第二接线板及所述第一接线板的侧壁；及
在所述通孔内填充导电体。
可选的，在所述的光电探测器的制造方法中，刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成所述通孔并在所述通孔内形成所述隔离墙体的步骤包括：
刻蚀所述第二基底和所述第二接线板材料层至所述第一接线板材料层的表面以形成通孔，所述通孔分割所述像素层和所述第二接线板材料层以形成多个像素单元和多个第二接线板；
在所述通孔内形成第一侧墙，所述第一侧墙覆盖所述像素单元和所述第二接线板的侧壁；
刻蚀所述通孔内暴露出的所述第一接线板材料层至所述第一基底的正面以加深所述通孔，所述通孔还分割所述第一接线板材料层以形成多个第一接线板；
在所述通孔内形成第二侧墙，所述第二侧墙覆盖所述第一侧墙及所述第一接线板的侧壁；及
在所述通孔内填充导电体。
可选的，在所述的光电探测器的制造方法中，在所述通孔内填充导电体之后，刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成所述通孔并在所述通孔内形成所述隔离墙体的步骤还包括：
回刻蚀所述导电体，以使所述导电体靠近所述第二基底的背面的端面低于所述第二基底的背面。
可选的，在所述的光电探测器的制造方法中，通过电镀工艺或者沉积工艺在所述通孔内填充导电体。
可选的，在所述的光电探测器的制造方法中，所述第一接线板材料层包括第一导电层，或者，所述第一接线板材料层包括第一介质层及位于所述第一介质层中的多个第一导电焊垫，所述导第一电焊垫与对应的所述像素电路电性连接；所述第二接线板材料层包括第二导电层，或者，所述第二接线板材料层包括第二介质层及位于所述第二介质层中的多个第二导电焊垫。
可选的，在所述的光电探测器的制造方法中，所述第一接线板材料层覆盖所述第一基底的整面或者所述第一接线板材料层仅覆盖所述第一基底的接合区的正面。
可选的，在所述的光电探测器的制造方法中，所述第二接线板材料层与所述第一接线板材料层通过金属键合工艺或者混合键合工艺或者导电胶合工艺接合连接。
可选的，在所述的光电探测器的制造方法中，所述光电探测器的制造方法还包括：
在所述透明电极层上形成增透抗反层。
本发明还提供一种图像传感器，包括：
第一基底，所述第一基底中形成有多个像素电路及公共电极接入件，所述第一基底的正面形成有多个第一接线板，所述第一接线板与对应的所述像素电路电性连接；及
第二基底，所述第二基底中形成有多个像素单元及将各所述像素单元相互隔离的隔离墙体，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙，所述第二基底的正面形成有多个第二接线板，所述第二接线板与对应的所述像素单元的第一端极电性连接，所述第二基底的背面形成有透明电极层，每个所述像素单元的第二端极与所述透明电极层电性连接；
其中，所述第二接线板与对应的所述第一接线板接合且电性连接，所述透明电极层通过所述导电体与所述公共电极接入件电性连接。
本发明相对于现有技术的优点：
相对于现有技术的微焊点连接，在本发明的光电探测器中，像素单元和像素电路通过第一接线板和第二接线板电连接，该连接方式为面面连接，可以克服微焊点连接方式尺寸上的限制，使得像素单元尺寸可以变小。而且，像素电路和第一接线板电连接、像素单元和第二接线板电连接也很大程度上降低了微焊点连接方式中，各个像素单元的接触和导通电阻，从而可以降低固定模式噪声。另外，在本发明的光电探测器中，通过隔离墙体的方式将各个像素单元分开，从工艺的角度，可以极大的提高像素单元与像素电路的对准精度。各个像素单元通过透明电极层与第一基底中的公共电极接入件电连接，由此，可以使得各所述像素单元都能够通过相同/基本相同的距离接公共电位，从而可以降低各所述像素单元间的信号差异，提高所述光电探测器的稳定性与质量。
进一步的，导电体的端面低于第二基底的背面，可以防止照射在导电体上的光线反射至相邻的像素，影响成像质量。
在本发明的光电探测器的制造方法中，采用第一接线板材料层和第二接线板材料层结合的方式实现像素单元和像素电路的电连接，由于材料层的厚度可以做的比较薄，也不会影响后期两层材料层的结合，因此，可以极大的降低像素单元的尺寸。另外，含有像素层的第二基底和含有像素电路的第一基底结合后，形成隔离墙体以将各个像素层分割成一个个的像素单元，省去了现有技术中像素单元与像素电路对准的过程，可以极大提高对准精度。
进一步的，第一接线板材料层和第二接线板材料层可以选用金属，并采用键合的方式实现连接，工艺非常简单。
附图说明
图1是现有技术的光电探测及成像器件的部分剖面示意图；
图2是本发明实施例的光电探测器的部分俯视示意图；
图3是图2所示的光电探测器沿A-A’的部分剖面示意图；
图4是本发明实施例的光电探测器的制造方法的流程示意图；
图5是本发明实施例的光电探测器的制造方法中提供的第一基底的部分剖面示意图；
图6是本发明实施例的光电探测器的制造方法中提供的第二基底的部分剖面示意图；
图7是本发明实施例的光电探测器的制造方法中将第二接线板材料层与第一接线板材料层贴合连接后的部分剖面示意图；
图8是本发明实施例的光电探测器的制造方法中形成隔离墙体后的剖面示意图；
其中，100-光电探测及成像器件；110-第一基底；111-像素电路；120-第二基底；121-像素单元；130-微焊点；131-第一微焊点；132-第二微焊点；
200-光电探测器；210-第一基底；211-像素电路；212-公共电极接入件；213-第一接线板；213a-第一接线板材料层；220-第二基底；221-像素单元；221a-像素基底；221b-PN结探测件；2210-第一端极；2211-第二端极；2212-像素层；222-隔离墙体；2220-侧墙；2221-导电体；2222-容置空间；223-第二接线板；223a-第二接线板材料层；224-透明电极层；225-增透抗反层。
具体实施方式
以下结合附图和具体实施例对本发明提出的光电探测器及其制造方法、图像传感器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
首先，请参考图3，其为本发明实施例的光电探测器的剖面示意图。如图3所示，在本申请实施例中，所述光电探测器200包括：第一基底210，所述第一基底210中形成有多个像素电路211及公共电极接入件212，所述第一基底210的正面形成有多个第一接线板213，所述第一接线板213与对应的所述像素电路211电性连接；第二基底220，所述第二基底220中形成有多个像素单元221及将各所述像素单元221相互隔离的隔离墙体222，所述隔离墙体222包括导电体2221及位于所述导电体2221与所述像素单元221之间的侧墙2220，所述第二基底220的正面形成有多个第二接线板223，所述第二接线板223与对应的所述像素单元221的第一端极2210电性连接，所述第二基底220的背面形成有透明电极层224，每个所述像素单元221的第二端极2211与所述透明电极层224电性连接；其中，所述第二接线板223与对应的所述第一接线板213接合且电性连接，所述透明电极层224通过所述导电体2221与所述公共电极接入件212电性连接。
在本申请实施例中，像素单元221和像素电路211通过第一接线板213和第二接线板223电连接，该连接方式为面面连接，可以克服微焊点连接方式尺寸上的限制，使得像素单元221尺寸可以变小。而且，像素电路211和第一接线板213电连接、像素单元221和第二接线板223电连接也很大程度上降低了微焊点连接方式中，各个像素单元221的接触和导通电阻，从而可以降低固定模式噪声。另外，在本申请实施例的光电探测器200中，通过隔离墙体222的方式将各个像素单元分开，从工艺的角度，可以极大的提高像素单元221与像素电路211的对准精度。各个像素单元221通过透明电极层224与第一基底210中的公共电极接入件212电连接，由此，可以使得各所述像素单元221都能够通过相同/基本相同的距离接公共电位，从而可以降低各所述像素单元221间的信号差异，提高所述光电探测器200的稳定性与质量。
其中，所述第一基底210和所述第二基底220的材质选自于半导体。可选的，所述第二基底220的材质选自于硅半导体、锗半导体、碲镉汞、碲锌镉、碲化铟、砷化镓、磷化铟、铝镓砷和镓砷中的至少一种或半导体合金。在本申请实施例中，所述光电探测器200可以用于探测波长介于850nm～12000nm的电磁波。所述光电探测器200用于探测波长介于850nm～4000nm的电磁波时，所述第二基底220的材质选自于锗半导体或含锗合金；所述光电探测器200用于探测波长介于6000nm～12000nm的电磁波时，所述第二基底220的材质选自于碲镉汞或磷化铟在内的化合物半导体。其他实施例中，所述第二基底220的材质可根据探测波长范围选择适当的材料，探测波长范围不仅限于红外波段。
在本申请实施例中，所述像素单元221具体可以是三基色像素中的红色像素、绿色像素或者蓝色像素，也可以是四基色像素中的白色像素等，本申请对此不做限定。所述像素单元221具体可以包括像素基底221a及形成于所述像素基底221a中的PN结探测件221b。所述第一端极2210和所述第二端极2211具体可以位于所述像素基底221a的两端，并且，所述第一端极2210还可以是所述PN结探测件221b的端部。所述PN结探测件221b可通过在所述像素基底221a掺杂形成，具体可通过现有的任意一种掺杂工艺形成，本申请对此不做限定。当然也可以通过外延工艺形成所述PN结探测件221b。
进一步的，所述像素单元221的横截面线宽介于1μm～100μm，例如，所述像素单元221的横截面线宽可以是2μm、5μm、10μm、20μm、30μm、50μm或者70μm等；所述像素单元221的纵截面线宽介于1μm～1000μm，例如，所述像素单元221的纵截面线宽可以是20μm、50μm、100μm、200μm、500μm或者700μm等。在此，所述像素单元221的横截面线宽仅受制于半导体工艺，而现有的半导体工艺已经能够做到nm级别，因此，所述像素单元221的横截面线宽和纵截面线宽可以根据需要设定。
所述隔离墙体222的横截面线宽介于0.1μm～5μm，例如，所述隔离墙体222的横截面线宽可以是0.2μm、0.5μm、1μm、1.5μm、2.5μm或者4μm等。在此，所述隔离墙体222的横截面线宽可以与所述像素单元221的横截面线宽匹配设置，所述隔离墙体222的横截面线宽可以是所述像素单元221的横截面线宽的1/10以上，以便于工艺的实现。在本申请实施例中，所述隔离墙体222的线宽通过先进的刻蚀工艺限定，可达到亚微米级别，极大程度上减小像中心距(pixelpitch)，有利于缩小像素单元221。
相应的，可结合参考图2和图3，其中，图2是本发明实施例的光电探测器的部分俯视示意图。通过所述隔离墙体222，各所述像素单元221被相互隔离。在此，隔离各所述像素单元221的所述隔离墙体222连接在一起。进一步的，所述隔离墙体222在外围区呈长方(体)形，所述隔离墙体222可以将外围区的所述第二基底220分隔成多个区块以满足不同的需要，例如满足外围电路接入的需要。
在本申请实施例中，围绕一个所述像素单元221的所述隔离墙体222中，沿周向方向，所述隔离墙体222的至少一段导电体2221与所述公共电极接入件212电性连接，例如，直接连接或者通过导电连接件间接连接。具体的，所述公共电极接入件212可以包括多个分立件，每个所述像素电路211侧至少有一个所述分立件，每个所述像素单元221的每一侧壁上均覆盖有一段所述隔离墙体222，每段所述隔离墙体222均包括所述侧墙2220及位于所述侧墙2220内(在此也即呈环形的所述侧墙2220的一侧)的所述导电体2221，每个所述像素单元221的至少一侧壁上覆盖的一段所述隔离墙体222中的所述导电体2221与一个所述分立件电性连接。由此，可以使得各所述像素单元221都能够通过相同/基本相同的距离接公共电位，从而可以降低各所述像素单元221间的信号差异，提高所述光电探测器200的稳定性与质量。
接着，请继续参考图3，在本申请实施例中，所述侧墙2220覆盖所述像素单元221的侧壁并自所述像素单元221的第二端极2211延伸覆盖所述第一接线板213的侧壁。即，通过所述侧墙2220将各所述像素单元221、各所述第二接线板223及各所述第一接线板213分隔开。进一步的，所述导电体2221位于所述侧墙2220内，由此，通过所述侧墙2220，所述导电体2221与所述像素单元221、所述第二接线板223及所述第一接线板213也分隔开。
所述侧墙2220的材质选自于半导体氧化物和半导体氮化物中的至少一种。
所述侧墙2220可以为单层侧墙，也可以为多层侧墙。所述多层侧墙包括第一侧墙(图中未示出)及位于所述第一侧墙内的第二侧墙(图中未示出)，所述第一侧墙覆盖所述像素单元221的侧壁并延伸覆盖所述第二接线板223的侧壁，所述第二侧墙覆盖所述第一侧墙并延伸覆盖所述第一接线板213的侧壁。通过所述第一侧墙能够保护所述像素单元221避免污染，从而提高所述光电探测器200的质量。
在本申请实施例中，所述导电体2221靠近所述第二基底220的背面的端面低于所述第二基底220的背面。进一步的，在靠近所述像素单元221的第二端极2211的一侧，所述导电体2221的表面低于所述侧墙2220的表面(即所述隔离墙体222在靠近所述像素单元221的第二端极2211的一侧在所述导电体2221处向所述第一端极2210凹进)。导电体的端面低于第二基底的背面，可以防止照射在导电体上的光线反射至相邻的像素，影响成像质量。
在本申请实施例中，所述导电体2221与所述公共电极接入件212电性连接，还与所述透明电极层224电性连接，通过所述导电体2221可以实现所述透明电极层224与所述公共电极接入件212的电性连接。其中，所述导电体2221与所述公共电极接入件212及所述透明电极层224可以直接连接，也可以通过导电连接件间接连接。比如可以在所述导电体2221的顶端端面(靠近所述透明电极层224的端面)上增加其他导电件，可以更好的实现所述导电体2221与所述透明电极层224的电连接；也可以在所述公共电极接入件212与所述导电体2221之间增加其他导电件，实现二者之间更好的电连接。
进一步的，所述导电体2221还可以降低各所述像素单元221之间的串扰，提高所述光电探测器200的质量。所述导电体2221的材质选自于铝、铜、钨、钛、钴、镍、银、金和铂金中的至少一种或其任何一种的合金。具体的，所述导电体2221的材质选自于，铝、铜、钨、钛、钴、镍、银、金、铂金、铝合金、铜合金、钨合金、钛合金、钴合金、镍合金、银合金、金合金或者铂金合金等，例如，所述导电体2221的材质可以是氮化钛。
在本申请实施例中，所述第一接线板213包括第一导电层，或者，所述第一接线板213包括第一介质层及位于所述第一介质层中的第一导电焊垫，即所述第一接线板213可以整体均是导电结构，也可以包括部分导电结构部分不导电结构；所述第二接线板223包括第二导电层，或者，所述第二接线板223包括第二介质层及位于所述第二介质层中的第二导电焊垫，即所述第二接线板223可以整体均是导电结构，也可以包括部分导电结构部分不导电结构。所述第一接线板213和所述第二接线板223其中之一为导电层(即整体均是导电结构)，在所述第一接线板213和所述第二接线板223接合的过程中，可以避免接合对位的问题。如果所述第一接线板213和所述第二接线板223两者均包括介质层及导电焊垫，需要注意结合对准，使得所述第一接线板213和所述第二接线板223可以实现电连接。
其中，所述第一导电层包括导电胶、导电胶带和金属层中的至少其中之一，所述第二导电层包括导电胶、导电胶带和金属层中的至少其中之一。
具体的，所述第一接线板213和所述第二接线板223至少其中之一的材质选自金、银、铂金、铜、铝、镍、钴，或金、银、铂金、铜、铝、镍、钴任何一种的合金，或者所述第一接线板213和所述第二接线板223至少其中之一的材质选自导电胶质。可以选择，所述第一接线板213和所述第二接线板223其中之一的材质选自金，其中另一的材质选自银、铂金、铜、铝、镍、钴，或其任何一种的合金，由此既能够保证很好的接合效果，又能够控制接合工艺的问题，使得整个光电探测器具有更高的质量与可靠性。也可以选择，所述第一接线板213的材质选自金，所述第二接线板223的材质选自银、铂金、铜、铝、镍、钴或其任何一种的合金，由此既能够保证很好的接合效果，又能够控制接合工艺的问题，还能够很好的避免工艺污染。
在本申请实施例中，所述第二接线板223与对应的所述第一接线板213贴合连接；所述第二接线板223与对应的所述像素单元221的第一端极连接。其中，所述第二接线板223与所述第一接线板213的接合可以通过键合工艺实现，也可以通过导电胶合工艺实现，由此也实现了所述像素单元221与所述像素电路211之间的电性连接。通过键合工艺实现时，在此既可以使用较低的键合温度，又能够保证所述第二接线板223与所述第一接线板213的连接可靠性。
在本申请实施例中，所述光电探测器还包括覆盖所述透明电极层224的增透抗反层225。其中，所述透明电极层224的材质可以选自于氧化铟锡或者氧化铟锌等，所述增透抗反层225的材质可以选自于氟化镁、氧化钛、硫化铅或者硒化铅等。
相应的，本实施例还提供一种光电探测器的制造方法，请参考图4，其为本发明实施例的光电探测器的制造方法的流程示意图。如图4所示，在本申请实施例中，所述光电探测器的制造方法主要包括：
步骤S10：提供形成有多个像素电路及公共电极接入件的第一基底，所述第一基底的正面形成有第一接线板材料层，各所述像素电路与所述第一接线板材料层电性连接；
步骤S11：提供形成有像素层的第二基底，所述第二基底的正面形成有第二接线板材料层，所述像素层与所述第二接线板材料层电性连接；
步骤S12：将所述第二接线板材料层与所述第一接线板材料层接合连接；
步骤S13：刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成通孔并在所述通孔内形成隔离墙体，所述通孔分割所述像素层、所述第二接线板材料层和所述第一接线板材料层以形成多个像素单元、多个第二接线板及多个第一接线板，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙；及
步骤S14：在所述第二基底的背面形成透明电极层，所述透明电极层覆盖所述像素单元及所述隔离墙体。
在本申请实施例中，步骤S12、步骤S13及步骤S14依次执行，且步骤S12、步骤S13及步骤S14位于步骤S10和步骤S11之后；步骤S10和步骤S11可同时执行，或者步骤S10可先于步骤S11执行，又或者步骤S11可先于步骤S10执行。在此以步骤S10、步骤S11、步骤S12、步骤S13及步骤S14依次执行为例进行相应描述。
首先，可参考图5，提供第一基底210，所述第一基底210中形成有多个像素电路211及公共电极接入件212，所述第一基底210的正面形成有第一接线板材料层213a，各所述像素电路211与所述第一接线板材料层213a电性连接。
所述第一接线板材料层213a具体可以通过沉积工艺形成，比如物理气相沉积工艺(PVD)。进一步的，所述第一接线板材料层213a可以覆盖所述第一基底210的整面或者所述第一接线板材料层213a仅覆盖所述第一基底210的接合区(在此为所述第一基底210与所述第二基底220相接合的区域)的正面。
若，所述第一接线板材料层213a覆盖所述第一基底210的整面，则在后续执行步骤S13时，可以同时去除覆盖所述第一基底210的外围区(在此也即非接合区)的正面的第一接线板材料层，并对覆盖所述第一基底210的接合区的正面的所述第一接线板材料层213a进行图案化，以实现分割所述第一接线板材料层213a以形成多个第一接线板。
若，所述第一接线板材料层213a仅覆盖所述第一基底210的接合区的正面，则可以先形成一覆盖所述第一基底210的整面的第一接线板材料层，再对覆盖所述第一基底210的整面的第一接线板材料层执行图案化工艺，去除覆盖所述第一基底210的外围区(在此也即非接合区)的正面的第一接线板材料层，从而形成仅覆盖所述第一基底210的接合区的正面的所述第一接线板材料层213a。
其中，所述第一接线板材料层213a的材质选自于金、银、铂金、铜、铝、镍、钴或其任何一种的合金(例如，金合金、银合金、铂金合金、铜合金、铝合金、镍合金或者钴合金)或者选自导电胶质。在本申请实施例中，所述第一接线板材料层213a包括第一导电层，或者，所述第一接线板材料层213a包括第一介质层及位于所述第一介质层中的多个第一导电焊垫，所述第一导电焊垫与对应的所述像素电路211电性连接。具体的，所述第一接线板材料层213a可以为一整层导电层结构，也可以仅在所述像素电路211的对应位置包括导电结构，并与对应的所述像素电路211电性连接。所述像素电路211可以采用现有的半导体工艺形成，其可以具有常规的功能，例如可以实现信号采集与放大等功能。所述公共电极接入件212具体可以为金属连接件。
接着，如图6所示，提供第二基底220，所述第二基底220中形成有像素层2212，所述第二基底220的正面形成有第二接线板材料层223a，所述像素层2212与所述第二接线板材料层223a电性连接。其中，所述第二基底220的材质选自于硅半导体、锗半导体、碲镉汞、碲锌镉、碲化铟、砷化镓、磷化铟、铝镓砷和镓砷中的至少一种或半导体合金。所述像素层2212可以通过在所述第二基底220中掺杂形成。所述第二接线板材料层223a的材质可以选自于金、银、铂金、铜、铝、镍、钴或其任何一种的合金(例如，金合金、银合金、铂金合金、铜合金、铝合金、镍合金或者钴合金)或者选自导电胶质。所述第二接线板材料层223a具体可以通过沉积工艺形成，比如物理气相沉积工艺(PVD)。在本申请实施例中，所述第二接线板材料层223a包括第二导电层，或者，所述第二接线板材料层223a包括第二介质层及位于所述第二介质层中的多个第二导电焊垫，所述第二导电焊垫与所述像素层电性连接。具体的，所述第二接线板材料层223a可以为一整层导电层结构，也可以仅在将形成像素单元对应位置包括导电结构，并与对应的像素单元电性连接。
接着，如图7所示，将所述第二接线板材料层223a与所述第一接线板材料层213a接合连接。具体的，可以采用键合工艺或者导电胶合工艺实现所述第二接线板材料层223a与所述第一接线板材料层213a接合连接。在此，所述第二接线板材料层223a与所述第一接线板材料层213a可以通过金属键合工艺或者混合键合工艺实现贴合连接。其中，根据所述第二接线板材料层223a与所述第一接线板材料层213a的材质不同，键合工艺时可以采用不同的工艺温度，例如，所述工艺温度可以采用100℃～500℃，本申请对此不做限定。
具体的，所述第二接线板材料层223a与所述第一接线板材料层213a的材质相同，例如，均为铜，此时，键合工艺的温度可以采用250℃～400℃，可以选择，在进行键合工艺前，对所述第二接线板材料层223a与所述第一接线板材料层213a采用湿法清洗及原位气体保护以去除氧化层(氧化铜层)，从而提高后续的键合工艺的质量。又如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质均为金，此时，键合工艺的温度可以采用250℃～400℃，可以选择，在进行键合工艺前，对所述第二接线板材料层223a与所述第一接线板材料层213a采用氧等离子体或者紫外光照射以进行有机清除，从而提高后续的键合工艺的质量。又如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质均为铝，此时，键合工艺的温度可以采用400℃～480℃，可以选择，在进行键合工艺前，对所述第二接线板材料层223a与所述第一接线板材料层213a采用裂解的氩原子进行原位清洗以去除氧化层，从而提高后续的键合工艺的质量。还如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质均为钛，此时，键合工艺的温度可以采用300℃～400℃，可以选择，在进行键合工艺前，对所述第二接线板材料层223a与所述第一接线板材料层213a采用小型清洗以进行有机清除，从而提高后续的键合工艺的质量。
此外，所述第二接线板材料层223a与所述第一接线板材料层213a的材质也可以不同，例如，分别为金和铟，此时，键合工艺的温度可以采用180℃～210℃，可以选择，在进行键合工艺前，对材质为金的第二接线板材料层223a或者所述第一接线板材料层213a进行有机灰化处理，从而提高后续的键合工艺的质量。又如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质分别为铜和锡，或者分别为铜锡银和铜，此时，键合工艺的温度可以采用240℃～270℃，可以选择，在进行键合工艺前，对材质为铜的述第二接线板材料层223a或者所述第一接线板材料层213a进行氧化去除工艺，从而提高后续的键合工艺的质量。又如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质分别为金和锡，此时，键合工艺的温度可以采用280℃～310℃，可以选择，在进行键合工艺前，对材质为金的述第二接线板材料层223a或者所述第一接线板材料层213a进行有机灰化处理，从而提高后续的键合工艺的质量。又如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质分别为金和锗，此时，键合工艺的温度可以采用380℃～400℃，可以选择，在进行键合工艺前，对材质为金的述第二接线板材料层223a或者所述第一接线板材料层213a进行有机灰化处理，从而提高后续的键合工艺的质量。又如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质分别为金和硅，此时，键合工艺的温度可以采用390℃～415℃，可以选择，在进行键合工艺前，对材质为金的述第二接线板材料层223a或者所述第一接线板材料层213a进行有机灰化处理，从而提高后续的键合工艺的质量。还如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质分别为铝和锗，此时，键合工艺的温度可以采用430℃～450℃，并且可以直接进行键合工艺。还如，所述第二接线板材料层223a与所述第一接线板材料层213a的材质分别为锡和铅，此时，键合工艺的温度可以采用180℃～200℃，并且可以直接进行键合工艺。
在此，通过对所述第二接线板材料层223a与所述第一接线板材料层213a的材质的选择，键合工艺的温度设定以及键合工艺之前的不同处理，即能够保证所述第二接线板材料层223a与所述第一接线板材料层213a接合的可靠性，又能够避免对于其他器件的影响，提高了所形成的光电探测器的质量与可靠性。
请参考图8，接着，刻蚀所述第二基底220、所述第二接线板材料层223a和所述第一接线板材料层213a以形成通孔并在所述通孔内形成隔离墙体222，所述通孔分割所述像素层2212、所述第二接线板材料层223a和所述第一接线板材料层213a以形成多个像素单元221、多个第二接线板223及多个第一接线板213，所述隔离墙体222包括导电体2221及位于所述导电体2221与所述像素单元221之间的侧墙2220。
在本申请实施例中，所述通孔可以通过一步刻蚀工艺形成，也可以通过两步刻蚀工艺形成。
通过一步刻蚀工艺形成所述通孔时，刻蚀所述第二基底220、所述第二接线板材料层223a和所述第一接线板材料层213a以形成所述通孔并在所述通孔内形成所述隔离墙体222的步骤具体包括：
首先，刻蚀所述第二基底220、所述第二接线板材料层223a和所述第一接线板材料层213a至所述第一基底210的正面以形成通孔，所述通孔分割所述像素层2212、所述第二接线板材料层223a和所述第一接线板材料层213a以形成多个像素单元221、多个第二接线板223及多个第一接线板213。
接着，在所述通孔内形成侧墙2220，所述侧墙2220覆盖所述像素单元221、所述第二接线板223及所述第一接线板的侧壁213。其中，所述侧墙2220具体可以通过先沉积一氧化层，所述氧化层覆盖所述通孔的侧壁和底壁并延伸覆盖所述第二基底220的背面，可以选择，所述氧化层的厚度为1000埃～5000埃；接着，可以(通过刻蚀工艺)去除覆盖在所述通孔底壁的氧化层和覆盖在所述第二基底220背面的氧化层以形成所述侧墙。
然后，在所述通孔内填充导电体2221。在本申请实施例中，在所述通孔内填充所述导电体2221之后，进一步可以回刻蚀所述导电体2221，以使所述导电体2221靠近所述第二基底220的背面的端面低于所述第二基底220的背面。
具体的，可先通过电镀工艺形成一金属层(例如铜层)，所述金属层填充所述通孔并延伸覆盖所述第二基底220的背面；接着，通过平坦化工艺或者平坦化工艺与刻蚀工艺的结合，去除覆盖所述第二基底220背面的金属层并去除所述通孔内部分厚度的金属层，从而形成所述导电体2221。也可以选择，通过原子层沉积(ALD)工艺在所述通孔内形成金属氮化层(TiN)作为所述导电体2221，采用ALD工艺可以不需要进行相应的平坦化工艺，ALD工艺后，进行回刻工艺去除覆盖所述第二基底220背面的金属氮化层后直接连接透明电极层。
通过两步刻蚀工艺形成所述通孔时，刻蚀所述第二基底220、所述第二接线板材料层223a和所述第一接线板材料层213a以形成所述通孔并在所述通孔内形成所述隔离墙体222的步骤具体包括：
首先，干法刻蚀所述第二基底220和所述第二接线板材料层223a至所述第一接线板材料层213a的表面以形成通孔，所述通孔分割所述像素层2212和所述第二接线板材料层223a以形成多个像素单元221和多个第二接线板223。
其次，在所述通孔内形成第一侧墙(图中未示出)，所述第一侧墙覆盖所述像素单元221和所述第二接线板223的侧壁。其中，所述第一侧墙具体可以通过先沉积一氧化层，所述氧化层覆盖所述通孔的侧壁和底壁并延伸覆盖所述第二基底220的背面，可以选择，所述氧化层的厚度为100埃～3000埃；接着，可以(通过刻蚀工艺)去除覆盖在所述通孔底壁的氧化层和覆盖在所述第二基底220背面的氧化层以形成所述第一侧墙。通过所述第一侧墙可以保护所述像素单元221，避免在刻蚀所述第一接线板材料层213a时对所述像素单元221产生污染。
接着，刻蚀所述通孔内暴露出的所述第一接线板材料层213a至所述第一基底210的正面以加深所述通孔，所述通孔还分割所述第一接线板材料层213a以形成多个第一接线板213。
然后，在所述通孔内形成第二侧墙，所述第二侧墙覆盖所述第一侧墙及所述第一接线板213的侧壁。其中，所述第二侧墙具体可以通过先沉积一氧化层，所述氧化层覆盖所述通孔的侧壁和底壁并延伸覆盖所述第二基底220的背面，可以选择，所述氧化层的厚度为100埃～3000埃；接着，可以(通过刻蚀工艺)去除覆盖在所述通孔底壁的氧化层和覆盖在所述第二基底220背面的氧化层以形成所述第二侧墙，所述第一侧墙和所述第二侧墙构成所述侧墙2220。
最后，在所述通孔内填充导电体2221。在本申请实施例中，在所述通孔内填充所述导电体2221之后，进一步可以回刻蚀所述导电体2221，以使所述导电体2221靠近所述第二基底220的背面的端面低于所述第二基底220的背面。具体的，可先通过电镀工艺形成一金属层(例如铜层)，所述金属层填充所述通孔并延伸覆盖所述第二基底220的背面；接着，通过平坦化工艺或者平坦化工艺与刻蚀工艺的结合，去除覆盖所述第二基底220背面的金属层并去除所述通孔内部分厚度的金属层，从而形成所述导电体2221。也可以选择，通过原子层沉积(ALD)工艺在所述通孔内形成金属氮化层(TiN)作为所述导电体2221，采用ALD工艺可以不需要进行相应的平坦化工艺，ALD工艺后，进行回刻工艺去除覆盖所述第二基底220背面的金属氮化层后直接连接透明电极层。
在本申请实施例中，形成所述隔离墙体222之后，接着，如图3所示，在所述第二基底220的背面形成透明电极层224，所述透明电极层224通过所述导电体2221与所述公共电极接入件212电性连接。在此，所述透明电极层224与所述导电体2221直接连接，所述导电体2221与所述公共电极接入件212直接连接。其中，所述透明电极层224的材质选自于透明导电材料，例如可以是氧化铟锡。
进一步的，还可以在所述透明电极层224上形成一增透抗反层225，以提高所述光电探测器200的可靠性。所述增透抗反层225的材质可以选自于氟化镁、氧化钛、硫化铅或者硒化铅等。
综上可见，在本发明的光电探测器中，像素单元和像素电路通过第一接线板和第二接线板电连接，该连接方式为面面连接，可以克服微焊点连接方式尺寸上的限制，使得像素单元尺寸可以变小。而且，像素电路和第一接线板电连接、像素单元和第二接线板电连接也很大程度上降低了微焊点连接方式中，各个像素单元的接触和导通电阻，从而可以降低固定模式噪声。另外，在本发明的光电探测器中，通过隔离墙体的方式将各个像素单元分开，而隔离墙的线宽通过先进的刻蚀工艺限定，可达到亚微米级别，极大程度上减小像中心距(pixel pitch)，有利于缩小像素单元；从工艺的角度，可以极大的提高像素单元与像素电路的对准精度。各个像素单元通过透明电极层与第一基底中的公共电极接入件电连接，由此，可以使得各所述像素单元都能够通过相同/基本相同的距离接公共电位，从而可以降低各所述像素单元间的信号差异，提高所述光电探测器的稳定性与质量。
进一步的，导电体的端面低于第二基底的背面，可以防止照射在导电体上的光线反射至相邻的像素，影响成像质量。
在本发明的光电探测器的制造方法中，采用第一接线板材料层和第二接线板材料层结合的方式实现像素单元和像素电路的电连接，由于材料层的厚度可以做的比较薄，也不会影响后期两层材料层的结合，因此，可以极大的降低像素单元的尺寸。另外，含有像素层的第二基底和含有像素电路的第一基底结合后，形成隔离墙体以将各个像素层分割成一个个的像素单元，省去了现有技术中像素单元与像素电路对准的过程，可以极大提高对准精度。
进一步的，第一接线板材料层和第二接线板材料层可以选用金属，并采用键合的方式实现连接，工艺非常简单。
基于以上光电探测器的原理，本发明还提供一种图像传感器，包括：
第一基底，所述第一基底中形成有多个像素电路及公共电极接入件，所述第一基底的正面形成有多个第一接线板，所述第一接线板与对应的所述像素电路电性连接；及
第二基底，所述第二基底中形成有多个像素单元及将各所述像素单元相互隔离的隔离墙体，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙，所述第二基底的正面形成有多个第二接线板，所述第二接线板与对应的所述像素单元的第一端极电性连接，所述第二基底的背面形成有透明电极层，每个所述像素单元的第二端极与所述透明电极层电性连接；
其中，所述第二接线板与对应的所述第一接线板接合且电性连接，所述透明电极层通过所述导电体与所述公共电极接入件电性连接。
图像传感器和光电探测器可以根据处理的信号不同，应用的领域不同，对像素单元的材料，第一基底中的电路做相应的改变。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (26)

1.一种光电探测器，其特征在于，包括：
第一基底，所述第一基底中形成有多个像素电路及公共电极接入件，所述公共电极接入件包括多个分立件，每个像素电路侧边至少设置有一个所述分立件，所述第一基底的正面形成有多个第一接线板，所述第一接线板与对应的所述像素电路电性连接；及
第二基底，所述第二基底中形成有多个像素单元及将各所述像素单元相互隔离的隔离墙体，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙，所述第二基底的正面形成有多个第二接线板，所述第二接线板与对应的所述像素单元的第一端极电性连接，所述第二基底的背面形成有透明电极层，每个所述像素单元的第二端极与所述透明电极层电性连接；
其中，所述第二接线板与对应的所述第一接线板接合且电性连接，所述透明电极层通过所述导电体与所述公共电极接入件电性连接，且每个所述像素单元侧壁上的所述隔离墙体中的所述导电体至少与所述像素单元对应的像素电路侧边的一个所述分立件电性连接。
2.如权利要求1所述的光电探测器，其特征在于，所述第一接线板包括第一导电层，或者，所述第一接线板包括第一介质层及位于所述第一介质层中的第一导电焊垫。
3.如权利要求2所述的光电探测器，其特征在于，所述第一导电层包括导电胶、导电胶带和金属层中的至少其中之一。
4.如权利要求1所述的光电探测器，其特征在于，所述第二接线板包括第二导电层，或者，所述第二接线板包括第二介质层及位于所述第二介质层中的第二导电焊垫。
5.如权利要求4所述的光电探测器，其特征在于，所述第二导电层包括导电胶、导电胶带和金属层中的至少其中之一。
6.如权利要求1所述的光电探测器，其特征在于，所述第一接线板和所述第二接线板至少其中之一的材质选自金、银、铂金、铜、铝、镍、钴或其任何一种的合金，或者所述第一接线板和所述第二接线板至少其中之一的材质选自导电胶质。
7.如权利要求1所述的光电探测器，其特征在于，所述第二接线板与对应的所述第一接线板贴合连接。
8.如权利要求1所述的光电探测器，其特征在于，所述第二接线板与对应的所述像素单元的第一端极直接连接。
9.如权利要求1所述的光电探测器，其特征在于，所述导电体靠近所述第二基底的背面的端面低于所述第二基底的背面。
10.如权利要求1所述的光电探测器，其特征在于，所述隔离墙体的横截面线宽介于0.1μm～5μm。
11.如权利要求1所述的光电探测器，其特征在于，所述侧墙为单层侧墙，或者多层侧墙。
12.如权利要求11所述的光电探测器，其特征在于，所述多层侧墙包括：第一侧墙及第二侧墙，所述第一侧墙覆盖所述像素单元的侧壁并延伸覆盖所述第二接线板的侧壁，所述第二侧墙覆盖所述第一侧墙并延伸覆盖所述第一接线板的侧壁。
13.如权利要求1所述的光电探测器，其特征在于，所述侧墙的材质选自于半导体氧化物和半导体氮化物中的至少一种，所述导电体的材质选自于铝、铜、钨、钛、钴、镍、银、金、铂金，及其任何一种的合金中的至少一种。
14.如权利要求1所述的光电探测器，其特征在于，所述第二基底的材质选自于硅半导体、锗半导体、碲镉汞、碲锌镉、碲化铟、砷化镓、磷化铟、铝镓砷和镓砷中的至少一种或半导体合金。
15.如权利要求1所述的光电探测器，其特征在于，所述像素单元包括像素基底及形成于所述像素基底中的PN结探测件。
16.如权利要求1所述的光电探测器，其特征在于，所述光电探测器还包括覆盖所述透明电极层的增透抗反层。
17.一种光电探测器的制造方法，其特征在于，包括：
提供形成有多个像素电路及公共电极接入件的第一基底，所述公共电极接入件包括多个分立件，每个像素电路侧边至少设置有一个所述分立件，所述第一基底的正面形成有第一接线板材料层，各所述像素电路与所述第一接线板材料层电性连接；
提供形成有像素层的第二基底，所述第二基底的正面形成有第二接线板材料层，所述像素层与所述第二接线板材料层电性连接；
将所述第二接线板材料层与所述第一接线板材料层接合连接；
刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成通孔并在所述通孔内形成隔离墙体，所述通孔分割所述像素层、所述第二接线板材料层和所述第一接线板材料层以形成多个像素单元、多个第二接线板及多个第一接线板，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙，每个所述像素单元侧壁上的所述隔离墙体中的所述导电体至少与所述像素单元对应的像素电路侧边的一个所述分立件电性连接；及
在所述第二基底的背面形成透明电极层，所述透明电极层覆盖所述像素单元及所述隔离墙体。
18.如权利要求17所述的光电探测器的制造方法，其特征在于，刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成所述通孔并在所述通孔内形成所述隔离墙体的步骤包括：
刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层至所述第一基底的正面以形成通孔；
在所述通孔内形成侧墙，所述侧墙覆盖所述像素单元、所述第二接线板及所述第一接线板的侧壁；及
在所述通孔内填充导电体。
19.如权利要求17所述的光电探测器的制造方法，其特征在于，刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成所述通孔并在所述通孔内形成所述隔离墙体的步骤包括：
刻蚀所述第二基底和所述第二接线板材料层至所述第一接线板材料层的表面以形成通孔，所述通孔分割所述像素层和所述第二接线板材料层以形成多个像素单元和多个第二接线板；
在所述通孔内形成第一侧墙，所述第一侧墙覆盖所述像素单元和所述第二接线板的侧壁；
刻蚀所述通孔内暴露出的所述第一接线板材料层至所述第一基底的正面以加深所述通孔，所述通孔还分割所述第一接线板材料层以形成多个第一接线板；
在所述通孔内形成第二侧墙，所述第二侧墙覆盖所述第一侧墙及所述第一接线板的侧壁；及
在所述通孔内填充导电体。
20.如权利要求18或19所述的光电探测器的制造方法，其特征在于，在所述通孔内填充导电体之后，刻蚀所述第二基底、所述第二接线板材料层和所述第一接线板材料层以形成所述通孔并在所述通孔内形成所述隔离墙体的步骤还包括：
回刻蚀所述导电体，以使所述导电体靠近所述第二基底的背面的端面低于所述第二基底的背面。
21.如权利要求18或19所述的光电探测器的制造方法，其特征在于，通过电镀工艺或者沉积工艺在所述通孔内填充导电体。
22.如权利要求17所述的光电探测器的制造方法，其特征在于，所述第一接线板材料层包括第一导电层，或者，所述第一接线板材料层包括第一介质层及位于所述第一介质层中的多个第一导电焊垫，所述导第一电焊垫与对应的所述像素电路电性连接；所述第二接线板材料层包括第二导电层，或者，所述第二接线板材料层包括第二介质层及位于所述第二介质层中的多个第二导电焊垫。
23.如权利要求22所述的光电探测器的制造方法，其特征在于，所述第一接线板材料层覆盖所述第一基底的整面或者所述第一接线板材料层仅覆盖所述第一基底的接合区的正面。
24.如权利要求17所述的光电探测器的制造方法，其特征在于，所述第二接线板材料层与所述第一接线板材料层通过金属键合工艺或者混合键合工艺或者导电胶合工艺接合连接。
25.如权利要求17所述的光电探测器的制造方法，其特征在于，所述光电探测器的制造方法还包括：
在所述透明电极层上形成增透抗反层。
26.一种图像传感器，其特征在于，包括：
第一基底，所述第一基底中形成有多个像素电路及公共电极接入件，所述公共电极接入件包括多个分立件，每个像素电路侧边至少设置有一个所述分立件，所述第一基底的正面形成有多个第一接线板，所述第一接线板与对应的所述像素电路电性连接；及
第二基底，所述第二基底中形成有多个像素单元及将各所述像素单元相互隔离的隔离墙体，所述隔离墙体包括导电体及位于所述导电体与所述像素单元之间的侧墙，所述第二基底的正面形成有多个第二接线板，所述第二接线板与对应的所述像素单元的第一端极电性连接，所述第二基底的背面形成有透明电极层，每个所述像素单元的第二端极与所述透明电极层电性连接；
其中，所述第二接线板与对应的所述第一接线板接合且电性连接，每个所述像素单元侧壁上的所述隔离墙体中的所述导电体至少与所述像素单元对应的像素电路侧边的一个所述分立件电性连接，所述透明电极层通过所述导电体与所述公共电极接入件电性连接。
CN201810654716.1A 2018-06-22 2018-06-22 光电探测器及其制造方法、图像传感器 Active CN110634892B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810654716.1A CN110634892B (zh) 2018-06-22 2018-06-22 光电探测器及其制造方法、图像传感器
KR1020207022046A KR20200101450A (ko) 2018-06-22 2018-10-26 광검출기 및 이의 제조 방법, 이미지 센서
JP2020562810A JP7055902B2 (ja) 2018-06-22 2018-10-26 光電検出器及びその製造方法、イメージセンサ
PCT/CN2018/112042 WO2019242188A1 (zh) 2018-06-22 2018-10-26 光电探测器及其制造方法、图像传感器
US16/229,721 US11101311B2 (en) 2018-06-22 2018-12-21 Photodetector and fabrication method, and imaging sensor
US17/392,839 US11764245B2 (en) 2018-06-22 2021-08-03 Fabrication method of photodetector and imaging sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810654716.1A CN110634892B (zh) 2018-06-22 2018-06-22 光电探测器及其制造方法、图像传感器

Publications (2)

Publication Number Publication Date
CN110634892A CN110634892A (zh) 2019-12-31
CN110634892B true CN110634892B (zh) 2022-02-15

Family

ID=68967697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810654716.1A Active CN110634892B (zh) 2018-06-22 2018-06-22 光电探测器及其制造方法、图像传感器

Country Status (4)

Country Link
JP (1) JP7055902B2 (zh)
KR (1) KR20200101450A (zh)
CN (1) CN110634892B (zh)
WO (1) WO2019242188A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771063A (zh) * 2008-12-26 2010-07-07 东部高科股份有限公司 用于制造背面照明图像传感器的方法
CN102569328A (zh) * 2012-03-16 2012-07-11 上海丽恒光微电子科技有限公司 感光成像装置、半导体器件的制作方法
CN103367380A (zh) * 2012-04-09 2013-10-23 全视科技有限公司 双侧图像传感器
CN104051423A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 互连装置和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634005B2 (en) * 2008-09-30 2014-01-21 Drs Rsta, Inc. Very small pixel pitch focal plane array and method for manufacturing thereof
JP5630213B2 (ja) * 2010-10-28 2014-11-26 富士通株式会社 光検出素子
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6389685B2 (ja) * 2014-07-30 2018-09-12 キヤノン株式会社 撮像装置、および、撮像システム
JP2017143143A (ja) * 2016-02-09 2017-08-17 富士通株式会社 光検出器
JP2017204510A (ja) * 2016-05-09 2017-11-16 キヤノン株式会社 光電変換装置の製造方法
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771063A (zh) * 2008-12-26 2010-07-07 东部高科股份有限公司 用于制造背面照明图像传感器的方法
CN102569328A (zh) * 2012-03-16 2012-07-11 上海丽恒光微电子科技有限公司 感光成像装置、半导体器件的制作方法
CN103367380A (zh) * 2012-04-09 2013-10-23 全视科技有限公司 双侧图像传感器
CN104051423A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 互连装置和方法

Also Published As

Publication number Publication date
WO2019242188A1 (zh) 2019-12-26
KR20200101450A (ko) 2020-08-27
CN110634892A (zh) 2019-12-31
JP7055902B2 (ja) 2022-04-18
JP2021512507A (ja) 2021-05-13

Similar Documents

Publication Publication Date Title
US9709715B2 (en) Spectroscopic sensor and angle limiting filter
US9196650B2 (en) Method of forming a low profile image sensor package
US6759262B2 (en) Image sensor with pixel isolation system and manufacturing method therefor
US20130222657A1 (en) Solid-state image sensor and method of manufacturing the same
US8053852B2 (en) Light sensor receiving light from backside
US10249673B2 (en) Rear-face illuminated solid state image sensors
CN106340525A (zh) 半导体元件及其制造方法
JP5300375B2 (ja) 裏面入射型受光素子およびその製造方法
US11764245B2 (en) Fabrication method of photodetector and imaging sensor
CN110634892B (zh) 光电探测器及其制造方法、图像传感器
JP2020161736A (ja) 光検出器及び光検出器の製造方法
US11570383B2 (en) Imaging device
JP5614540B2 (ja) 分光センサー及び角度制限フィルター
US20150129999A1 (en) Method of wafer-scale integration of semiconductor devices and semiconductor device
WO2022210149A1 (ja) 固体撮像素子および固体撮像素子の製造方法
US7705414B2 (en) Photoelectric conversion device and image sensor
US20240321932A1 (en) Thin photodetector device and fabrication thereof
US20240222415A1 (en) Photoelectric sensor and fabrication method thereof, and electronic device
JP6079840B2 (ja) 分光センサー及び角度制限フィルター
JP5804166B2 (ja) 分光センサー及び角度制限フィルター
CN115497972A (zh) 背照式图像传感器结构及其制备方法
JP2754969B2 (ja) バンプ形成領域を有する半導体装置
CN114551487A (zh) 图像传感器及其形成方法
JP2013156325A (ja) 分光センサー及び角度制限フィルター

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant