JP2721726B2 - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JP2721726B2 JP2721726B2 JP2025765A JP2576590A JP2721726B2 JP 2721726 B2 JP2721726 B2 JP 2721726B2 JP 2025765 A JP2025765 A JP 2025765A JP 2576590 A JP2576590 A JP 2576590A JP 2721726 B2 JP2721726 B2 JP 2721726B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- window
- opening window
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラ型トランジスタ又は金属−絶縁
体−半導体型容量（以下MIS型容量という）の構造等を
備えた半導体集積回路装置およびその製造方法に関す
る。
体−半導体型容量（以下MIS型容量という）の構造等を
備えた半導体集積回路装置およびその製造方法に関す
る。
従来の技術 一般に、アナログ量の信号処理にはバイポーラ型ICが
広く利用されている。近年、アナログ信号の高周波化お
よびICの高性能化が進展する中で、ICに集積するトラン
ジスタの微細化が図られている。特に、トランジスタの
高速化を図る上で、エミッタ窓の微細加工が問題になっ
ていた。つまり、微細加工に適したリアクティブイオン
エッチング（RIE）を用いて、エミッタ窓を形成する
と、活性領域の単結晶シリコン層にエッチングダメージ
および重金属による汚染が生じて、トランジスタ特性の
劣化を招き易く、ICの歩留まりが低下する。そこで、従
来のウェットエッチング法を用いて、微細なエミッタ窓
を実現できる、第４図に示すトランジスタの構造が提案
されている。
広く利用されている。近年、アナログ信号の高周波化お
よびICの高性能化が進展する中で、ICに集積するトラン
ジスタの微細化が図られている。特に、トランジスタの
高速化を図る上で、エミッタ窓の微細加工が問題になっ
ていた。つまり、微細加工に適したリアクティブイオン
エッチング（RIE）を用いて、エミッタ窓を形成する
と、活性領域の単結晶シリコン層にエッチングダメージ
および重金属による汚染が生じて、トランジスタ特性の
劣化を招き易く、ICの歩留まりが低下する。そこで、従
来のウェットエッチング法を用いて、微細なエミッタ窓
を実現できる、第４図に示すトランジスタの構造が提案
されている。
第４図は、従来のバイポーラ型ICの断面構造図を示す
ものである。そして、第５図はこのICの製造方法の要部
を示す工程断面図である。
ものである。そして、第５図はこのICの製造方法の要部
を示す工程断面図である。
ｐ−型半導体基板（ここでは単結晶シリコン基板で以
下Si基板という）１に周知の技術を用いて、N+型埋め込
み層２を形成し、この基板上にN-型エピタキシャル層３
を形成する。そして、この基板にPN接合分離のp+型拡散
層４およびコレクタウォールのN+型拡散層５を形成した
後、熱酸化技術を用いて表面保護膜の薄いシリコン酸化
膜（以下SiO2膜という）６を形成する。その後、イオン
注入技術を用いてベースのＰ型拡散層７を形成し、この
基板上にCVD技術を用いて厚いCVD−SiO2膜８を形成する
（第５図（Ａ）参照）。
下Si基板という）１に周知の技術を用いて、N+型埋め込
み層２を形成し、この基板上にN-型エピタキシャル層３
を形成する。そして、この基板にPN接合分離のp+型拡散
層４およびコレクタウォールのN+型拡散層５を形成した
後、熱酸化技術を用いて表面保護膜の薄いシリコン酸化
膜（以下SiO2膜という）６を形成する。その後、イオン
注入技術を用いてベースのＰ型拡散層７を形成し、この
基板上にCVD技術を用いて厚いCVD−SiO2膜８を形成する
（第５図（Ａ）参照）。
次に、ホトエッチング技術を用いて各コンタクト領域
のCVD−SiO2膜８のみを選択的に除去した後、この基板
上に減圧CVD技術を用いてシリコン窒化膜（以下Si3N4膜
という）９を形成する（第５図（Ｂ）参照）。
のCVD−SiO2膜８のみを選択的に除去した後、この基板
上に減圧CVD技術を用いてシリコン窒化膜（以下Si3N4膜
という）９を形成する（第５図（Ｂ）参照）。
次に、ホトエッチング技術を用いてSi3N4膜９にコン
タクト窓を開口した後、下地の薄いSiO2膜６を除去す
る。このように形成すると、SiO2膜６は薄いのでサイド
エッチがなく、コンタクト窓をレジスト寸法通りに形成
できる（第５図（Ｃ）参照）。
タクト窓を開口した後、下地の薄いSiO2膜６を除去す
る。このように形成すると、SiO2膜６は薄いのでサイド
エッチがなく、コンタクト窓をレジスト寸法通りに形成
できる（第５図（Ｃ）参照）。
次に、この基板上に周知の技術を用いて、ヒ素ドープ
ド多結晶シリコン膜（以下AsドープPoly−Si膜という）
10を拡散源としてエミッタのN+型拡散層11を形成した
後、アルミニウム合金配線（以下Al合金配線という）12
を形成して、第４図のICを製造できる。
ド多結晶シリコン膜（以下AsドープPoly−Si膜という）
10を拡散源としてエミッタのN+型拡散層11を形成した
後、アルミニウム合金配線（以下Al合金配線という）12
を形成して、第４図のICを製造できる。
以上のように、構成された従来のICにおいては、ウェ
ットエッチング法を用いて微細なエミッタ窓を実現して
いる。又、表面が緻密なSi3N4膜９で保護されているの
で、素子の信頼性が向上する。
ットエッチング法を用いて微細なエミッタ窓を実現して
いる。又、表面が緻密なSi3N4膜９で保護されているの
で、素子の信頼性が向上する。
発明が解決しようとする課題 しかしながら上記のような従来の構造は、次のような
課題を有していた。
課題を有していた。
（１）コンタクト領域の厚いCVD−SiO2膜８を除去する
ときは、下地の薄いSiO2膜６とのエッチング速度の差を
利用してウェットエッチングする。このため、CVD−SiO
2膜８の膜質のバラツキ及び経時変化によるエッチング
液のエッチ速度の変化によりCVD−SiO2膜８だけの選択
エッチが難しく、オーバーエッチすると下地のSiO2膜６
まで除去される。この場合、ICが形成できず不良とな
る。
ときは、下地の薄いSiO2膜６とのエッチング速度の差を
利用してウェットエッチングする。このため、CVD−SiO
2膜８の膜質のバラツキ及び経時変化によるエッチング
液のエッチ速度の変化によりCVD−SiO2膜８だけの選択
エッチが難しく、オーバーエッチすると下地のSiO2膜６
まで除去される。この場合、ICが形成できず不良とな
る。
（２）配線の微細化を図るには、Al合金配線（ここでは
Al−Si配線）12をドライエッチ技術で形成する必要があ
る。この場合、塩素系ガス（例えば、Cl2、CCl4など）
を用いてエッチングを行っり、Al腐食対策およびSiパー
ティクル（粒子）を除去するために一般のCF4プラズマ
処理を行うと下地のSi3N4膜９まで除去される。こうす
ると、表面保護膜がCVD−SiO2膜８とSiO2膜６だけで構
成され、耐湿性が劣化し、ICの信頼性が低下する。
Al−Si配線）12をドライエッチ技術で形成する必要があ
る。この場合、塩素系ガス（例えば、Cl2、CCl4など）
を用いてエッチングを行っり、Al腐食対策およびSiパー
ティクル（粒子）を除去するために一般のCF4プラズマ
処理を行うと下地のSi3N4膜９まで除去される。こうす
ると、表面保護膜がCVD−SiO2膜８とSiO2膜６だけで構
成され、耐湿性が劣化し、ICの信頼性が低下する。
本発明の目的は、従来の課題を解消し、簡易な構成で
製造工程の簡便化及びパターン寸法の縮小を図り、製造
原価の低減が可能な半導体集積回路装置およびその製造
方法を提供することである。
製造工程の簡便化及びパターン寸法の縮小を図り、製造
原価の低減が可能な半導体集積回路装置およびその製造
方法を提供することである。
課題を解決するための手段 本発明の半導体集積回路装置は、一方導電型の半導体
層が一主面に形成された半導体基板と、前記基板上に設
けられた少なくともシリコン酸化膜からなる絶縁膜と、
前記絶縁膜の所定領域に設けられた第１の開口窓と、前
記絶縁膜上に設けられた少なくともシリコン窒化膜から
なる第１の絶縁被膜と、前記第１の絶縁被膜上に設けら
れた少なくともシリコン酸化膜からなる第２の絶縁被膜
と、前記第１および第２の絶縁被膜に設けられ、前記第
１の開口窓を含む広い所定領域に設けられた第２の開口
窓と、前記基板上に設けられ、前記第１の開口窓と接続
した金属配線と、前記半導体層に形成される能動素子と
を備えたことを特徴とする半導体集積回路装置である。
層が一主面に形成された半導体基板と、前記基板上に設
けられた少なくともシリコン酸化膜からなる絶縁膜と、
前記絶縁膜の所定領域に設けられた第１の開口窓と、前
記絶縁膜上に設けられた少なくともシリコン窒化膜から
なる第１の絶縁被膜と、前記第１の絶縁被膜上に設けら
れた少なくともシリコン酸化膜からなる第２の絶縁被膜
と、前記第１および第２の絶縁被膜に設けられ、前記第
１の開口窓を含む広い所定領域に設けられた第２の開口
窓と、前記基板上に設けられ、前記第１の開口窓と接続
した金属配線と、前記半導体層に形成される能動素子と
を備えたことを特徴とする半導体集積回路装置である。
そして、本発明の半導体集積回路装置の製造方法は、
一方導電型の半導体層を一主面に有する半導体基板に絶
縁膜を形成する工程と、前記絶縁膜上の所定領域に第１
の開口窓を形成する工程と、前記絶縁膜上に第１及び第
２の絶縁被膜を順次積層形成する工程と、前記第１の開
口窓を含む所定領域に第２の開口窓を、前記第２の絶縁
被膜に形成する工程と、前記第２の開口窓に露出した前
記第１の絶縁被膜を除去する工程と、前記第１の開口窓
に接続する金属配線を形成する工程とを含むことを特徴
とする半導体集積回路装置の製造方法である。
一方導電型の半導体層を一主面に有する半導体基板に絶
縁膜を形成する工程と、前記絶縁膜上の所定領域に第１
の開口窓を形成する工程と、前記絶縁膜上に第１及び第
２の絶縁被膜を順次積層形成する工程と、前記第１の開
口窓を含む所定領域に第２の開口窓を、前記第２の絶縁
被膜に形成する工程と、前記第２の開口窓に露出した前
記第１の絶縁被膜を除去する工程と、前記第１の開口窓
に接続する金属配線を形成する工程とを含むことを特徴
とする半導体集積回路装置の製造方法である。
作用 本発明は、前記した構造により、金属配線と接続する
開口窓は、第１および第２の開口窓から構成されてい
る。こうすると、第２の開口窓は第１の開口窓よりも広
く余裕があるので開口部の段差は緩和される。また、こ
の金属配線による寄生容量および寄生素子効果を抑制す
るには、第２の開口窓を構成するシリコン酸化膜からな
る第２の絶縁被膜を厚くすればよいので、第１の開口窓
を構成するシリコン酸化膜からなる絶縁膜は薄く設定で
きる。この結果、第１および第２の開口窓での金属配線
の断線は防止できる。しかも、上記絶縁膜は薄く形成さ
れているので、第１の開口窓をウェットエッチング法で
形成してもサイドエッチはほとんどなく、しかも制御性
良く微細な開口窓を実現できる。また、半導体基板上に
形成されたシリコン窒化膜からなる第１の絶縁被膜は上
記第２の絶縁被膜で被膜されているので、金属配線をド
ライエッチ技術で形成してもマスキングされて除去され
ることはない。この結果、配線を微細化しても耐湿性の
優れた、信頼性の高いトランジスタを実現できる。
開口窓は、第１および第２の開口窓から構成されてい
る。こうすると、第２の開口窓は第１の開口窓よりも広
く余裕があるので開口部の段差は緩和される。また、こ
の金属配線による寄生容量および寄生素子効果を抑制す
るには、第２の開口窓を構成するシリコン酸化膜からな
る第２の絶縁被膜を厚くすればよいので、第１の開口窓
を構成するシリコン酸化膜からなる絶縁膜は薄く設定で
きる。この結果、第１および第２の開口窓での金属配線
の断線は防止できる。しかも、上記絶縁膜は薄く形成さ
れているので、第１の開口窓をウェットエッチング法で
形成してもサイドエッチはほとんどなく、しかも制御性
良く微細な開口窓を実現できる。また、半導体基板上に
形成されたシリコン窒化膜からなる第１の絶縁被膜は上
記第２の絶縁被膜で被膜されているので、金属配線をド
ライエッチ技術で形成してもマスキングされて除去され
ることはない。この結果、配線を微細化しても耐湿性の
優れた、信頼性の高いトランジスタを実現できる。
そして、本発明は前記した製造方法により、第２の開
口窓を形成する工程では、第２の絶縁被膜とは選択比の
高い第１の絶縁被膜を下地にすることができるので、選
択的にそれだけをエッチングできる。こうすると、開口
窓の形成が容易であり、ICの製造工程が簡便化できる。
また、エミッタ拡散するときに、第１の開口窓上の第１
の絶縁被膜が拡散不純物の蒸発を防ぐので、拡散のバラ
ツキを抑制できる。この結果、トランジスタ特性（特に
電流増幅率hFE）のバラツキが小さくなり、ICの歩留ま
りが向上できる。
口窓を形成する工程では、第２の絶縁被膜とは選択比の
高い第１の絶縁被膜を下地にすることができるので、選
択的にそれだけをエッチングできる。こうすると、開口
窓の形成が容易であり、ICの製造工程が簡便化できる。
また、エミッタ拡散するときに、第１の開口窓上の第１
の絶縁被膜が拡散不純物の蒸発を防ぐので、拡散のバラ
ツキを抑制できる。この結果、トランジスタ特性（特に
電流増幅率hFE）のバラツキが小さくなり、ICの歩留ま
りが向上できる。
実施例 本発明の実施例について図面に基づいて説明する。第
１図は、本発明の一実施例における半導体集積回路装置
のバイポーラ型ICの断面構造を示すものである。同図に
おいて、従来例の第４図のICと共通の構成要素は同じ番
号を用いており、１はp-型Si基板、２はN+型コレクタ埋
め込み層、３はN-型エピタキシャル層、４はp+型分離拡
散層、５はコレクタウォールのN+型拡散層、６は表面保
護膜のSiO2膜、７はベースのｐ型拡散層、11はエミッタ
のN+型拡散層、12はAl合金配線、20は第１の開口窓であ
るエミッタ窓、21は第３の開口窓である容量形成窓、22
は第１の絶縁被膜であるCVD−SiO2膜、24は第２の開口
窓、25、26はコンタクト窓である。
１図は、本発明の一実施例における半導体集積回路装置
のバイポーラ型ICの断面構造を示すものである。同図に
おいて、従来例の第４図のICと共通の構成要素は同じ番
号を用いており、１はp-型Si基板、２はN+型コレクタ埋
め込み層、３はN-型エピタキシャル層、４はp+型分離拡
散層、５はコレクタウォールのN+型拡散層、６は表面保
護膜のSiO2膜、７はベースのｐ型拡散層、11はエミッタ
のN+型拡散層、12はAl合金配線、20は第１の開口窓であ
るエミッタ窓、21は第３の開口窓である容量形成窓、22
は第１の絶縁被膜であるCVD−SiO2膜、24は第２の開口
窓、25、26はコンタクト窓である。
以上のように構成された本実施例によれば、Al合金配
線12と接続するエミッタ層11の開口窓は、第１の開口窓
20および第２の開口窓24から構成されている。そのため
第２に開口窓24は第１の開口窓20よりも広く余裕がある
ので、エミッタ開口部の段差は緩和される。また、この
Al合金配線12による寄生容量および寄生素子効果を抑制
するには、第２の開口窓24を構成するCVD−SiO2膜23を
厚くすればよいので、エミッタ窓となる第１の開口窓20
を構成するSiO2膜６は薄く設定できる。この結果、エミ
ッタ開口部の第１の開口窓20および第２の開口窓24での
Al合金配線12の断線は防止できる。しかも、上記SiO2膜
６は薄く形成されているので、第１の開口窓20をウェッ
トエッチング法で形成してもサイドエッチはほとんどな
く、しかも制御性良く微細なミッタ開口窓を実現でき
る。
線12と接続するエミッタ層11の開口窓は、第１の開口窓
20および第２の開口窓24から構成されている。そのため
第２に開口窓24は第１の開口窓20よりも広く余裕がある
ので、エミッタ開口部の段差は緩和される。また、この
Al合金配線12による寄生容量および寄生素子効果を抑制
するには、第２の開口窓24を構成するCVD−SiO2膜23を
厚くすればよいので、エミッタ窓となる第１の開口窓20
を構成するSiO2膜６は薄く設定できる。この結果、エミ
ッタ開口部の第１の開口窓20および第２の開口窓24での
Al合金配線12の断線は防止できる。しかも、上記SiO2膜
６は薄く形成されているので、第１の開口窓20をウェッ
トエッチング法で形成してもサイドエッチはほとんどな
く、しかも制御性良く微細なミッタ開口窓を実現でき
る。
また、本実施例によれば、Si基板１の表面にはSiO2膜
６、Si3N4膜そしてCVD−SiO2膜23が順次積層されてい
る。そのため、Si3N4膜22はCVD−SiO2膜23で被覆されて
いるので、Al金配線12をドライエッチ技術で、この場
合、塩素系ガス（例えばCl2、CCl4など）を用いてエッ
チングを行ったり、Al腐食対策およびSiパーティクル
（粒子）を除去するために、後処理のCF4プラズマ処理
を施しても、Si3N4膜22はマスキングされて除去される
ことはないこの結果、配線を微細化しても耐湿性の優れ
た、信頼性の高いICを実現できる。
６、Si3N4膜そしてCVD−SiO2膜23が順次積層されてい
る。そのため、Si3N4膜22はCVD−SiO2膜23で被覆されて
いるので、Al金配線12をドライエッチ技術で、この場
合、塩素系ガス（例えばCl2、CCl4など）を用いてエッ
チングを行ったり、Al腐食対策およびSiパーティクル
（粒子）を除去するために、後処理のCF4プラズマ処理
を施しても、Si3N4膜22はマスキングされて除去される
ことはないこの結果、配線を微細化しても耐湿性の優れ
た、信頼性の高いICを実現できる。
さらに、本実施例によれば、容量形成窓21にはSi3N4
膜22を誘電体とする金属−絶縁物−半導体型容量（以下
MIS型容量という）が、Al合金配線12、Si3N4膜22そして
N+型拡散層11から構成されている。それによって、トラ
ンジスタを構成する要素だけでこの容量も構成できるの
で、付帯構成要素は必要ない。この結果、簡易な構成で
単位面積当りの容量値の大きいMIS型容量を同時に集積
することができる。
膜22を誘電体とする金属−絶縁物−半導体型容量（以下
MIS型容量という）が、Al合金配線12、Si3N4膜22そして
N+型拡散層11から構成されている。それによって、トラ
ンジスタを構成する要素だけでこの容量も構成できるの
で、付帯構成要素は必要ない。この結果、簡易な構成で
単位面積当りの容量値の大きいMIS型容量を同時に集積
することができる。
次に、本発明の一実施例であるバイポーラ型ICの製造
方法について第２図に基づいて説明する。第２図（Ａ）
〜（Ｄ）は、第１図に示したバイポーラ型ICの製造方法
を示す工程断面図である。
方法について第２図に基づいて説明する。第２図（Ａ）
〜（Ｄ）は、第１図に示したバイポーラ型ICの製造方法
を示す工程断面図である。
（Ａ）p-型Si基板１に周知の技術を用いて、N+型コレク
タ埋め込み層２を形成し、この基板上にN-型エピタキシ
ャル層３を形成する。そして、この基板１にPN接合分離
のp+型拡散層４およびコレクタウォールのN+型拡散層５
を形成する。その後熱酸化技術を用いて表面保護膜の薄
いSiO2膜６を50〜200nm程度形成した後、イオン注入技
術を用いてベースのｐ型拡散層７を形成する。その後、
ホトエッチング技術を用いて所定のエミッタ領域および
MIS型容量の領域のSiO2膜６をウェットエッチ法により
除去して、この基板１上に第１の開口窓であるエミッタ
窓20と、第３の開口窓である薄膜容量窓21を形成する。
このように形成すると、SiO2膜６は薄いのでサイドエッ
チはなく、エミッタ窓をレジスト寸法通りに形成でき
る。
タ埋め込み層２を形成し、この基板上にN-型エピタキシ
ャル層３を形成する。そして、この基板１にPN接合分離
のp+型拡散層４およびコレクタウォールのN+型拡散層５
を形成する。その後熱酸化技術を用いて表面保護膜の薄
いSiO2膜６を50〜200nm程度形成した後、イオン注入技
術を用いてベースのｐ型拡散層７を形成する。その後、
ホトエッチング技術を用いて所定のエミッタ領域および
MIS型容量の領域のSiO2膜６をウェットエッチ法により
除去して、この基板１上に第１の開口窓であるエミッタ
窓20と、第３の開口窓である薄膜容量窓21を形成する。
このように形成すると、SiO2膜６は薄いのでサイドエッ
チはなく、エミッタ窓をレジスト寸法通りに形成でき
る。
（Ｂ）次に、この基板１に第１の開口窓20を通して、例
えばヒ素（As）を選択的にイオン注入する。その後、減
圧CVD技術を用いて、この基板上に第１の絶縁被膜であ
るSi3N4膜22を50nm程度そして第２の絶縁被膜であるCVD
−SiO2膜23を400〜600nm程度順次積層形成する。その
後、この基板１に熱処理を施して、エミッタであるN+型
拡散層11を形成する。このように形成すると、エミッタ
拡散するときに、エミッタ窓20上の緻密なSi3N4膜22が
拡散不純物であるヒ素の蒸発（外方拡散）を防ぐので、
拡散のバラツキ（エミッタの不純物濃度のバラツキ）を
抑制できる。また、このときCVD−SiO2膜23は熱処理に
より緻密になる。
えばヒ素（As）を選択的にイオン注入する。その後、減
圧CVD技術を用いて、この基板上に第１の絶縁被膜であ
るSi3N4膜22を50nm程度そして第２の絶縁被膜であるCVD
−SiO2膜23を400〜600nm程度順次積層形成する。その
後、この基板１に熱処理を施して、エミッタであるN+型
拡散層11を形成する。このように形成すると、エミッタ
拡散するときに、エミッタ窓20上の緻密なSi3N4膜22が
拡散不純物であるヒ素の蒸発（外方拡散）を防ぐので、
拡散のバラツキ（エミッタの不純物濃度のバラツキ）を
抑制できる。また、このときCVD−SiO2膜23は熱処理に
より緻密になる。
（Ｃ）次に、ホトエッチング技術を用いて所定のエミッ
タ領域および他のコンタクト領域のCVD−SiO2膜23をウ
ェットエッチング法により除去して、この基板１上に第
２の開口窓24を形成する。その後、この第２の開口窓24
内に露出したSi3N4膜22を除去すると、エミッタ領域に
は第１の開口窓20が現れ、他のコンタクト領域にはSiO2
膜６が露出する。このように形成すると緩衝フッ酸溶液
（HF）によるCVD−SiO2膜23のエッチングでは、下地のS
i3N4膜22の選択比は高いので、選択的にCVD−SiO2膜23
だけをエッチングできる。そして、熱リン酸液（H3P
O4）によるSi3N4膜22のエッチングでは、マスクであるC
VD−SiO2膜23及び下地のSiO2膜６の選択比は高いので、
選択的にSi3N4膜22だけをエッチングできる。
タ領域および他のコンタクト領域のCVD−SiO2膜23をウ
ェットエッチング法により除去して、この基板１上に第
２の開口窓24を形成する。その後、この第２の開口窓24
内に露出したSi3N4膜22を除去すると、エミッタ領域に
は第１の開口窓20が現れ、他のコンタクト領域にはSiO2
膜６が露出する。このように形成すると緩衝フッ酸溶液
（HF）によるCVD−SiO2膜23のエッチングでは、下地のS
i3N4膜22の選択比は高いので、選択的にCVD−SiO2膜23
だけをエッチングできる。そして、熱リン酸液（H3P
O4）によるSi3N4膜22のエッチングでは、マスクであるC
VD−SiO2膜23及び下地のSiO2膜６の選択比は高いので、
選択的にSi3N4膜22だけをエッチングできる。
（Ｄ）次に、ホトエッチング技術を用いて、エミッタ領
域を除いた他のコンタクト領域のSiO2膜６を除去して、
この基板１上にコンタクト窓25を形成する。このとき、
容量形成領域のCVD−SiO2膜23も同時に除去し、Si3N4膜
22上にコンタクト窓26を形成する。その後、周知の技術
を用いて、この基板１上にAl合金配線12を形成して、本
実施例のNPN型トランジスタとMIS型容量を集積したICが
構成できる。
域を除いた他のコンタクト領域のSiO2膜６を除去して、
この基板１上にコンタクト窓25を形成する。このとき、
容量形成領域のCVD−SiO2膜23も同時に除去し、Si3N4膜
22上にコンタクト窓26を形成する。その後、周知の技術
を用いて、この基板１上にAl合金配線12を形成して、本
実施例のNPN型トランジスタとMIS型容量を集積したICが
構成できる。
以上のように構成された本実施例によれば、第２の開
口窓24の形成工程において、CVD−SiO2膜23のエッチン
グでは下地のSi3N4膜22がエッチングストッパーにな
り、またSi3N4膜22のエッチングでもSiO2膜の選択比が
高いので、それぞれにオーバーエッチしても良い。この
結果、第２の開口窓24の形成が容易であり、ICの製造工
程が簡便化できる。そして、第１および第２の開口窓2
0、24の形成工程は、ウェットエッチング法だけで構成
しているので、活性領域の単結晶Si層にダメージは生じ
ない。この結果、トランジスタ特性は良好であり、ICの
歩留まりは向上する。
口窓24の形成工程において、CVD−SiO2膜23のエッチン
グでは下地のSi3N4膜22がエッチングストッパーにな
り、またSi3N4膜22のエッチングでもSiO2膜の選択比が
高いので、それぞれにオーバーエッチしても良い。この
結果、第２の開口窓24の形成が容易であり、ICの製造工
程が簡便化できる。そして、第１および第２の開口窓2
0、24の形成工程は、ウェットエッチング法だけで構成
しているので、活性領域の単結晶Si層にダメージは生じ
ない。この結果、トランジスタ特性は良好であり、ICの
歩留まりは向上する。
また、本実施例によれば、エミッタのN+型拡散層11の
形成工程では、Si3N4膜22が表面を保護しているので、
拡散のバラツキを抑制できる。この結果、ウォッシュド
エミッタ型トランジスタの特性バラツキが小さくなり、
ICの歩留まりは向上する。
形成工程では、Si3N4膜22が表面を保護しているので、
拡散のバラツキを抑制できる。この結果、ウォッシュド
エミッタ型トランジスタの特性バラツキが小さくなり、
ICの歩留まりは向上する。
さらに、本実施例によれば、Si3N4膜22を誘電体とす
るMIS型容量が、トランジスタを形成する工程だけで構
成でき、付帯形成工程は必要ない。この結果、MIS型容
量を同時に集積しても、製造の工程数は増加しないの
で、ICの製造コストを低減できる。
るMIS型容量が、トランジスタを形成する工程だけで構
成でき、付帯形成工程は必要ない。この結果、MIS型容
量を同時に集積しても、製造の工程数は増加しないの
で、ICの製造コストを低減できる。
なお、本実施例において、第２の絶縁被膜にはCVD−S
iO2膜を用いて形成したが、他の堆積被膜、例えばPSG
（リンガラス）膜等を用いてもよく、そして、第１の絶
縁被膜にはSi3N4膜を用いて形成したが、他の誘電体
膜、例えばTaOx（タンタルオキサイド）膜等を用いて
も、本効果が得られるのは言うまでもない。
iO2膜を用いて形成したが、他の堆積被膜、例えばPSG
（リンガラス）膜等を用いてもよく、そして、第１の絶
縁被膜にはSi3N4膜を用いて形成したが、他の誘電体
膜、例えばTaOx（タンタルオキサイド）膜等を用いて
も、本効果が得られるのは言うまでもない。
次に、本発明の他の実施例であるバイポーラ型ICにつ
いて第３図に基づいて説明する。第３図は、本発明のバ
イポーラ型ICの断面構造を示すものである。同図におい
て、一実施例の第１図と共通の構成要素は同じ番号を用
いており、10はAsドープドPoly−Si膜で、10aはエミッ
タPoly−Si電極、10bは容量Poly−Si電極である。
いて第３図に基づいて説明する。第３図は、本発明のバ
イポーラ型ICの断面構造を示すものである。同図におい
て、一実施例の第１図と共通の構成要素は同じ番号を用
いており、10はAsドープドPoly−Si膜で、10aはエミッ
タPoly−Si電極、10bは容量Poly−Si電極である。
以上のように構成された本実施例によれば、Poly−Si
膜をエミッタ電極10aとするトランジスタ（以下ポリ・
エミッタ型トランジスタという）を用いたICにおいて、
Si3N4膜22を誘電体とする金属−絶縁物−金属型容量
（以下MIM型容量という）が、Al合金配線12、Si3N4膜22
そして容量Poly−Si電極10bから構成されている。こう
すると、ポリ・エミッタ型トランジスタを構成する要素
だけでこの容量も構成できる。この結果、簡易な構成
で、寄生ダイオードがなく、しかも寄生容量の小さいMI
M型容量を同時に集積することができる。
膜をエミッタ電極10aとするトランジスタ（以下ポリ・
エミッタ型トランジスタという）を用いたICにおいて、
Si3N4膜22を誘電体とする金属−絶縁物−金属型容量
（以下MIM型容量という）が、Al合金配線12、Si3N4膜22
そして容量Poly−Si電極10bから構成されている。こう
すると、ポリ・エミッタ型トランジスタを構成する要素
だけでこの容量も構成できる。この結果、簡易な構成
で、寄生ダイオードがなく、しかも寄生容量の小さいMI
M型容量を同時に集積することができる。
また、本実施例によれば、Si3N4膜22はエミッタPoly
−Si電極10a上に形成されている。このため、従来例の
場合とことなりAsドープPoly−Si膜10をドライエッチン
グすることにより、エミッタPoly−Si電極10aの微細化
を図ることができる。
−Si電極10a上に形成されている。このため、従来例の
場合とことなりAsドープPoly−Si膜10をドライエッチン
グすることにより、エミッタPoly−Si電極10aの微細化
を図ることができる。
発明の効果 以上説明したように、本発明の半導体集積回路装置に
よれば、金属配線と接続する第１の開口窓は、薄く設け
たシリコン酸化膜からなる絶縁膜をエッチングして形成
されるので、この開口窓の段差は小さくかつ形状は良好
である。したがって、この段差部での金属配線が断線す
ることはない。そして、シリコン窒化膜からなる第１の
絶縁被膜はシリコン酸化膜からなる第２の絶縁被膜で被
覆されているので、微細な金属配線を形成するためにド
ライエッチ技術を用いても、第１の絶縁被膜は除去され
ることはない。したがって、半導体基板の表面は、耐湿
性の優れた第１の絶縁被膜で被覆されているので、信頼
性の高いICを実現できる。
よれば、金属配線と接続する第１の開口窓は、薄く設け
たシリコン酸化膜からなる絶縁膜をエッチングして形成
されるので、この開口窓の段差は小さくかつ形状は良好
である。したがって、この段差部での金属配線が断線す
ることはない。そして、シリコン窒化膜からなる第１の
絶縁被膜はシリコン酸化膜からなる第２の絶縁被膜で被
覆されているので、微細な金属配線を形成するためにド
ライエッチ技術を用いても、第１の絶縁被膜は除去され
ることはない。したがって、半導体基板の表面は、耐湿
性の優れた第１の絶縁被膜で被覆されているので、信頼
性の高いICを実現できる。
また、本発明の半導体集積回路装置の製造方法によれ
ば、第２の開口窓を形成する工程では、第２の絶縁被膜
とは選択比の高い第１の絶縁被膜を下地にすることがで
きるので、選択的にそれだけをエッチングできる。これ
によって、開口窓の形成が容易であり、ICの製造工程が
簡便化できる。
ば、第２の開口窓を形成する工程では、第２の絶縁被膜
とは選択比の高い第１の絶縁被膜を下地にすることがで
きるので、選択的にそれだけをエッチングできる。これ
によって、開口窓の形成が容易であり、ICの製造工程が
簡便化できる。
第１図は本発明の一実施例における半導体集積回路装置
の断面図、第２図は本発明の一実施例における半導体集
積回路装置の製造方法を示す工程断面図、第３図は本発
明の他の実施例における半導体集積回路装置の断面図、
第４図は従来の半導体集積回路装置の断面図、第５図は
従来の半導体集積回路装置の製造方法を示す工程断面図
である。 １……p-型半導体基板、３……N-型半導体層、６……絶
縁膜、12……金属配線、20……第１の開口窓、22……第
１の絶縁被膜、23……第２の絶縁被膜、24……第２の開
口窓。
の断面図、第２図は本発明の一実施例における半導体集
積回路装置の製造方法を示す工程断面図、第３図は本発
明の他の実施例における半導体集積回路装置の断面図、
第４図は従来の半導体集積回路装置の断面図、第５図は
従来の半導体集積回路装置の製造方法を示す工程断面図
である。 １……p-型半導体基板、３……N-型半導体層、６……絶
縁膜、12……金属配線、20……第１の開口窓、22……第
１の絶縁被膜、23……第２の絶縁被膜、24……第２の開
口窓。
Claims (8)
- 【請求項１】一方導電型の半導体層が一主面に形成され
た半導体基板と、前記基板上に設けられた少なくともシ
リコン酸化膜からなる絶縁膜と、前記絶縁膜の所定領域
に設けられた第１の開口窓と、前記絶縁膜上に設けられ
た少なくともシリコン窒化膜からなる第１の絶縁被膜
と、前記第１の絶縁被膜上に設けられた少なくともシリ
コン酸化膜からなる第２の絶縁被膜と、前記第１および
第２の絶縁被膜に設けられ、前記第１の開口窓を含む広
い所定領域に設けられた第２の開口窓と、前記基板上に
設けられ、前記第１の開口窓と接続した金属配線と、前
記半導体層に形成される能動素子とを備えたことを特徴
とする半導体集積回路装置。 - 【請求項２】半導体基板表面の前記半導体層に形成され
る能動素子はその一方導電型の半導体層をコレクタと
し、前記半導体層内に設けられた他方導電型の第１の拡
散層をベースとし、前記第１の拡散層に設けた一方導電
型の第２の拡散層をエミッタとし、前記第２の拡散層の
上部に設けた前記第１の開口窓をエミッタ窓とするバイ
ポーラトランジスタであることを特徴とする請求項１記
載の半導体集積回路装置。 - 【請求項３】半導体基板表面に形成された前記絶縁膜
は、熱酸化法で形成されたシリコン酸化膜であり、前記
第１の絶縁被膜は、CVD法で前記絶縁膜上に被覆形成さ
れシリコン窒化膜であり、前記第２の絶縁被膜は、CVD
法で前記第１の絶縁被膜に積層形成されたシリコン酸化
膜であることを特徴とする請求項１記載の半導体積回路
装置。 - 【請求項４】半導体基板上の他の所定領域の前記絶縁膜
に、前記第１の開口窓と同時の設けた第３の開口窓と、
前記第三の開口窓に被覆形成した第１の絶縁被覆と、前
記第３の開口窓上に設けた金属配線からなる金属一絶縁
膜一半導体型容量を備えたことを特徴とする請求項１記
載の半導体集積回路装置。 - 【請求項５】一方導電型の半導体層を一主面に有する半
導体基板に絶縁膜を形成する工程と、前記絶縁膜の上の
所定領域に第１の開口窓を形成する工程と、前記絶縁膜
上の所定領域に第１の開口窓を形成する工程と、前記絶
縁膜上に第１及び第２の絶縁被膜を順次積層形成する工
程と、前記第１の開口窓を含む所定領域に第２の開口窓
を、前記第２の絶縁被膜に形成する工程と、前記第２の
開口窓に露出した前記第１の絶縁被膜を除去する工程
と、前記第１の開口窓に接続する金属配線を形成する工
程とを含むことを特徴とする半導体集積回路装置の製造
方法。 - 【請求項６】半導体基板表面の一方導電型の前記半導体
層をコレクタとするバイポーラトランジスタの製造工程
であって、前記半導体層内にベースとなる他方導電型の
第１の拡散層を形成する工程と、前記第１の拡散層上に
エミッタ窓となる前記第１の開口窓を形成する工程と、
前記第１の各拡散層内で前記第１の開口窓下にエミッタ
となる一方導電型の第２の拡散層を形成することを特徴
とする請求項５記載の半導体集積回路装置の製造方法。 - 【請求項７】第１及び第２の開口窓を形成する工程にお
いて、緩衝フッ酸溶液による湿式エッチングを用い、前
記第１の絶縁膜を除去する工程において、熱リン酸溶液
による湿式エッチングを用いることを特徴とする請求項
５記載の半導体集積回路装置の製造方法。 - 【請求項８】半導体基板上の他の所定領域の絶縁膜に、
前記第１の開口窓と同時に第３の開口窓を形成する工程
と、前記第３の開口窓上に積層形成した前記第２の絶縁
被膜に、能動素子の他のコンタクト窓と同時に第４の開
口窓を形成する工程と、前記第４の開口窓に露出した前
記第１の絶縁被膜上に、他の素子と接続する金属配線を
形成する工程とを含むことを特徴とする請求項５記載の
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025765A JP2721726B2 (ja) | 1990-02-05 | 1990-02-05 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025765A JP2721726B2 (ja) | 1990-02-05 | 1990-02-05 | 半導体集積回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229457A JPH03229457A (ja) | 1991-10-11 |
| JP2721726B2 true JP2721726B2 (ja) | 1998-03-04 |
Family
ID=12174935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025765A Expired - Fee Related JP2721726B2 (ja) | 1990-02-05 | 1990-02-05 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721726B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49105489A (ja) * | 1973-02-07 | 1974-10-05 | ||
| US4577212A (en) * | 1984-06-29 | 1986-03-18 | International Business Machines Corporation | Structure for inhibiting forward bias beta degradation |
| JPS62166555A (ja) * | 1986-01-20 | 1987-07-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-02-05 JP JP2025765A patent/JP2721726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03229457A (ja) | 1991-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| KR100650459B1 (ko) | 광 반도체 집적 회로 장치의 제조 방법 | |
| US5604659A (en) | Microelectronic device with centered storage capacitor cavity sized less than feature size | |
| JPS58202560A (ja) | 半導体装置およびその製造方法 | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| US5913126A (en) | Methods of forming capacitors including expanded contact holes | |
| JP2721726B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US5691250A (en) | Method of forming a metal contact to a novel polysilicon contact extension | |
| JPH05190767A (ja) | 半導体装置 | |
| JP3336660B2 (ja) | 半導体装置の製造方法 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JPS6342164A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0669152A (ja) | 半導体装置およびその製造方法 | |
| JPH0575026A (ja) | 抵抗素子の製造方法 | |
| JP2574453B2 (ja) | 半導体装置の製造方法 | |
| JPH08181282A (ja) | 半導体装置製造方法 | |
| JP3079710B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JPS62112359A (ja) | 半導体装置の製造方法 | |
| JPS63283060A (ja) | 絶縁分離型半導体装置およびその製造方法 | |
| JPH0750769B2 (ja) | 半導体装置の製造方法 | |
| JPH05304253A (ja) | 半導体装置およびその製造方法 | |
| JPH05218298A (ja) | 半導体装置 | |
| JPS62257761A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |