KR101147314B1 - 트렌치를 이용한 수직 전극 구조, 및 그 제조 방법 - Google Patents

Abstract

트렌치를 이용한 수직 전극 구조, 및 그 제조 방법이 개시된다. 트렌치를 이용한 수직 전극 구조 형성 방법은 반도체 기판의 미리 설정된 영역에 트렌치를 형성하는 단계, 및 트렌치의 내부, 및 외부의 미리 설정된 영역에 각각 전극층을 형성하는 단계를 포함한다. 이와 같이, 트렌치를 이용하여 전극 구조의 수직화를 이룩함으로써, 빠른 공정 시간과 저렴한 공정 비용으로도 수백 nm 이하 크기의 전극 구조를 형성할 수 있게 된다.

Description

트렌치를 이용한 수직 전극 구조, 및 그 제조 방법{Vertical electrode structure using trench and method for fabricating the vertical electrode structure}

본 발명은 반도체 소자 구조에 관한 것으로서, 더욱 상세하게는 반도체 소자내의 전극 구조에 관한 것이다.

2009년 Biosensors and Bioelectronics지에 게재된 논문에서 전극 사이의 거리가 줄고 전극의 수가 많아지면 반응 감도가 커지는 것을 확인하였다. 물질의 커패시턴스는

로 정해지는데 전극의 수가 많아짐에 따라 전극 면적 A 가 증가하고 전극 사이의 거리, d가 줄어들면서 전체 커패시턴스 값이 증가하기 때문이다.

저항의 측면에서 보아도 전류가 흐를 수 있는 채널의 단면적이 증가하고 채널의 길이가 짧아짐으로써 저항의 값을 줄여주는 효과를 가져다 주어서 측정 전류의 크기가 커질 수 있다.

이런 효과를 얻기 위해 종래의 전극 기술에서는 다중 선형 전극(interdigitated electrode) 구조를 이용하기도 한다. 도 1은 다중 선형 전극(Interdigitated Electrodes)의 예를 도시한 도면이다.

다중 선형 구조를 만들기 위해 포토 리소그라피 공정이 필요하다. 포토 리소그라피는 자외선에 반응하는 감광제 물질에 자외선을 선택적으로 쬐어주어 변성이 일어나는 것을 이용한 리소그라피 기법이다. 시간이 매우 적게 걸리고 대면적 공정이 가능하므로 통상적인 반도체 공정에 많이 쓰이는 공정방법이다.

하지만 포토리소그라피의 해상도는 자외선의 파장에 의존하므로 수 um 크기의 구조 제작은 가능하지만 수백 nm 이하 크기의 구조 제작은 어렵다는 단점이 있다.

이러한 단점을 피하기 위해, 파장이 짧은 전자빔리소그라피 공정을 사용할 수도 있으나 공정 시간이 오래 걸리고 공정 비용이 비싼 단점이 있어 대면적 공정에 적합하지 않다.

본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 빠른 공정 시간과 저렴한 공정 비용으로도 수백 nm 이하 크기의 전극 구조, 및 이를 형성하는 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명에 따른 트렌치를 이용한 수직 전극 구조 형성 방법은 반도체 기판의 미리 설정된 영역에 트렌치를 형성하는 단계, 및 트렌치의 내부, 및 외부의 미리 설정된 영역에 각각 전극층을 형성하는 단계를 포함한다. 이와 같이, 트렌치를 이용하여 전극 구조의 수직화를 이룩함으로써, 빠른 공정 시간과 저렴한 공정 비용으로도 수백 nm 이하 크기의 전극 구조를 형성할 수 있게 된다.

전극층은 증착 공정을 이용하여 형성할 수 있다. 이 경우, 전극 증착 시간을 조절하여 전극 증착의 두께를 조절함으로써 전극의 거리를 용이하게 조절할 수 있게 된다.

증착 공정은 기판을 미리 설정된 방향으로 기울인 상태에서 수행할 수 있다. 기판을 트렌치 측벽 방향으로 기울이는 경우 전극 사이의 거리 조절을 더욱 용이하게 수행할 수 있게 되고, 트렌치 측벽과 나란한 방향으로 기울이는 경우 연성이 높은 금속을 증착하는 경우에도 의도치 않는 전극간의 단락을 방지할 수 있게 된다.

전극층은 절연층으로 서로 분리된 복수의 전극층으로 형성할 수 있다. 이 경우 수직 전극 구조를 더욱 다양한 형태로 구현할 수 있게 된다.

또한, 트렌치를 이용한 수직 전극 구조 형성 방법은 기판상에 미리 설정된 액상 물질을 도포하고 경화시키는 단계, 및 기판으로부터 전극층이 전사된 경화된 물질을 기판에서 분리하는 단계를 더 포함할 수 있다. 이때 , 상기 물질은 폴리다이메틸실록산(PDMS)일 수 있다. 이러한 구성에 의하면, PDMS와 같은 유연성을 가지는 기판에도 용이하게 수직 전극 구조를 형성할 수 있게 된다.

아울러, 상기 방법을 이용하여 제조된 수직 전극 구조가 개시된다.

본 발명에 의하면, 빠른 공정 시간과 저렴한 공정 비용으로도 수백 nm 이하 크기의 전극 구조를 형성할 수 있게 된다.

도 1은 다중 선형 전극(Interdigitated Electrodes)의 예를 도시한 도면.
도 2는 본 발명에 따른 트렌치를 이용한 수직 전극 구조 형성 방법의 일 실시예를 수행하기 위한 개략적인 흐름도.
도 3은 트렌치 구조의 예를 도시한 도면.
도 4는 복수의 전극층을 가지는 트렌치를 이용한 수직 전극 구조를 형성하기 위한 공정 순서도.
도 5는 좌우 기울기를 이용하여 전극 연장을 수행하는 공정 순서도.
도 6은 상하 기울기를 이용하여 전극 연장 수행하는 공정 순서도.
도 7은 유연성을 가지는 기판에 전극 패턴을 전사하는 공정의 순서도.
도 8은 다중 선형 전극 패턴을 이용한 전극 형성 공정의 순서도.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 2는 본 발명에 따른 트렌치를 이용한 수직 전극 구조 형성 방법의 일 실시예를 수행하기 위한 개략적인 흐름도이다.

도 2에서 먼저,반도체 기판의 미리 설정된 영역에 트렌치를 형성한다(S110). 여기서, 미리 설정된 영역은 반도체 설계자 등에 의해 트렌치 형성을 위해 미리 설정된 반도체 기판상의 영역을 의미한다.

배경 기술에서 언급한 바와 같은 종래 기술에서의 문제점은 전극의 배열이 기판 방향에 수평 방향이기 때문에 생겨나는 것으로서, 전극의 배열을 기판에 대해 수직 방향으로 설계하면 공정상의 어려움을 피할 수 있게 된다.

수직 전극을 만들기 위해 트렌치 구조를 이용할 수 있는데, 일반적인 트렌치의 구조는 도 3에 도시된 바와 같다. 도 3은 트렌치 구조의 예를 도시한 도면이다.

트렌치 구조는 기판에 대해 선택적인 비등방성 에칭 공정을 행함으로써 제작할 수 있다. 에칭은 물질을 선택적으로 노출시킨 후 노출된 물질에 반응성이 큰 기체나 용액을 이용하여 노출된 부분의 물질을 제거하는 공정이다. 에칭의 종류로는 물리적인 에칭과 화학적 에칭 그리고 이 둘을 합친 에칭이 있다.

트렌치 영역의 형성(S110) 이후, 트렌치의 내부, 및 외부의 미리 설정된 영역에 각각 전극층을 형성한다. 여기서의 미리 설정된 영역 또한, 반도체 설계자 등에 의해 전극층을 위해 미리 설정된 영역을 의미한다.

이때, 전극층은 절연층으로 서로 분리된 복수의 전극층으로 형성할 수 있다. 이 경우 수직 전극 구조를 더욱 다양한 형태로 구현할 수 있게 된다. 도 4는 복수의 전극층을 가지는 트렌치를 이용한 수직 전극 구조를 형성하기 위한 공정 순서도이다.

또한 도 4에서는, 전극층의 형성은 증착 공정을 이용하여 형성된 것을 확인할 수 있다. 이와 같이 전극층을 증착 공정을 이용하여 형성하는 경우, 전극 증착 시간을 조절하여 전극 증착의 두께를 조절함으로써 전극 상이의 거리를 용이하게 조절할 수 있는 장점이 있다.

증착 공정은 기판을 미리 설정된 방향으로 기울인 상태에서 수행할 수 있다. 기판을 트렌치 측벽 방향으로 기울이는 경우 전극 사이의 거리 조절을 더욱 용이하게 수행할 수 있게 되고, 트렌치 측벽과 나란한 방향으로 기울이는 경우 연성이 높은 금속을 증착하는 경우에도 의도치 않는 전극간의 단락을 방지할 수 있게 된다.

도 5는 좌우 기울기를 이용하여 전극 연장을 수행하는 공정 순서도이고, 도 6은 상하 기울기를 이용하여 전극 연장 수행하는 공정 순서도이다. 도 5와 도 6에서는 각각 기판을 좌우 또는 상하로 기울인 후 전극 증착을 수행하여 전극 사이의 거리 조정을 더욱 효과적으로 수행하는 예가 도시되어 있다.

본 실시예에서는 전극층 형성을 위해, 트렌치 형성(S110) 이후 기판을 기울이고(S120) 전극층을 증착한다(S130).

이와 같이, 트렌치를 이용하여 전극 구조의 수직화를 이룩함으로써, 빠른 공정 시간과 저렴한 공정 비용으로도 수백 nm 이하 크기의 전극 구조를 형성할 수 있게 된다.

전극층의 형성 이후, 본 실시예에서는 기판상에 미리 설정된 액상 물질을 도포하고 경화시키고(S140), 기판으로부터 전극층이 전사된 경화된 물질을 기판에서 분리한다(S150). 이때 미리 설정된 물질은 반도체 설계자나 제조자 등이 미리 설정한 물질로서, 일반적으로 폴리다이메틸실록산(PDMS)일 것이다. 이러한 구성에 의하면, PDMS와 같은 유연성을 가지는 기판에도 용이하게 수직 전극 구조를 형성할 수 있게 된다.

도 7은 유연성을 가지는 기판에 전극 패턴을 전사하는 공정의 순서도이다. 일반적인 실리콘 기반의 기판은 금과의 접착성이 좋지 않으므로 PDMS와 같이 유연성을 가진 물질을 형성된 전극 위에 부어주고 굳혔을 때, 도 8에서와 같이, 전극 패턴이 PDMS 에 전사된다.

이하, 상기 실시예를 구체적인 예와 함께 보다 자세히 설명한다.

본 발명은 선택적 에칭을 이용하여 제작한 트렌치 구조를 전극 제작에 적용한 것으로, 에칭 공정과 그림자 지는 증착 공정을 이용하여 증착 두께에 따라 전극 간격을 조절함으로써, 좁은 간격을 갖는 전극을 쉽게 대량 생산할 수 있도록 하기 위한 것이다.

배경 기술에서 밝힌 바와 같이 수평 전극을 이용하여 전극 간의 거리를 수백 nm 크기 이하로 좁히기 위해서는 전자빔 리소그라피와 같은 정밀한 기술이 필요하고 많은 시간이 필요하다. 대면적 생산을 하기에 적합하지 않으며 공정 비용이 비싸다는 문제점도 있다. 또한 미세 전극을 유지하면서 여러 개의 전극을 가지는 다중 선형 전극을 만드는 것은 고난도의 기술을 요하는 공정이다.

이러한 문제점을 해결하기 위해 본 발명에서는, 선택적 비등방성 에칭을 이용하여 수직 전극 구조를 이용한다. 이를 통해 일반적인 실리콘 기반의 전극을 형성함은 물론 PDMS 와 같은 유연성을 가진 물질을 이용한 기판에도 전극을 형성할 수 있게 된다.

이와 같이, 트렌치 구조를 적용한 본 발명에서의 수직 전극 구조는 대면적 공정에 적합한 수백nm 이하 크기의 전극 간격 제작을 가능하게 한다. 트렌치 구조를 깊게 만든 후 트렌치 구조 안팎에 금속을 증착시켜 수직으로 전극을 분리시킴으로써 전극 사이의 거리를 전극의 증착 두께로 조절할 수 있다. 통상적으로 증착 속도는 10^-10 m 수준으로 제어 가능하다.

증착 공정이나 에칭 공정은 웨이퍼 단위로 공정이 가능하므로 공정 속도가 빠르고 대면적 공정에 적합하다. 또한 에칭된 웨이퍼를 기울여서 금속을 증착함으로써 연성이 큰 금속을 이용하여서도 구조 제작이 가능하고 이미 제작된 전극에 새로이 전극을 추가하는 것도 가능하게 한다.

또한, PDMS 와 같은 유연성을 가진 기판을 위와 같이 형성된 전극 위에 도포하였다가 떼어내는 과정을 통해 유연성 있는 기판에서도 미세 전극을 용이하게 얻을 수 있다.

또한, 선택적 에칭을 이용한 수직 전극 구조를 만듬으로써 쉽게 좁은 간격을 갖는 다양한 형태의 전극을 얻을 수 있다. 전기적 신호를 받을 수 있는 전극의 면적을 늘리고 전극 사이의 거리를 줄여줌으로써 측정 전류나 커패시턴스 값을 크게 만들 수 있어 전기적인 신호를 크게 할 수 있다. 전극이 수직으로 떨어져 있고 수평면상에서는 떨어져 있지 않으므로 소자의 크기를 줄여주어 집적화에 기여할 수 있는 효과를 기대할 수 있다.

또한, 특히 미리 형성된 다중 선형 전극(interdigitated) 패턴을 이용하여 전극을 형성하는 경우 3단자 배선을 만들 수 있으며, 상하 기울기를 이용하여 전극을 형성할 경우 전극 사이의 거리를 쉽게 제어할 수 있게 된다.

또한, 본 발명의 기술에 쓰이는 공정인 에칭 공정과 증착 공정이 모두 반도체 공정에서 많이 쓰이고 있는 공정이므로 본 발명은 반도체 대면적 공정에 적용 가능한 장점을 가지고 있다. 그리고 일반적인 실리콘 기반의 기판뿐 아니라 전사를 통해 유연함을 가진 기판의 전극 형성에도 적용할 수 있다.

본 발명에서는 먼저, 기판에 포토리소그라피 공정을 이용하여 감광제를 패턴하고, 감광제를 마스크로 삼아 기판에 알맞은 에칭 공정을 통해 기판을 에칭한다. 이때 에칭 깊이는 증착할 금속의 두께에 따라 결정한다.

이어서, 남아 있는 감광제를 제거한 후 금속을 증착하여 기판 윗부분과 기판의 에칭된 부분에 금속을 위치시킨다(도 4 참조). 이때, 에칭 깊이보다 작은 두께로 금속을 증착하면 분리된 금속을 얻을 수 있다.

또한, 기판의 한 변을 기울여서 증착을 하면 의도적으로 전극을 연장할 수 있어 한쪽 전극만 준비된 다중 선형(interdigitated) 전극의 전극 사이로 원래 있던 전극과 닿지 않으면서 전극 사이 거리가 매우 짧은 새로운 전극을 만들 수 있으며(도 5 참조), 기판을 다중 선형 전극의 발 방향과 수직으로 기울여 전극 사이 간격을 바꿀 수 있다(도 6 참조).

또한, 미리 다중 선형 전극을 양쪽을 형성한 경우 전극 사이에 새로운 전극을 만들어 3단자 배선을 만들 수 있다(도 8 참조). 도 8은 다중 선형 전극 패턴을 이용한 전극 형성 공정의 순서도이다. 도 8에서 다중 선형 전극을 이용하여 형성된 3단자 배선을 확인할 수 있다.

또한, 위와 같이 형성된 전극 패턴 위에 PDMS 와 같이 유연성을 가지는 물질을 부어준 뒤 굳혀주면 금과 실리콘 기판의 기판 사이의 상대적으로 약한 접착력으로 인해 PDMS 위에 전극패턴이 전사된다(도 7 참조).

본 발명이 비록 일부 바람직한 실시예에 의해 설명되었지만, 본 발명의 범위는 이에 의해 제한되어서는 아니 되고, 특허청구범위에 의해 뒷받침되는 상기 실시예의 변형이나 개량에도 미쳐야 할 것이다.

Claims (9)

1. 반도체 기판의 미리 설정된 영역에 트렌치를 형성하는 단계; 및
   상기 트렌치가 형성된 기판상에 전극층을 형성하는 단계를 포함하는 트렌치를 이용한 수직 전극 구조 형성 방법으로서,
   상기 트렌치 내부에 형성되는 전극층의 상부를 상기 트렌치 외부의 기판면보다 낮게 형성하는 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조 형성 방법.
2. 제 1항에 있어서,
   상기 전극층은 증착 공정을 이용하여 형성하는 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조 형성 방법.
3. 제 2항에 있어서,
   상기 증착 공정은 상기 기판을 미리 설정된 방향으로 기울인 상태에서 수행하는 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조 형성 방법.
4. 제 1항에 있어서,
   상기 전극층은 절연층으로 서로 분리된 복수의 전극층으로 형성하는 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조 형성 방법.
5. 제 1항에 있어서,
   상기 기판상에 미리 설정된 액상 물질을 도포하고 경화시키는 단계; 및
   상기 기판으로부터 상기 전극층이 전사된 상기 경화된 물질을 상기 기판에서 분리하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 구조를 이용한 수직 전극 구조 형성 방법.
6. 제 5항에 있어서,
   상기 물질은 폴리다이메틸실록산(PDMS)인 것을 특징으로 하는 트렌치 구조를 이용한 수직 전극 구조 형성 방법.
7. 반도체 기판의 미리 설정된 영역에 형성된 트렌치; 및
   상기 트렌치가 형성된 기판상에 형성된 전극층을 포함하는 트렌치를 이용한 수직 전극 구조로서,
   상기 트렌치 내부에 형성되는 전극층의 상부가 상기 트렌치 외부의 기판면보다 낮게 형성된 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조.
8. 제 7항에 있어서,
   상기 전극층은 상기 트렌치의 측벽에 대해 미리 설정된 각도만큼 기울어지도록 형성된 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조.
9. 제 7항에 있어서,
   상기 전극층은 절연층으로 서로 분리된 복수의 전극층으로 형성된 것을 특징으로 하는 트렌치를 이용한 수직 전극 구조.

Images