CN1655356A - 集成电路器件及其制造方法 - Google Patents

Abstract

在半导体集成电路器件的温度传感器部分中，形成多层布线结构的最上布线层的布线。在布线的两个之间以覆盖两个布线的方式提供氧化钒的片状温度监视元件。因此，温度监视元件通过最上布线层的两个过孔和两个布线连接在多层布线结构的下面的布线层的两个布线之间。

Description

集成电路器件及其制造方法

技术领域

本发明涉及具有内置的单片温度传感器的集成电路器件及其制造方法。更具体的，本发明涉及具有在半导体工艺中制造的温度传感器的半导体集成电路器件。

背景技术

最近，为了防止在集成电路器件中的器件的热击穿以及使在集成电路提供的那些器件中的诸如晶振等具有温度依赖特性的器件稳定工作，监视集成电路器件的工作温度的需求不断增加。

在这方面，例如，日本专利未决公开No.Hei 01-302849公开了一种保护半导体集成电路器件中的LSI(大规模集成电路)不会由于温度上升而热击穿的技术，该技术在LSI的同一个衬底上提供温度传感器，当由温度传感器检测到的温度超过预定值时，确定LSI处于不正常过热的状态，然后关闭LSI。

例如，在日本专利未决公开No.Hei 09-229778中提出了使用寄生pn结二极管作为该温度传感器的技术。图1示出了具有在日本专利未决公开No.Hei 09-229778中介绍的温度传感器的常规半导体集成电路器件的剖面图，图2示出了图1所示的半导体集成电路器件的温度传感器部分的等效电路图。

如图1所示，常规半导体集成电路器件21包括P型硅衬底PSub和在P型硅衬底PSub上形成的多层布线结构M21。多层布线结构M21是多个布线层和多个绝缘层交替叠置的层叠结构。半导体集成电路器件21具有在P型硅衬底PSub的上表面和多层布线结构M21的预定区域上形成的逻辑电路部分2以及在P型硅衬底PSub的上表面和没有形成逻辑电路部分2的多层布线结构M21的区域上形成的温度传感器部分23。

例如，在逻辑电路部分2中提供CMOS(互补金属氧化物半导体)电路4。在CMOS电路4中，在P型硅衬底PSub的上表面以彼此相邻的方式形成N阱NW1和P阱PW1。在N阱NW1的上表面彼此分开地形成作为源极/漏极区的两个p⁺扩散区P1和P2。在P阱PW1的上表面彼此分开地形成作为源极/漏极区的两个n⁺扩散区N1和N2。沟道区5在N阱NW1中的p⁺扩散区P1和P2之间，沟道区6在P阱PW1中的n⁺扩散区N1和N2之间。

在包括直接与沟道区5和6重叠的区域的多层布线结构M21中的区域提供栅极绝缘层(未示出)，在直接与沟道区5和6重叠的区域分别提供例如多晶硅的栅极电极G1和G2。栅极电极G1和G2共同连接到栅极端Vg。沟道区5、作为源极/漏极区的p⁺扩散区P1和P2、栅极绝缘层和栅极电极G1形成P型MOS晶体管。沟道区6、作为源极/漏极区的n⁺扩散区N1和N2、栅极绝缘层和栅极电极G2形成N型MOS晶体管。

在多层布线结构M21中，在p⁺扩散区P1上以连接到p⁺扩散区P1的方式提供过孔V1，在过孔V1上以连接到过孔V1的方式提供布线W1。在布线W1上以连接到布线W1的方式提供过孔V2，以及在过孔V2上以连接到过孔V2的方式提供电源电位布线Vcc。因此，p⁺扩散区P1通过过孔V1、布线W1和过孔V2连接到电源电位布线Vcc。

在多层布线结构M21中，在p⁺扩散区P2上以连接到p⁺扩散区P2的方式提供过孔V3，在n⁺扩散区N1上以连接到n⁺扩散区N1的方式提供过孔V4。在过孔V3和V4上以连接到过孔V3和V4的方式提供布线W2。在布线W2上以连接到布线W2的方式提供过孔V5，并且在过孔V5上以连接到过孔V5的方式提供布线W3。因此，p⁺扩散区P2和n⁺扩散区N1通过过孔V3和V4、布线W2以及过孔V5连接到布线W3。

此外，在多层布线结构M21中，在n⁺扩散区N2上以连接到n⁺扩散区N2的方式提供过孔V6，在过孔V6上以连接到过孔V6的方式提供布线W4。在布线W4上以连接到布线W4的方式提供过孔V7，并且在过孔V7上以连接到过孔V7的方式提供地电位布线GND。因此，n⁺扩散区N2通过过孔V6、布线W4和过孔V7连接到地电位布线GND。

在P型硅衬底PSub的上表面除形成N阱NW1和P阱PW1的区域之外的区域形成p⁺扩散区P3。在多层布线结构M21中，在p⁺扩散区P3上按从下到上的顺序提供过孔V8、布线W5、过孔V9和地电位布线GND，并且p⁺扩散区P3通过过孔V8、布线W5和过孔V9连接到地电位布线GND。

在温度传感器部分23中，在P型硅衬底PSub的上表面形成N阱NW2，在N阱NW2的上表面彼此分开形成p⁺扩散区P21和n⁺扩散区N21。在多层布线结构M21中，在p⁺扩散区P21上按从下到上的顺序提供过孔V21、布线W21、过孔V22和地电位布线GND，并且p⁺扩散区P21通过过孔V21、布线W21和过孔V22连接到地电位布线GND。

在多层布线结构M21中，在n⁺扩散区N21上以连接到n⁺扩散区N21的方式提供过孔V23，在过孔V23上提供布线W22。布线W22一端连接到过孔23，并连接到输出端Vout 21。在布线W22下面以连接到布线W22的另一端的方式提供过孔V24，并且在过孔V24的下面提供例如多晶硅的电阻R。电阻R为片状，其一端连接到过孔V24。电阻R与CMOS电路4的栅极电极G1和G2同时形成，并且与栅极电极G1和G2的同一层中在同一水平。

在电阻R上以连接到电阻R的另一端的方式提供过孔V25。按从下到上的顺序在过孔V25上提供过布线W23、过孔V26和电源电位布线Vcc，并且电阻R通过过孔V25、布线W23和过孔V26连接到电源电位布线Vcc。

因此，高于加到p⁺扩散区P21的电位的电位加到N阱NW2。由此，在p⁺扩散区P21与N阱NW2之间形成正向pn结，从而形成寄生pn结二极管D。

在多层布线结构M21中，在第一绝缘层中提供过孔V1、V3、V4、V6、V8、V21和V23，在第一绝缘层中在同一水平还提供栅极电极G1和G2以及电阻R。在第一绝缘层上提供的第一布线层中在同一水平处提供布线W1、W2、W4、W5、W21、W22和W23，并且在第一布线层上提供的第二绝缘层中提供过孔V2、V5、V7、V9、V22和V26。此外，在第二绝缘层上提供的第二布线层中在同一水平处提供单独的地电位布线GND、单独的电源电位布线Vcc和布线W3。除了各个过孔、各个布线、栅极电极G1和G2和电阻R，以及层叠在第二绝缘层上的层之外的多层布线结构M21的这些部分被埋在绝缘材料7中。

在半导体集成电路器件21的温度传感器部分23中，如图2所示，按从电源电位布线Vcc到地电位布线GND的顺序串联连接电阻R和寄生pn结二极管D，输出端Vout 21连接到电阻R和寄生pn结二极管D之间的节点。寄生pn结二极管D以正向方向连接。

对于该结构，如图1所示，当半导体集成电路器件21的温度改变时，寄生pn结二极管D的特性改变，使输出端Vout 21的电位改变。通过检测输出端Vout 21的电位可以测量半导体集成电路器件21的温度。由于通过使用MOS晶体管的器件结构可以在半导体集成电路器件21中形成寄生pn结二极管D，所以可以不改变常规MOS工艺而形成温度传感器部分23。

但是，现有技术存在以下问题。根据图1和2中所示的现有技术，由于寄生pn结二极管D的温度系数大约为0.002/K，所以不能得到足够的SNR(信噪比)。

发明内容

本发明的目的是提供一种具有能够提供足够的SNR的温度传感器的集成电路器件及其制造方法。

根据本发明第一方面的集成电路器件包括：衬底；在衬底上提供的多层布线结构，多层布线结构具有多个布线层，每一个布线层具有布线和绝缘层；以及由金属氧化物制成的并且与多层布线结构的最上布线层的两个布线接触，从而连接在两个布线之间的温度监视元件。

根据本发明，温度监视元件连接在多层布线结构的最上布线层的两个布线之间。由于形成温度监视元件的金属氧化物的电阻率随温度改变，所以通过测量布线之间的电阻可以测量温度。由于金属氧化物的电阻率的温度系数更高，并且比pn结的电阻率的温度系数更稳定，所以可以实现具有更高SNR的温度测量。因为温度监视元件直接连接在多层布线结构的最上布线层的两个布线上，所以制造工艺简单。

温度监视元件可以具有片的形状，并且可以以覆盖两个布线的每一个的至少一部分的方式提供，并且在除多层布线结构的最上布线层的两个布线之外的其它布线上不提供温度监视元件的金属氧化物。这可以确保除两个布线之外的布线的微制造。

温度监视元件可以具有片的形状，并且可以以覆盖两个布线的每一个的至少一部分的方式提供，并且在多层布线结构的最上布线层的其它布线上也提供温度监视元件的金属氧化物。这有利于金属氧化物层的蚀刻。

金属氧化物可以是钒氧化物(VO_x)，布线可以由从Al、Ti、Cu、Ta和W构成的组中选择的一种金属、或者金属的合金、或者含有在组中的至少两种金属的合金构成。

根据本发明的第二方面，提供具有衬底和在衬底上提供的多层布线结构的集成电路器件的制造方法。多层布线结构具有多个布线层，每个布线层具有布线和绝缘层。制造方法包括以下步骤：形成在衬底上的多层布线结构的除最上布线层之外的多个布线层；形成多层布线结构的最上布线层的布线；以及以接触最上布线层的布线中的两个布线并连接在这两个布线之间的方式形成金属氧化物的温度监视元件。

因为温度监视元件以与多层布线结构的最上布线层的两个布线接触的方式形成，所以不需要形成用来将温度监视元件连接到两个布线的栓塞等，从而简化集成电路器件的制造工艺。

优选的是温度监视元件的形成包括以下步骤：在最上布线层下面的多层布线结构的布线层上淀积金属氧化物层；以及通过选择性的蚀刻金属氧化物层来构图金属氧化物层，从而形成连接最上布线层的两个布线的温度监视元件。

在构图金属氧化物层时，从除最上布线层的两个布线之外的布线上的区域去掉金属氧化物层。在这种情况下，优选的是用含氟的气体作为蚀刻气体进行干蚀刻。这可以实现布线的高蚀刻比。

或者，在构图金属氧化物层时，以覆盖除两个布线之外的布线的方式保留金属氧化物层。由此，在蚀刻时不暴露出布线，从而减少对蚀刻条件的限制。

根据本发明，金属氧化物的温度监视元件的提供可以实现具有高SNR的温度传感器的集成电路器件。另外，由于以与多层布线结构的最上布线层的两个布线直接接触的方式形成温度监视元件，所以可以简化集成电路器件的制造工艺。

附图说明

图1示出了具有温度传感器的常规半导体集成电路器件的剖面图；

图2示出了图1所示半导体集成电路器件的温度传感器部分的等效电路图；

图3示出了根据本发明第一实施例的半导体集成电路器件的剖面图；

图4示出了图3所示半导体集成电路器件的温度传感器部分的等效电路图；

图5示出了根据本发明第二实施例的半导体集成电路器件的剖面图；

图6示出了根据本发明第三实施例的半导体集成电路器件的剖面图；

图7示出了根据本发明第四实施例的半导体集成电路器件的制造方法的剖面图；

图8示出了根据第四实施例的半导体集成电路器件的制造方法的剖面图，并且示出了图7所示步骤的下一个步骤；

图9示出了根据第四实施例的半导体集成电路器件的制造方法的剖面图，并且示出了图8所示步骤的下一个步骤；以及

图10示出了根据本发明第五实施例的半导体集成电路器件的制造方法的剖面图。

具体实施方式

下面参考附图详细介绍本发明的优选实施例。首先，讨论本发明的第一实施例。图3示出了根据本发明第一实施例的半导体集成电路器件的剖面图，以及图4示出了图3所示半导体集成电路器件的温度传感器部分的等效电路图。在单个硅芯片上形成根据本实施例的半导体集成电路器件。如图3所示，根据本实施例的半导体集成电路器件1具有逻辑电路部分2和温度传感器部分3，并且在除了逻辑电路部分2和温度传感器部分3的区域的一部分提供将半导体集成电路器件1的内部电路连接到外部器件的外部焊盘20。下面将介绍整个半导体集成电路器件1公共结构。

半导体集成电路器件1具有P型硅衬底PSub，其上提供多层布线结构M1。例如，多层布线结构M1是从衬底侧依次叠置三个布线层L1到L3的叠层。每个布线层具有多个布线、多个过孔以及埋置布线和过孔的绝缘膜。在布线层L2提供例如铝(Al)的布线W11，在布线W11上提供例如钨(W)的过孔V11作为栓塞。布线W11和过孔V11构成布线层L2。在布线层L3提供例如的Al布线W12。布线W12构成布线层L3。布线层L3为多层布线结构M1的最上布线层。并且，布线W12为多层布线结构M1的最上布线。布线W11、过孔V11和布线W12按指定的顺序串联连接。在布线层L1提供将布线W12连接到形成在P型硅衬底PSub的上表面的扩散区(未示出)的过孔(未示出)。除了布线和过孔的多层布线结构M1的部分用例如二氧化硅的绝缘材料7掩埋。

现在介绍半导体集成电路器件1的各部分的结构。在温度传感器部分3中，如上所述，分别在多层布线结构M1的布线层L2和L3提供至少两个布线W11和两个布线W12，并且在布线W11和W12之间提供过孔V11。由此，在多层布线结构M1中提供每个都具有按指定的顺序串联连接的布线W11、过孔V11和布线W12的两组导电结构。在布线层L3以覆盖两个布线W12的上和侧表面的方式提供氧化钒的温度监视元件10。温度监视元件10直接接触两个布线W12，从而温度监视元件10连接在两个布线W12之间。

例如，温度监视元件10的形状在平面图中为正方形薄片，并且正方形的一个边的长度为，例如，10到20μm，厚度为，例如，0.1到0.2μm。氧化钒的稳定的化合物为例如VO₂和V₂O₅等，氧化钒的化学分子式VO_x中的约为“2”。当温度为25℃时，在硅晶片上氧化钒的体电阻率为例如0.01到10(Ω·cm)，温度系数约为-0.02到-0.03(/K)。温度监视元件10的电阻为例如几百Ω，如300Ω。

由于以上述方式构成温度传感器部分3，两个布线W11中的一个通过一个过孔V11和一个布线W12连接到温度监视元件10的一端，同时两个布线W11中的另一个通过另一个过孔V11和另一个布线W12连接到温度监视元件10的另一端。即，温度监视元件10连接在两个布线W11之间。

例如，布线W11中的一个连接到地电位布线GND(参看图4)，而另一个布线W11通过电阻R(参看图4)连接到电源电位布线Vcc(参看图4)，并且输出端Vout1(参看图4)连接到温度监视元件10与电阻R之间的节点。例如，在多层布线结构M1中电阻R的结构和布局位置与图1所示的常规半导体集成电路器件21的电阻R相同。即，例如，在本实施例中的电阻R由例如多晶硅膜形成，其电阻值设置为例如几乎等于温度监视元件10的电阻，并且为例如几百Ω，如300Ω。

类似于常规半导体集成电路器件21的逻辑电路部分2(参看图1)，逻辑电路部分2进行处理，例如，算术运算和存储，并具有例如CMOS电路的器件。逻辑电路部分包括对温度传感器部分3的测量结果进行数据处理的电路。在图3中的逻辑电路部分2中仅显示出了布线W11和W12以及过孔V11，并且省略了其它结构元件的图示，以简化附图。

在除逻辑电路部分2和温度传感器部分3的半导体集成电路器件1的部分区域的多层布线结构M1的布线层L3的绝缘层中形成开口19。在开口19的底部提供外部焊盘20。例如，外部焊盘20由Al形成，并且通过构图用作布线W12的同一个Al层形成。因此，距P型硅衬底Psub的外部焊盘20的高度和焊盘20的厚度与布线W12的相同。如上所述，外部焊盘20用来将半导体集成电路器件1连接到外部器件。在除温度传感器部分3之外的半导体集成电路器件1的区域，即，在逻辑电路部分2，在布线W12上不形成氧化钒层。同样，在与布线W12同一层中形成的外部焊盘20上也不形成氧化钒层。

由于根据本实施例的半导体集成电路器件1以上述方式构成，所以在图4所示的温度传感器部分3中形成具有按从电源电位布线Vcc到地电位布线GND的指定顺序串联连接的电阻R和温度监视元件10的电路。输出端Vout1连接到电阻R与温度监视元件10之间的节点。

下面讨论根据具有上述结构的本实施例的半导体集成电路器件1的操作。当地电位加到地电位布线GND，并且电源电位加到电源电位布线Vcc时，如图4所示，输出端Vout1的电位取地电位与电源电位之间的值，该值由温度监视元件10的电阻值与电阻R的电阻值确定。当由于外部温度上升或由于逻辑电路部分被驱动而产生的热引起半导体集成电路器件1的温度上升时，温度监视元件10的温度也上升，从而其电阻减小。由于此时形成温度监视元件10的氧化钒的电阻率的温度系数大约为-0.02到-0.03，所以当温度上升1℃时，电阻大约减小2到3％。然后，通过检测输出端Vout1的电位测量半导体集成电路器件1的温度。

下面讨论本实施例的效果。由于氧化钒的电阻率的温度系数的绝对值大约为0.02到0.03，大于寄生pn结二极管的电阻率的温度系数的绝对值0.002，所以在测量温度时可以得到高SNR。由于氧化钒是化学稳定的，所以可以改善温度传感器部分3的可靠性。这导致半导体集成电路器件1的可靠性的提高。由于在本实施例中没有在布线W12和在除温度传感器部分3之外的其它区域形成的外部焊盘20上形成氧化钒层，所以在除温度传感器部分3之外的其它区域可以使布线W12之间的间隔非常窄。

虽然实施例的上述介绍以Al形成的布线W11和W12为例子进行了介绍，但是本发明并不限于这种模式，而是布线W11和W12可以由例如Al合金、或者钛(Ti)、铜(Cu)、钽(Ta)和W中的任一个、或者这些金属中的任一个的合金形成，或者可以由具有叠置的这些金属或合金层的多层膜形成，例如，布线W11和W12可以由TiN层、AlCu合金层和TiN层构成的三层膜形成。

在形成半导体集成电路器件1的芯片的一个位置形成温度传感器部分3，或者在芯片的多个位置分别形成温度传感器部分3。例如，可以在芯片的中央部分和四个角，即总共五个位置，形成温度传感器部分3。由于分别在多个位置提供温度传感器部分3，并且计算各个温度传感器部分3的测量平均值，所以可以进一步改善温度测量的精度。

下面讨论本发明的第二实施例。图5示出了根据本实施例的半导体集成电路器件的剖面图。如图5所示，在本实施例中，还在除温度传感器部分3之外的半导体集成电路器件6，即，逻辑电路部分2的区域以覆盖布线W12的上和侧表面的方式提供氧化钒层8。外部焊盘20的外围的上和侧表面同样用氧化钒层8覆盖。

以穿透氧化钒层8并到达外部焊盘20的方式形成开口19。因此，外部焊盘20的顶部中央部分没有覆盖氧化钒层8，并且在开口19的底部露出。在与温度监视元件10相同水平处并具有相同的厚度提供氧化钒层8。本实施例的其它结构与第一实施例的相同。

下面讨论本发明的第三实施例。图6示出了根据本实施例的半导体集成电路器件的剖面图。如图6所示，在本实施例中，在半导体集成电路器件9中的布线层L3以覆盖布线W12的方式提供绝缘层11。在直接位于温度传感器部分3中的布线W12上方的绝缘层11的一部分区域处形成过孔12。温度监视元件10的一部分埋置在过孔12中。因此，温度监视元件10在过孔12中连接到布线W12。

以穿透绝缘层11并到达外部焊盘20的方式形成开口19。因此，外部焊盘20的顶部中央部分没有覆盖绝缘层11，并且在开口19的底部露出。本实施例的其它结构与第一实施例的相同。

下面讨论第四实施例。本实施例涉及根据第一实施例的半导体集成电路器件的制造方法。图7到图9一步一步地示出了根据本实施例的半导体集成电路器件的制造方法的剖面图。

首先，如图7所示，在P型硅衬底PSub的上表面的预定区域形成扩散区(未示出)，然后在P型硅衬底PSub上形成布线层L1。在布线层L1形成连接到扩散区和MOS晶体管的栅极电极(未示出)等的过孔(未示出)。

接着，在布线层L1上形成例如Al的布线W11，用绝缘材料7掩埋布线W11，并且，以连接到布线W11的方式形成例如W的过孔V11。这形成了布线层L2。接着，在布线层L2上形成例如Al的布线W12和外部焊盘20。在不包括逻辑电路部分2和温度传感器部分3的半导体集成电路器件1的区域形成外部焊盘20。

接着，如图8所示，在布线层L2的整个表面上以覆盖布线W12和外部焊盘20的方式淀积氧化钒的氧化钒层8。通过用钒作为靶，在含氧气氛中进行的反应溅射淀积氧化钒，然后由加热处理通过氧化钒的还原过程形成氧化钒层8。例如，氧化钒层8的厚度为0.1到0.2μm。此时，氧化钒层8直接淀积在布线W12上。

然后，如图9所示，在氧化钒层8上以覆盖温度传感器部分3的预定区域的方式形成抗蚀剂13。预定区域是在后续步骤中保留用来提供温度监视元件10的区域(参看图3)，并且是具有例如10到20μm的边并包括两个布线W12的一部分的正方形区。用抗蚀剂13作为掩模，进行干蚀刻。在这种情况下，选定的蚀刻条件为选择性蚀刻氧化钒，同时几乎不蚀刻Al。例如，使用诸如CF₄气体或SF₆气体的含氟的蚀刻气体进行蚀刻。然后，去掉抗蚀剂13。

由此，用抗蚀剂13覆盖的区域留下氧化钒层8(参看图9)，而去掉其它区域的。结果，选择性的去掉氧化钒层8，并在温度传感器部分3中构图形成温度监视元件10。

接着，用绝缘材料7掩埋温度监视元件10、布线W12和外部焊盘20。然后，在直接位于外部焊盘20上方的绝缘材料7的层的区域的一部分中以到达外部焊盘20的方式形成开口19。由此，形成布线层L3，并形成多层布线结构M1。因此，制备了根据第一实施例的半导体集成电路器件1。

根据本实施例，在作为多层布线结构M1的最上布线层的布线层L3中以直接接触布线W12的方式形成温度监视元件10。因此，不需要形成连接温度监视元件10与布线W12的栓塞，并且不需要形成用于在多层布线结构M1布置温度监视元件10的特殊层。这允许在简单的工艺中制造具有温度传感器部分3的半导体集成电路器件1。

根据本实施例，由于在作为多层布线结构M1的最上布线层的布线层L3的布线W12上提供温度监视元件10，所以可以在常规制造工艺中形成从P型硅衬底PSub直到布线W12的半导体集成电路器件1的元件。这可以抑制由于提供温度监视元件10引起的制造成本的增加。另外，从P型硅衬底PSub到布线W12的部分没有受到氧化钒的污染，从而防止制造该部分的半导体制造设备的污染。

下面讨论本发明的第五实施例。本实施例涉及根据第二实施例的半导体集成电路器件的制造方法。图10示出了根据本实施例的半导体集成电路器件的制造方法的剖面图。

首先，如图7和8所示，在P型硅衬底PSub上形成布线层L1和L2，在布线层L2上形成布线W12，并且通过与第四实施例类似的方法以覆盖布线W12的方式淀积氧化钒层8。

接着，如图10所示，在氧化钒层8上形成抗蚀剂14。以覆盖下述区域的方式形成抗蚀剂14，这些区域是包括保留用来提供温度监视元件10的区域(参看图5)的温度传感器部分3的区域以及在除温度传感器部分3之外的半导体集成电路器件1的区域的直接位于布线W12和外部焊盘20上方的区域。用抗蚀剂14作为掩模，进行氧化钒层8的干蚀刻。此时的蚀刻条件没有特殊限制，而是可以选定的蚀刻条件为只要能够选择性蚀刻氧化钒而几乎不蚀刻Al的任何条件。由此，从除覆盖抗蚀剂14的区域之外选择性的去掉氧化钒层8，并构图。由此，在温度传感器部分3中形成温度监视元件10。甚至在除温度传感器部分3之外的其它区域中也以覆盖布线W12和外部焊盘20的上和侧表面的方式保留氧化钒层8。

接着，如图5所示，用绝缘材料7掩埋温度监视元件10、布线W12和外部焊盘20。然后，在直接位于外部焊盘20上方的绝缘材料7的层和氧化钒层8的区域的一部分中以到达外部焊盘20的方式形成开口19。由此，形成布线层L3，并形成多层布线结构M1。因此，制备了根据第二实施例的半导体集成电路器件6。

根据本实施例，在蚀刻氧化钒层8时，不需要考虑氧化钒层8与Al布线W12之间的蚀刻比，从而蚀刻条件的限制比第四实施例的少，由此为制造工艺提供更大的自由度。以上讨论的本实施例的其它效果与第四实施例的相同。

下面讨论本发明的第六实施例。本实施例涉及根据第三实施例的半导体集成电路器件的制造方法。如图7所示，在P型硅衬底PSub上形成布线层L1和L2，并通过与第四实施例类似的方法在布线层L2上形成布线W12和外部焊盘20。

接着，如图6所示，以覆盖布线W12和外部焊盘20的方式淀积绝缘层11。在直接位于布线W12上方的绝缘层11的一部分中形成过孔12。然后，通过与第四实施例类似的方法在绝缘层11上淀积氧化钒层8。此时，氧化钒层8也掩埋在绝缘层11中的过孔12中。

通过与第四实施例类似的方法构图氧化钒层8形成温度监视元件10。接着，用绝缘材料7掩埋绝缘层11和温度监视元件10，并且在直接位于外部焊盘20上方的区域中形成开口19。此时，以穿透绝缘层11的方式形成开口19。通过该工艺，制备了根据第三实施例的半导体集成电路器件9。以上讨论的本实施例的其它结构和效果与第四

实施例的相同。

Claims (17)

1.一种集成电路器件，包括：

衬底；

在所述衬底上提供的多层布线结构，所述多层布线结构具有多个布线层，每一个布线层具有布线和绝缘层；以及

温度监视元件，其由金属氧化物制成并且与所述多层布线结构的最上布线层的两个布线接触，从而连接在所述两个布线之间。

2.根据权利要求1的集成电路器件，其中所述温度监视元件具有片的形状，并且以覆盖所述两个布线的每一个的至少一部分的方式提供。

3.根据权利要求2的集成电路器件，其中在除所述多层布线结构的所述最上布线层的所述两个布线之外的其它布线上不提供所述温度监视元件的所述金属氧化物。

4.根据权利要求2的集成电路器件，其中在所述多层布线结构的所述最上布线层的其它布线上也提供所述温度监视元件的所述金属氧化物。

5.根据权利要求1的集成电路器件，还包括：

在所述最上布线层中提供的绝缘层，从而覆盖所述多层布线结构的所述最上布线层的所述布线；以及

在直接位于所述两个布线上方的所述绝缘层的区域以分别到达所述两个布线的方式形成的两个过孔，所述温度监视元件的一部分掩埋在所述两个过孔中。

6.根据权利要求1到5中任一个的集成电路器件，其中所述金属氧化物是氧化钒。

7.根据权利要求1到5中任一个的集成电路器件，其中所述布线由从Al、Ti、Cu、Ta和W构成的组中选择的一种金属、或者所述金属的合金、或者含有在所述组中的至少两种金属的合金构成。

8.根据权利要求1到5中任一个的集成电路器件，还包括：

在所述多层布线结构的所述最上布线层中提供的焊盘；以及

在所述最上布线层的所述绝缘层中形成的开口，以露出所述焊盘。

9.一种具有衬底和在所述衬底上提供的多层布线结构的集成电路器件的制造方法，所述多层布线结构具有多个布线层，每个所述布线层具有布线和绝缘层，制造方法包括以下步骤：

在所述衬底上形成所述多层布线结构的除最上布线层之外的多个布线层；

形成所述多层布线结构的所述最上布线层的布线；以及

以接触所述最上布线层的所述布线的两个并连接在所述两个布线之间的方式形成金属氧化物的温度监视元件。

10.根据权利要求9的集成电路器件的制造方法，其中所述温度监视元件的所述形成包括以下步骤：

在所述最上布线层下面的所述多层布线结构的布线层上淀积所述金属氧化物层；以及

通过选择性的蚀刻掉所述金属氧化物层来构图所述金属氧化物层，从而形成连接所述最上布线层的所述两个布线的所述温度监视元件。

11.根据权利要求10的集成电路器件的制造方法，其中在所述金属氧化物层的所述构图时，从除所述最上布线层的所述两个布线之外的所述布线上去掉所述金属氧化物层。

12.根据权利要求11的集成电路器件的制造方法，其中在所述金属氧化物层的所述构图时，用含氟的气体作为所述蚀刻气体进行干蚀刻。

13.根据权利要求10的集成电路器件的制造方法，其中在所述金属氧化物层的所述构图时，以覆盖除所述两个布线之外的所述布线的方式保留所述金属氧化物层。

14.根据权利要求9的集成电路器件的制造方法，在所述布线的所述形成和所述温度监视元件的所述形成之间还包括以下步骤：

以覆盖所述布线的方式形成绝缘层；以及

在所述绝缘层中形成分别到达所述两个布线的两个过孔，其中在所述温度监视元件的所述形成时，所述温度监视元件的一部分掩埋在所述两个过孔中。

15.根据权利要求9到14中任一个的集成电路器件的制造方法，其中氧化钒用作所述金属氧化物。

16.根据权利要求9到14中任一个的集成电路器件的制造方法，其中所述布线由从Al、Ti、Cu、Ta和W构成的组中选择的一种金属、或者所述金属的合金、或者含有在所述组中的至少两种金属的合金构成。

17.根据权利要求9到14中任一个的集成电路器件的制造方法，其中在所述布线的所述形成时，形成焊盘，并且在所述温度监视元件的所述形成之后，还包括以下步骤：

通过用绝缘材料掩埋所述布线和所述温度监视元件，形成所述最上布线层的所述绝缘层；以及

在所述最上布线层的所述绝缘层中以露出所述焊盘的方式形成开口。

Images