CN100394588C - 带有内置单片温度传感器的集成电路器件 - Google Patents

Abstract

一种半导体集成电路器件，其中在P型硅基片顶部表面和多级布线层处设置逻辑电路区。所述器件还设有温度传感器区，其中在多级布线层的上方设有由氧化钒构成的第一温度监视元件。在多级布线层的最底下层处设有由Ti构成的第二温度监视元件。第一和第二温度监视元件串联连接在地电位布线和电源电位布线之间，具有一个连接到所述二元件接点上输出端。第一温度监视元件的电阻率的温度系数是负的，而第二温度监视元件的是正的。

Description

带有内置单片温度传感器的集成电路器件

技术领域

本发明涉及一种带有内置单片(monolithic)温度传感器的集成电路器件。

背景技术

近来，为了防止集成电路器件中的器件热击穿，以及为了稳定具有温度依赖特性之器件的运行，产生了监视集成电路器件工作温度的需求。

关于这一方面，例如日本专利未审查公开平1-302849公开了一种技术，即通过在与LSI(大规模集成电路)同一基片上设置温度传感器，在温度传感器探测到的温度超过预定值时确定LSI处于反常过热状态，然后切断LSI的方式来保护半导体集成电路器件中的LSI免受由于温度升高引起的热击穿。再如，日本专利未审公开平9-229778提出使用寄生pn结二极管作为温度传感器的技术。

使用寄生pn结二极管作为温度传感器的技术存在的问题在于，当寄生pn结二极管的温度系数低到0.2(％/K)时，就不能达到足够的SNR(信噪比)。

又如，日本专利未审公开No.2003-344181公开了一种技术，通过提供两个频分电路，在每个电路中串联一个具有正温度系数的电阻和一个具有负温度系数的电阻，以此来测量温度。在日本专利未审公开No.2003-344181所公开的技术中，把P型扩散层的扩散阻力用作电阻率具有正温度系数的电阻，而把多晶硅层用作电阻率具有负温度系数的电阻。

然而，在日本专利未审公开No.2003-344181中所使用的扩散电阻的电阻率和多晶硅的电阻率都具有非常小的温度系数。即使这些电阻以串联方式连接，温度的测量仍然不能达到足够高的精度。

本发明人研究出一种技术，即把氧化钒膜形成为电阻，其电阻率的温度系数具有较大的绝对值，在日本专利未审公开平11-330051中已将其公升。

现有技术碰到以下问题。当采用比如氧化钒之类的特定材料在半导体集成电路器件中形成温度传感器时，这在通常的半导体工艺中是不采用的，这种特定材料会污染半导体集成电路器件，这可能会不利地影响半导体集成电路器件中除温度传感器以外其他部分的运行。这种特定材料也容易污染制造半导体集成电路器件的设备，从而使其他用该设备制造的半导体集成电路器件也受到污染。

发明内容

于是，本发明的目的在于提供一种集成电路器件，它具有高精度的温度传感器，并且能够在不污染集成电路器件及其制造设备的情况下制造所述器件。

本发明所述的集成电路器件，包括：基片；设在所述基片上的多层布线层；第一温度监视元件设在重叠于所述多层布线层上的一层中，它的电阻率具有负温度系数，并在它的一端加给第一基准电位；以及第二温度监视元件，它的一端与所述第一温度监视元件的另一端相连，该第二温度监视元件的电阻率具有正温度系数，并在该第二温度监视元件的另一端加给不同于所述第一基准电位的第二基准电位。

根据本发明，由于第一温度监视元件的电阻率温度系数是负的，而第二温度监视元件的电阻率温度系数是正的，所以第一温度监视元件与第二温度监视元件之间接点处的电位具有较大的温度依赖性。因而，通过测量第一温度监视元件与第二温度监视元件之间接点处的电位，就可以精确地测量温度。即使采用其电阻具有较大温度系数的特定材料用于第一温度监视元件，在多层布线层上形成第一温度监视元件也可以防止基片和多层布线层的污染，以及防止制造该基片和该多层布线层的制造设备的污染。

第一温度监视元件的电阻率温度依赖性可以是非线性的，并且第二温度监视元件的电阻率温度依赖性可以是线性的。当第一温度监视元件的温度系数随温度而变化时，可在测量温度范围内将第一温度监视元件与第二温度监视元件之间接点处电位的温度依赖性设置得较大。

最好由氧化钒制成第一温度监视元件。因而，可以把电阻率具有负温度系数但温度系数绝对值较大的材料用作第一温度监视元件。

最好由金属或者合金制成第二温度监视元件。这可以使得能够容易地制成第二温度监视元件。在这种情况下，可由从一组Al、Ti、Ni、W、Ta和Be选出的一种金属，或者该组中金属的合金，或者实质上是由该组中两种或多种金属组成的合金制成第二温度监视元件。作为另一可供选择的方式，可由金属氮化物，例如TiN制成第二温度监视元件。

优选由钛酸锶钡或钛酸钡制成第二温度监视元件。相应地，可将电阻率具有正温度系数但温度系数绝对值大的材料用作第二温度监视元件。在这种情况下，优选应将第二温度监视元件布置在所述多层布线层的最底下布线层的下面。在这种情况下，可以在形成多层布线层之前形成第二温度监视元件，因而可以防止多层布线层的布线受到形成第二温度监视元件时所加给的热量的影响。

根据本发明，由于位于第一温度监视元件与第二温度监视元件之间接点处的电位具有较大的温度依赖性，因此能够精确地测量温度。此外，第一温度监视元件是重叠于所述多层布线层上面而形成的，这可以防止第一温度监视元件所用的材料污染基片和多层布线层和制造该基片及多层布线层的设备。

附图说明

图1是表示本发明第一实施例半导体集成电路器件的截面图；

图2是表示图1所示半导体集成电路的温度传感器区的等效电路图；

图3是表示氧化钒电阻率的温度依赖特性曲线图，示出横坐标为温度，纵坐标为氧化钒的电阻率；

图4是表示氮化钛电阻率的温度依赖特性曲线图，示出横坐标为温度，纵坐标为氮化钛的电阻率；

图5是表示本发明第二实施例半导体集成电路器件的截面图。

具体实施方式

下面参照附图具体地描述本发明的优选实施例。首先讨论本发明的第一实施例。图1是表示本发明第一实施例半导体集成电路器件的截面图，图2是表示图1所示半导体集成电路的温度传感器区的等效电路图。图3是表示氧化钒电阻率的温度依赖特性曲线图，示出横坐标为温度，纵坐标为氧化钒的电阻率。本实施例的半导体集成电路器件形成在单独一片硅片上。

如图1所示，本实施例的半导体集成电路器件1包括：P型硅基片Psub；形成于该P型硅基片Psub上的多层布线层M1；形成于该多层布线层M1上的绝缘层15；以及形成于该绝缘层15上的薄片层16。多层布线层M1是多个布线层和多个绝缘层交替叠置的叠层。与多层布线层M1的布线层不同，薄片层16上没有普通的布线。半导体集成电路器件1上设置逻辑电路区2，它由P型硅基片Psub顶部表面和多层布线层M1两者的预定区域构成。半导体集成电路器件1还设置温度传感器区3，它由P型硅基片Psub顶部表面、多层布线层M1中未形成逻辑电路区2的区域、绝缘层15和薄片层16构成。

在逻辑电路2中设置比如CMOS(互补金属氧化物半导体)电路4。在CMOS电路4中，在P型硅基片Psub的顶部表面形成N型阱NW1和P型阱PW1，使之彼此相邻。在N型阱NW1的顶部表面处，彼此分开地形成两个p⁺扩散区P1和P2，它们构成源/漏区。在P型阱PW1的顶部表面处，彼此分开地形成两个n⁺扩散区N1和N2，它们构成源/漏区。在N型阱NW1的p⁺扩散区P1和P2之间形成沟道区5，在P型阱PW1的n⁺扩散区N1和N2之间形成沟道区6。

在多层布线层M1的包括直接位于沟道区5和6上方的区域在内的区域那里，设置栅极绝缘层(未示出)；在直接位于沟道区5和6上方的区域，分别设置比如由多晶硅制成的栅极G1和G2。栅极G1和G2共同连到栅极接线端Vg。沟道区5，作为源/漏区的p⁺扩散区P1和P2、栅极绝缘层和栅极G1形成P型MOS晶体管。沟道区6、作为源/漏区的n⁺扩散区N1和N2、栅极绝缘层和栅极G2形成N型MOS晶体管。

在多层布线层M1的p⁺扩散区P1上设置通孔V1，使之与p⁺扩散区P1相连，并在通孔V1上设置布线W1，使之与通孔V1相连。在布线W1上设置通孔V2，使之与布线W1相连，并在通孔V2上设置电源电位布线Vcc，使之与通孔V2相连。因而，p⁺扩散区P1通过通孔V1，布线W1和通孔V2与电源电位布线Vcc相连。

在多层布线层M1中的p⁺扩散区P2上设置通孔V3，使之与p⁺扩散区P2相连，而在n⁺扩散区N1上设置通孔V4，使之与n⁺扩散区N1相连。在通孔V3和V4上设置布线W2，使之与通孔V3和V4相连。在布线W2上设置通孔V5，使之与布线W2相连，并在通孔V5上设置布线W3，使之与通孔V5相连。因而，p⁺扩散区P2和n⁺扩散区N1通过通孔V3和V4，布线W2和通孔V5与布线W3相连。

此外，在多层布线层M1中的n⁺扩散区N2上设置通孔V6，使之与n⁺扩散区N1相连，并在通孔V6上设置布线W4，使之与通孔V6相连。在布线W4上设置通孔V7，使之与布线W4相连，并在通孔V7上设置地电位布线GND，使之与通孔V7相连。因而，n⁺扩散区N1通过通孔V6、布线W4和通孔V7与电源电位布线GND相连。

在P型硅基片Psub的顶部表面没有形成N型阱NW1和P型阱PW1的区域处形成p⁺扩散区P3。在多层布线层M1中的p⁺扩散区P3上沿从底到顶的方向依次设置通孔V8、布线W5、通孔V9和地电位布线GND，p⁺扩散区P3通过所述通孔V8、布线W5、通孔V9与地电位布线GND相连。

逻辑电路区2执行比如算术及存储操作过程。逻辑电路区2根据温度传感器区3所做的测量结果进行数据处理的电路。逻辑电路区2设有除CMOS电路4之外的其他元件，这在图1中并未示出。

在P型硅基片Psub的顶部表面位于温度传感器区3内的一部分处，形成p⁺扩散区P4。在多层布线层M1的p⁺扩散区P4上设置通孔V11，使之与p⁺扩散区P4相连，并在通孔V11上设置布线W11，使之与通孔V11相连。在布线W11上设置通孔V12，使之与布线W11相连，并在通孔V12上设置布线W11，使之与通孔V12相连。在绝缘层15落在布线W12上的那部分设置通孔V13，使之与布线W12相连。

此外，在薄片层16落在通孔13的那部分设置温度监视元件8。也就是在多层布线层M1上方提供温度监视元件8。从垂直于P型硅基片Psub顶部表面的方向看，温度监视元件8的形状具有四边形薄片状，它的一边长度比如为10到100μm，厚度比如为0.1到0.2μm。温度监视元件8的相对两边分别设有电极(未示出)，电极之一与通孔V13相连。

由其电阻率为负温度系数的材料，如氧化钒制成温度监视元件8。氧化钒的稳定化合物比如是VO₂和V₂O₅，并且用化学式VO_x表示氧化钒，其中x约为2。硅片上的氧化钒在比如25℃温度时的体积电阻率为0.01到10(Ω·cm)，根据制造方法不同，温度系数约为-2.0(％/K)。如图3所示，氧化钒电阻率的温度依赖特性是非线性的。温度越高，电阻率越低。另外，温度越高，电阻率的温度系数绝对值越小，也即图3所示曲线斜率的绝对值越小。例如，温度监视元件8的电阻是几千到几万欧姆，例如25kΩ。

在绝缘层15落在温度监视元件8之下的那部分设置通孔V14，使之与温度监视元件8的另一电极(未示出)相连。在多层布线层M1落在通孔V14之下的那部分设置布线W13，使之与通孔V14相连。将输出端Vout1与布线W13相连。在布线W13下面设置通孔V15，使之与布线W13相连，并在通孔V15下面设置温度监视元件9。

由电阻率具有正温度系数的材料，如钛(Ti)制成温度监视元件9。温度监视元件9的电阻率的温度依赖特性近似为线性，而且，比如电阻率的温度系数为+0.3(％/K)。将温度监视元件9的电阻设置得与温度监视元件8的电阻近似相同，例如为几千到几万欧姆，如25kΩ。沿垂直于P型硅基片Psub顶部表面的方向看，温度监视元件9的形状具有四边形薄片状，它的一边长度比如为1到100μm，厚度比如为0.1到0.3μm。温度监视元件9的相对两边分别设有电极(未示出)，电极之一与通孔V15相连。温度监视元件9被设在与布线W1，W2，W4，W5和W11相同的一层。

此外，在温度监视元件9上设置通孔V18，使之与温度监视元件9的另一电极(未示出)相连。在通孔V18上设置电源电位布线Vcc，使之与通孔V18相连。

也即通孔V11、布线W11、通孔V12、布线W12、通孔V13、温度监视元件8、通孔V114、布线W13、通孔V15、温度监视元件9和通孔V18按从p+扩散区P4向电源电位布线Vcc的指定顺序依次串联连接。p+扩散区P4通过P型硅基片Psub、p+扩散区P3、通孔V8、布线W5和通孔V9连接到逻辑电路区2的地电位布线GND。

如图2所示，以上述方式构成本实施例半导体集成电路器件1，在温度传感器区3内形成具有温度监视元件9和温度监视元件8的电路，从电源电位布线Vcc向地电位布线GND以指定顺序串联连接在一起。因而，温度监视元件8的一端加有地电位，它的另一端通过布线W13连接到温度监视元件9的一端。温度监视元件9的另一端加有电源电位。输出端Vout1与位于温度监视元件9和温度监视元件8之间的接点相连。

在多层布线层M1中，通孔V1、V3、V4、V6、V8和V11位于设有栅极栅极G1和G2的第一绝缘层内。布线W1、W2、W4、W5和W11以及温度视元件9位于设在第一绝缘层上的第一布线层内，并且通孔V2、V5、V7、V9、V12、V15和V18位于设在第一布线层上的第二绝缘层内。每个地电位布线GND，每个电源电位布线Vcc以及布线W3、W12和W13位于设在第二绝缘层上的第二布线层内。通孔V13和V14位于设在多层布线层M1上的绝缘层15内。温度监视元件8位于设在绝缘层15上的薄片层16处。多层布线层M1、绝缘层15和薄片层16排除各个通孔、各个布线和温度监视元件8和9之外的那些部分，以及温度监视元件8的上层，都被埋置于绝缘材料7中。由比如钨(W)形成这些通孔，并由比如铝(Al)形成各布线

如上所述，逻辑电路区2是设在半导体集成电路器件1的P型硅基片Psub和多层布线层M1处的，而不是设在位于多层布线层M1上方的绝缘层15和薄片层16处。温度传感器区3的温度监视元件8设在薄片层16处。

现在参照图1讨论半导体集成电路器件1的制造方法。本实施例中，在通过常规方法，在P型硅基片Psub顶部表面形成N型阱NW1和P型阱PW1以及n⁺扩散区N1和N2与p⁺扩散区P1到P4之后，从底层到顶层形成多层布线层M1。这时，在与布线W1、W2、W4、W5和W11同一层形成所述温度监视元件9。然后，在多层布线层M1上形成绝缘层15，并且在绝缘层15内形成通孔V13和V14。之后，通过溅射法在绝缘层15上形成氧化钒层，并且将其图案化，以便形成温度监视元件8。接着，将温度监视元件8埋置于绝缘材料7内，由此形成薄片层16。这样就完成了本实施例所述半导体集成电路器件1的制造过程。

下面将讨论本实施例具有上述结构的半导体集成电路器件1的工作情况。当在地电位布线GND上加给地电位并在电源电位布线Vcc上加给电源电位时，输出端Vout1取得一个位于地电位和电源电位之间的电位值，这个值是由温度监视元件8的电阻和温度监视元件9的电阻确定的分压电位。当外部温度升高或者由于驱动后的逻辑电路区2产生的热量而导致半导体集成电路器件1的温度升高时，温度监视元件8和9的温度也升高，使温度监视元件8的电阻降低，而温度监视元件9的电阻增加。因为构成温度监视元件8的氧化钒它的电阻率温度系数比如是-2.0(％/K)，而这时构成温度监视元件9的Ti它的电阻率温度系数比如是+3.0(％/K)，当温度升高1℃时，输出端Vout1的电位以-2.3(％/K)的比率改变。于是，通过探测输出端Vout1的电位测量半导体集成电路器件1的温度。

根据所测温度的结果对逻辑电路区2进行控制。例如，当所测温度超过预定值，就判断逻辑电路区2过热，从而停止对逻辑电路区2的驱动。显然，在本实施例中，温度监视元件8和9被用作分压电阻。

在本实施例中，温度监视元件8设在位于多层布线层M1上方的薄片层16内，而逻辑电路区2并不设在薄片层16而是设在落在薄片层16之下的布线层处，因而逻辑电路区2不会受到氧化钒的污染。制造P型硅基片Psub和多层布线层M1的半导体制造设备也不会受污染。可将现有的麦克罗斯碱性耐火制品(macros)用于逻辑电路区2。因为是在形成逻辑电路区2之后形成温度监视元件8的，所以，可以采用常规制造工艺形成逻辑电路区2。因此，相对于逻辑电路区2，不必改变现有的平台。这能够抑止因提供温度监视元件8而造成的制造成本的增加。

氧化钒的电阻率的温度系数约为-2.0(％/K)，而钛的电阻率的温度系数大约为+0.3(％/K)，因而当温度监视元件8和9的电阻彼此近似相等时，输出端Vout1电位变化的绝对值约为-2.3(％/K)。由于这个值比寄生pn结二极管的电阻率的温度系数0.2(％/K)大得多，因此能够在测量温度时获得很高的SNR。因为氧化钒的化学性质稳定，所以可以提高温度传感器区3的可靠性。这致使半导体集成电路器件1的可靠性得以提高。

根据温度传感器区3的温度测量结果，可充分控制逻辑电路区2。例如，可以防止逻辑电路区2由于过热而遭到损坏。

尽管在上述实施例中由Ti形成温度监视元件9，但本发明并不限于这种特定情形。通常，金属或者合金的电阻率呈正温度系数，所以能够将它们用作构成温度监视元件9的材料。例如，除了Ti外，优选从一组铝(Al)，镍(Ni)，钨(Wu)，钽(Ta)和铍(Be)中选择的一种金属，或者金属合金，或者实质上包含从这组金属中选择的一种或两种金属的合金。如果温度监视元件9是由Al形成的，则在比如由A1形成布线W1、W2、W4、W5和W11时，可在形成布线W1、W2、W4、W5和W11的同时形成温度监视元件9。作为选择，可由TiN形成所述温度监视元件9。

尽管在本实施例中温度监视元件9设在多层布线层M1的最底下布线层处，但本发明不限于这种情形。可将温度监视元件9形成在任何布线层处，只要它在多层布线层M1内即可。

由于构成温度监视元件8的氧化钒的电阻率的温度依赖特性是非线性的，因此可将输出端Vout1电位的温度依赖性设定得，使之在测量温度范围内更大些。

尽管在本实施例中，使温度传感器区3形成在与形成逻辑电路区2的区域不同的区域处，但是在本发明中，也可以将温度监视元件8直接形成在位于逻辑电路区2上方区域的至少一部分处。也即可将逻辑电路区2的至少一部分设在直接位于温度监视元件8之下的一个区域处。这可以确保直接位于温度监视元件8之下的那个区域得到有效的利用，从而减小了所需空间，并且减小了半导体集成电路器件1的布局区域。这能够对器件的微型化有所贡献。

可将温度传感器区3形成在半导体集成电路器件1形成的芯片的一个位置处，或者可以分别形成在该芯片的多个位置。例如，可以在芯片的中心和四个角落，也即总共五个位置形成温度传感器区3。当温度传感器区3分别设在多个位置，并计算各个温度传感器区3的测量的平均值，因此能使温度测量的精度得到进一步提高。

尽管在本实施例中设置单独一个温度监视元件8和单个温度监视元件9，但是本发明不限于这种情形，可以设置多个温度监视元件8和多个温度监视元件9。在这种情况下，尽管优选在半导体集成电路器件1的最顶层设置多个温度监视元件8，但也可将这些温度监视元件8分别设置在半导体集成电路器件1的最顶层和位于该最顶层之下的那些层处，以便减小布局区域。不过，在这种情况下，应该将温度监视元件8设置在多层布线层M1的设有逻辑电路区2的上方。此外，对多层布线层M1中布线层和绝缘层的数量没有特别限制。

下面将讨论第一实施例的改型。图4是表示氮化钛(TiN)电阻率的温度依赖特性曲线图，图中横坐标为温度，纵坐标为氮化钛的电阻率。在这种改型例中，温度监视元件9是由TiN形成的，并且如图4所示，TiN的电阻率的温度依赖特性为线性的。也即温度越高，TiN的电阻率越大，但电阻率温度系数的斜率与温度无关，为几乎恒定的正值。此改型例的其他结构、工作情况和效果与第一实施例中的情况一样。

现在将描述本发明的第二实施例。图5是表示第二实施例半导体集成电路器件的截面图。如图5所示，本实施例的半导体集成电路器件11设置它由钛酸锶钡(BST)或者钛酸钡制成的温度监视元件10，以代替温度监视元件9(见图1)。温度监视元件10设在布线W1、W2、W4、W5和W11下面。

也就是说，在通孔V15下方设置布线W14，使之与通孔V15相连，并在布线W14下方设置通孔V16，使之与布线W14相连。在通孔V16下方设置温度监视元件10，并使温度监视元件10的一端与通孔V16相连。在温度监视元件10上设置通孔V17，温度监视元件10的另一端连接到通孔V18。在通孔V17上设置布线W15，使之与通孔V17相连，并与通孔V18相连。本实施例的其他结构和工作情况与第一实施例中的一样。

可以用化学式Ba_1-xSr_xTiO3表示钛酸锶钡或钛酸钡，其中x为等于或大于0并小于1的值。当x＝0时，就是钛酸钡。以下，把钛酸锶钡和钛酸钡统称为BST。BST薄膜的电阻率温度系数比如是+2.0(％/K)，它随薄膜的组分或x值以及沉积方法而不同。

在制造本实施例半导体集成电路器件11的过程中，是在形成布线W1、W2、W4、W5和W11之前形成BST温度监视元件10的。形成温度监视元件10后，再形成通孔V16和V17，使之与温度监视元件10的两个端部相连。然后，形成布线W1、W2、W4、W5和W11，同时也形成布线W14和W15。本实施例的其他制造方法与第一实施例一样。

由于在本实施例中，温度监视元件10是由BST形成的，其电阻率比起Ti来具有更大的温度系数，因此相比于第一实施例，能使温度测量的精度提高得更多。由于BST膜的沉积温度较高，比如550℃，在形成Al布线之后形成温度监视元件10时可能就会不利地影响这些布线。然而，在本实施例中，因为温度监视元件10是在布线之前形成的，所以温度监视元件10不会对这些布线有不利的影响。本实施例的其他效果与第一实施例中的一样。

Claims (10)

1.一种集成电路器件，包括：

基片；

设在所述基片上的多层布线层；

第一温度监视元件设在所述多层布线层之上的一层中，且与所述多层布线层重叠，它的电阻率具有负温度系数，并在它的一端加给第一基准电位；以及

第二温度监视元件，它的一端与所述第一温度监视元件的另一端相连，该第二温度监视元件的电阻率具有正温度系数，并在该第二温度监视元件的另一端加给不同于所述第一基准电位的第二基准电位。

2.如权利要求1所述的集成电路器件，其中，所述第一温度监视元件的电阻率的温度依赖特性是非线性的，而所述第二温度监视元件的电阻率的温度依赖性是线性的。

3.如权利要求1所述的集成电路器件，其中，所述第一温度监视元件是由氧化钒制成的。

4.如权利要求1所述的集成电路器件，其中，所述第二温度监视元件是由金属或者合金制成的。

5.如权利要求4所述的集成电路器件，其中，所述第二温度监视元件是由一组包含Al、Ti、Ni、W、Ta和Be的金属中选出的一种金属、或者所选出金属的合金制成的。

6.如权利要求5所述的集成电路器件，其中，所述合金包含所述一组金属中的两种或多种金属。

7.如权利要求1所述的集成电路器件，其中，所述第二温度监视元件是由TiN制成的。

8.如权利要求1所述的集成电路器件，其中，所述第二温度监视元件是由钛酸锶钡或者钛酸钡制成的。

9.如权利要求8所述的集成电路器件，其中，所述第二温度监视元件布置在所述多层布线层的最底下布线层的下面。

10.如权利要求1所述的集成电路器件，其中，还包括形成在所述基板和所述多层布线层处的逻辑电路区。

Images