JP3869815B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3869815B2 JP3869815B2 JP2003097294A JP2003097294A JP3869815B2 JP 3869815 B2 JP3869815 B2 JP 3869815B2 JP 2003097294 A JP2003097294 A JP 2003097294A JP 2003097294 A JP2003097294 A JP 2003097294A JP 3869815 B2 JP3869815 B2 JP 3869815B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000009792 diffusion process Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 31
- 238000012544 monitoring process Methods 0.000 claims description 16
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 14
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 7
- 238000009529 body temperature measurement Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、モノリシック型の温度センサを内蔵した半導体集積回路装置に関する。
【0002】
【従来の技術】
近時、半導体集積回路装置の動作温度をモニタする要求が高まってきている。これは、熱による素子の破壊を防止したり、半導体集積回路装置内に水晶発振器等の温度によって特性が変化する素子を設ける場合に、この素子の動作を安定化したりすることを目的とするものである。
【0003】
例えば、半導体集積回路装置内において、LSI(Large Scale Integrated circuit:大規模集積回路)と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してLSIを遮断状態とすることにより、LSIを温度上昇による熱破壊から保護する技術が開示されている(例えば、特許文献1参照。)。
【0004】
また、このような温度センサとして、寄生pn接合ダイオードを使用する技術が提案されている(例えば、特許文献2参照。)。図5は、特許文献2に記載されている従来の温度センサを備えた半導体集積回路装置を示す断面図であり、図6は、図5に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【0005】
図5に示すように、この従来の半導体集積回路装置21は、P型シリコン基板PSubと、このP型シリコン基板PSub上に形成された多層配線層M21から構成されている。多層配線層M21は、夫々複数の配線層及び絶縁層が交互に積層されたものである。そして、この半導体集積回路装置21には、P型シリコン基板PSubの表面及び多層配線層M21の所定の領域に形成された集積回路部2と、同じくP型シリコン基板PSubの表面及び多層配線層M21における集積回路部2が形成されていない領域に形成された温度センサ部23とが設けられている。
【0006】
集積回路部2においては、例えばCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)回路4が設けられている。CMOS回路4においては、P型シリコン基板PSubの表面にNウエルNW1及びPウエルPW1が相互に隣接するように形成されている。NウエルNW1の表面には、ソース・ドレイン領域となる2ヶ所のp+拡散領域P1及びP2が相互に離隔して形成されており、PウエルPW1の表面には、ソース・ドレイン領域となる2ヶ所のn+拡散領域N1及びN2が相互に離隔して形成されている。NウエルNW1におけるp+拡散領域P1とP2との間はチャネル領域5となっている。また、PウエルPW1におけるn+拡散領域N1とN2との間はチャネル領域6となっている。
【0007】
多層配線層M21におけるチャネル領域5及び6の直上域を含む領域にはゲート絶縁膜(図示せず)が設けられており、ゲート絶縁膜上におけるチャネル領域5及び6の直上域には夫々、例えばポリシリコンからなるゲート電極G1及びG2が設けられている。ゲート電極G1及びG2はゲート端子Vgに共通接続されている。そして、チャネル領域5、ソース・ドレイン領域としてのp+拡散領域P1及びP2、ゲート絶縁膜並びにゲート電極G1により、P型MOSトランジスタが形成されている。また、チャネル領域6、ソース・ドレイン領域としてのn+拡散領域N1及びN2、ゲート絶縁膜並びにゲート電極G2により、N型MOSトランジスタが形成されている。
【0008】
多層配線層M21におけるp+拡散領域P1上には、このp+拡散領域P1に接続するようにビアV1が設けられており、このビアV1上には、ビアV1に接続するように配線W1が設けられている。配線W1上には、この配線W1に接続するようにビアV2が設けられており、ビアV2上には、このビアV2に接続するように、電源電位配線Vccが設けられている。これにより、p+拡散領域P1は、ビアV1、配線W1及びビアV2を介して電源電位配線Vccに接続されている。
【0009】
また、多層配線層M21におけるp+拡散領域P2上には、このp+拡散領域P2に接続するようにビアV3が設けられており、n+拡散領域N1上には、このn+拡散領域N1に接続するようにビアV4が設けられている。そして、ビアV3及びV4上には、ビアV3及びV4の双方に接続するように配線W2が設けられており、配線W2上には、この配線W2に接続するようにビアV5が設けられており、ビアV5上にはこのビアV5に接続するように配線W3が設けられている。これにより、p+拡散領域P2及びn+拡散領域N1は、ビアV3及びV4、配線W2並びにビアV5を介して配線W3に接続されている。
【0010】
更に、多層配線層M21におけるn+拡散領域N2上には、このn+拡散領域N1に接続するようにビアV6が設けられており、ビアV6上には、このビアV6に接続するように配線W4が設けられている。配線W4上には、この配線W4に接続するようにビアV7が設けられており、ビアV7上には、このビアV7に接続するように、接地電位配線GNDが設けられている。これにより、n+拡散領域N2は、ビアV6、配線W4及びビアV7を介して接地電位配線GNDに接続されている。
【0011】
一方、P型シリコン基板PSubの表面におけるNウエルNW1及びPウエルPW1が形成されている領域以外の領域に、p+拡散領域P3が形成されている。多層配線層M21におけるp+拡散領域P3上には、下から順にビアV8、配線W5、ビアV9及び接地電位配線GNDがこの順に設けられており、p+拡散領域P3は、ビアV8、配線W5及びビアV9を介して接地電位配線GNDに接続されている。
【0012】
温度センサ部23においては、P型シリコン基板PSubの表面にNウエルNW2が形成されており、このNウエルNW2の表面にはp+拡散領域P21及びn+拡散領域N21が相互に離隔して形成されている。そして、多層配線層M21におけるp+拡散領域P21上には、下から順にビアV21、配線W21、ビア22及び接地電位配線GNDがこの順に設けられており、p+拡散領域P21は、ビアV21、配線W21及びビアV22を介して接地電位配線GNDに接続されている。
【0013】
また、多層配線層M21におけるn+拡散領域N21上には、このn+拡散領域N21に接続するようにビアV23が設けられており、このビアV23上には、配線W22が設けられている。配線W22は、その一端部がビアV23に接続されていると共に、出力端子Vout21に接続されている。また、配線W22の下方には、配線W22の他端部に接続するようにビアV24が設けられており、ビアV24の下方には、例えばポリシリコンからなる抵抗体Rが設けられている。抵抗体Rはシート状の形状を持ち、その一端部がビアV24に接続されている。抵抗体RはCMOS回路4のゲート電極G1及びG2と同時に形成されたものであり、ゲート電極G1及びG2と同層に設けられている。更に、抵抗体R上には抵抗体Rの他端部に接続するようにビアV25が設けられている。更にまた、ビアV25上には、下から順に、配線W23、ビアV26及び電源電位配線Vccが設けられており、抵抗体RはビアV25、配線W23及びビアV26を介して電源電位配線Vccに接続されている。
【0014】
これにより、NウエルNW2にはp+拡散領域P21よりも高い電位が印加される。この結果、p+拡散領域P21とNウエルNW2との間で、順方向のpn接合が形成され、寄生pn接合ダイオードDが形成される。
【0015】
なお、多層配線層M21において、ビアV1、V3、V4、V6、V8、V21及びV23は第1の絶縁層内に設けられており、この第1の絶縁層内に、ゲート電極G1及びG2並びに抵抗体Rが同層に設けられている。また、配線W1、W2、W4、W5、W21、W22及びW23は前記第1の絶縁層上に設けられた第1の配線層内に相互に同層に設けられており、ビアV2、V5、V7、V9、V22及びV26はこの第1の配線層上に設けられた第2の絶縁層内に設けられている。更に、各接地電位配線GND、各電源電位配線Vcc及び配線W3は第2の絶縁層上に設けられた第2の配線層内に相互に同層に設けられている。更にまた、多層配線層M21における前記各ビア、各配線及び抵抗体R以外の部分、並びに第2の絶縁層の上層は、絶縁材料7により埋め込まれている。
【0016】
図6に示すように、半導体集積回路装置21における温度センサ部23においては、電源電位配線Vccから接地電位配線GNDに向かって、抵抗体R及び寄生pn接合ダイオードDがこの順に直列に接続されており、抵抗体Rと寄生pn接合ダイオードDとの間の接続点には出力端子Vout21が接続されている。このとき、寄生pn接合ダイオードDは順方向になるように接続されている。
【0017】
これにより、図5に示すように、半導体集積回路装置21の温度が変化すると、寄生pn接合ダイオードDの特性が変化し、この特性の変化により出力端子Vout21の電位が変化する。そして、この出力端子Vout21の電位を検出することにより、半導体集積回路装置21の温度を測定することができる。また、この半導体集積回路装置21においては、寄生pn接合ダイオードDを、MOSトランジスタの素子構造を利用して形成することができるため、従来のMOSプロセスを変更することなく、温度センサ部23を形成することができる。
【0018】
しかしながら、図5及び図6に示す従来の技術においては、寄生pn接合ダイオードDの温度係数が0.002/K程度と低く、十分なSNR(Signal-to-Noise Ratio:信号対雑音比)を得ることができないという問題点がある。
【0019】
そこで、半導体集積回路装置内に、MOSトランジスタの素子構造以外の構造を持つ温度センサ、例えば、半導体容量を使用する温度センサを設ける技術が提案されている(例えば、特許文献3参照。)。
【0020】
【特許文献1】
特開平1−302849号公報
【特許文献2】
特開平9−229778号公報
【特許文献3】
特開昭63−300523号公報
【0021】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には以下に示す問題点がある。即ち、半導体集積回路装置内に、MOSトランジスタの素子構造以外の構造を持つ温度センサをモノリシックに形成しようとすると、温度センサ部以外の集積回路部についても従来の半導体プロセスを変更しなくてはならず、新たなプロセス開発が必要となる。また、既に動作が検証されたマクロが使用できなくなり、新たな検証が必要になる。このように、集積回路部についても既存のプラットフォームを使用できなくなり、半導体集積回路装置の製造コストが増加する。更に、温度センサを形成する材料の種類によっては、半導体集積回路装置内及びその製造装置を汚染してしまう。
【0022】
本発明はかかる問題点に鑑みてなされたものであって、集積回路部に既存のプラットフォームをそのまま使用することができ、その内部及びその製造装置を汚染することなく製造することができる温度センサを備えた半導体集積回路装置を提供することを目的とする。
【0023】
【課題を解決するための手段】
本発明に係る半導体集積回路装置は、集積回路部が設けられた半導体基板と、前記半導体基板上に設けられた多層配線層と、前記多層配線層上に設けられた第1絶縁膜と、前記第1絶縁膜上に設けられ、温度に応じて抵抗値が変化する酸化バナジウムから成る温度モニタ部と、前記温度モニタ部を覆うように、前記第1絶縁膜上に設けられた第2絶縁膜と、前記第1絶縁膜内に設けられ、前記温度モニタ部と前記多層配線層内の配線とを互いに接続するビアと、前記温度モニタ部に接続された抵抗体を有し、前記温度モニタ部と前記抵抗体との接続点の電位を検出することにより前記温度を測定する検出手段と、を有することを特徴とする。
【0024】
本発明においては、温度モニタ部を、多層配線層よりも上層に設けることにより、温度センサの構造をMOSトランジスタの素子構造以外の構造とする場合においても、多層配線層に設けられる集積回路部においては従来のプラットフォームをそのまま使用することができる。即ち、集積回路部が設けられる半導体基板及び多層配線層を形成した後に温度モニタ部を形成することができるため、集積回路部を従来の製造プロセスにより形成することができる。また、これにより、温度モニタ部に特殊な材料を使用する場合においても、集積回路部及び集積回路部を製造する製造装置が汚染されることがない。
【0025】
更に、前記温度モニタ部の直下域に前記集積回路部の少なくとも一部が配置されていてもよい。これにより、温度モニタ部の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置を小型化することができる。
【0026】
更にまた、本発明に係る半導体集積回路装置には、複数の前記温度モニタ部が設けられていてもよい。これにより、温度測定の精度を向上させることができる。
【0027】
更にまた、本発明に係る半導体集積回路装置は、前記温度モニタ部よりも下層に設けられたボンディングパッドを有していてもよい。これにより、ボンディングパッドまでを従来の製造プロセスにより製造することができる。
【0028】
更にまた、前記温度モニタ部が温度に応じて抵抗値が変化する部材であり、前記検出手段が前記部材の抵抗値を検出するものであってもよく、この場合、前記部材が酸化バナジウムにより形成されていることが好ましい。これにより、酸化バナジウムは抵抗率の温度係数が高く、安定であるため、SNRが高く信頼性が良好な温度モニタ部を得ることができる。
【0029】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態について説明する。図1は、本実施形態に係る半導体集積回路装置を示す断面図であり、図2は、図1に示す半導体集積回路装置の温度センサ部を示す等価回路図である。本実施形態に係る半導体集積回路装置は1個のシリコンチップ上に形成されたものである。
【0030】
図1に示すように、本実施形態に係る半導体集積回路装置1は、P型シリコン基板PSubと、このP型シリコン基板PSub上に形成された多層配線層M1と、この多層配線層M1上に形成された絶縁層15と、この絶縁層15上に形成されたシート層16とから構成されている。多層配線層M1は、夫々複数の配線層及び絶縁層が交互に積層されたものである。また、シート層16は多層配線層M1内の配線層とは異なり、通常の配線は形成されないものである。そして、この半導体集積回路装置1には、P型シリコン基板PSubの表面及び多層配線層M1の所定の領域に形成された集積回路部2が設けられている。また、P型シリコン基板PSubの表面、多層配線層M1における集積回路部2が形成されていない領域、絶縁層15及びシート層16に形成された温度センサ部3とが設けられている。
【0031】
集積回路部2の構成は、図5に示す従来の半導体集積回路装置21の集積回路部2の構成と同じである。即ち、集積回路部2は、演算及び記憶等の処理を行うものであり、CMOS回路4等の素子が設けられている。また、集積回路部2には、温度センサ部3の測定結果をデータ処理する回路が含まれていてもよい。なお、集積回路部2にはCMOS回路4以外の素子も設けられているが、図1においては図示を省略されている。
【0032】
温度センサ部3においては、P型シリコン基板PSubの表面の一部にp+拡散領域P4が形成されている。そして、多層配線層M1におけるp+拡散領域P4上の部分には、このp+拡散領域P4に接続するようにビアV11が設けられており、このビアV11上には、ビアV11に接続するように配線W11が設けられている。また、配線W11上には、配線W11に接続するようにビアV12が設けられており、ビアV12上には、このビアV12に接続するように配線W12が設けられている。そして、絶縁層15における配線W12上の部分には、配線W12に接続するようにビアV13が設けられている。
【0033】
更に、シート層16におけるビアV13上の部分には、温度モニタ部としてのシート部材8が設けられている。即ち、シート部材8は、多層配線層M1の上層に設けられている。シート部材8の形状は、P型シリコン基板PSubの表面に垂直な方向から見て正方形をなすシート形状であり、この正方形の1辺の長さが例えば10乃至20μmであり、膜厚は例えば0.1乃至0.2μmである。シート部材8の相互に対向する2辺には夫々電極(図示せず)が設けられており、一方の電極はビアV13に接続されている。
【0034】
シート部材8は例えば酸化バナジウムにより形成されている。酸化バナジウムの安定な化合物は、例えばVO2及びV2O5等であり、酸化バナジウムを化学式VOxで表すと、xは2前後である。なお、温度が25℃のときの酸化バナジウムの体積抵抗率は、シリコンウエハ上で例えば0.01乃至10(Ω・cm)程度であり、温度係数は−0.02乃至−0.03(/K)程度である。シート部材8の抵抗値は例えば数百Ω、例えば300Ωである。
【0035】
絶縁層15におけるシート部材8の下方に相当する部分には、シート部材8の他方の電極(図示せず)に接続するようにビアV14が設けられている。また、多層配線層M1におけるビアV14の下方には、このビアV14に接続するように配線W13が設けられている。配線W13には、出力端子Vout1が接続されている。更に、配線W13の下方には配線W13に接続するようにビアV15が設けられており、ビアV15の下方には、ビアV15に接続するように配線W14が設けられており、配線W14の下方にはこの配線W14に接続するようにビアV16が設けられている。
【0036】
ビアV16の下方には、例えばポリシリコンからなる抵抗体Rが設けられている。抵抗体Rはシート状の形状を持ち、その一端部がビアV16に接続されている。抵抗体Rは集積回路部2におけるCMOS回路4のゲート電極G1及びG2と同時に形成されたものであり、ゲート電極G1及びG2と同層に設けられている。抵抗体Rの形状は、P型シリコン基板PSubの表面に垂直な方向から見て正方形状をなすシート形状であり、この正方形の1辺の長さが例えば10乃至20μmであり、膜厚は例えば0.2乃至0.3μmである。また、抵抗体Rの抵抗値は、例えば、シート部材8の抵抗値と略等しく設定されており、例えば数百Ω、例えば300Ωである。
【0037】
更にまた、抵抗体R上には抵抗体Rの他端部に接続するようにビアV17が設けられている。更にまた、ビアV17上には、ビアV17に接続するように配線W15が設けられており、配線W15上には、配線W15に接続するようにビアV18が設けられており、ビアV18上には、ビアV18に接続するように電源電位配線Vccが設けられている。
【0038】
即ち、p+拡散領域P4から電源電位配線Vccに向かって、ビアV11、配線W11、ビアV12、配線W12、ビアV13、シート部材8、ビアV14、配線W13、ビアV15、配線W14、ビアV16、抵抗体R、ビアV17、配線W15、ビアV18がこの順に直列に接続されている。また、p+拡散領域P4は、P型シリコン基板PSub、p+拡散領域P3、ビアV8、配線W5、ビアV9を介して、集積回路部2の接地電位配線GNDに接続されている。
【0039】
なお、P型シリコン基板PSubのp+拡散領域P4、ビアV11乃至V18、配線W11乃至W15及び抵抗体Rにより、検出手段が形成されている。そして、この検出手段及び温度モニタ部としてのシート部材8により、温度センサ部3が形成されている。
【0040】
本実施形態に係る半導体集積回路装置1を上述の如く構成した結果、図2に示すように、温度センサ部3においては、電源電位配線Vccから接地電位配線GNDに向かって、抵抗体R及びシート部材8がこの順に直列に接続された回路が形成される。そして、抵抗体Rとシート部材8との接続点に、出力端子Vout1が接続されている。
【0041】
なお、多層配線層M1において、ビアV1、V3、V4、V6、V8、V11、V16及びV17は第1の絶縁層内に設けられており、この第1の絶縁層内に、ゲート電極G1及びG2並びに抵抗体Rが同層に設けられている。また、配線W1、W2、W4、W5、W11、W14及びW15は、前記第1の絶縁層上に設けられた第1の配線層内に相互に同層に設けられており、ビアV2、V5、V7、V9、V12、V15及びV18は、この第1の配線層上に設けられた第2の絶縁層内に設けられている。更に、各接地電位配線GND、各電源電位配線Vcc、配線W3、W12及びW13は、第2の絶縁層上に設けられた第2の配線層内に相互に同層に設けられている。更にまた、ビアV13及びV14は、多層配線層M1上に設けられた絶縁層15内に設けられている。更にまた、シート部材8は、この絶縁層15上に設けられたシート層16に設けられている。多層配線層M1、絶縁層15及びシート層16における前記各ビア、各配線、抵抗体R及びシート部材8以外の部分、並びにシート部材8の上層は、絶縁材料7により埋め込まれている。
【0042】
上述の如く、半導体集積回路装置1においては、集積回路部2はP型シリコン基板PSub及び多層配線層M1に設けられており、多層配線層M1の上層にある絶縁層15及びシート層16には設けられていない。一方、温度センサ部3のシート部材8はシート層16に設けられている。
【0043】
次に、図1を参照して半導体集積回路装置1の製造方法について説明する。本実施形態においては、通常の方法により、P型シリコン基板PSubの表面にNウエルNW1及びPウエルPW1並びにn+拡散領域N1、N2及びp+拡散領域P1乃至P4を形成した後、多層配線層M1を下層から上層に向かって形成する。このとき、抵抗体Rはゲート電極G1及びG2と同時に形成するが、ゲート電極G1及びG2に不純物を注入する際には抵抗体Rをマスクで覆い、不純物の注入を制限する。そして、抵抗体Rに注入する不純物の濃度を制御することにより、抵抗体Rの抵抗率を調整する。その後、多層配線層M1上に絶縁層15を形成し、絶縁層15内にビアV13及びV14を形成する。その後、絶縁層15上にシート部材8をスパッタ法により形成し、絶縁材料7によりシート部材8を埋め込み、シート層16を形成する。これにより、本実施形態に係る半導体集積回路装置1が製造される。
【0044】
次に、上述の如く構成された本実施形態に係る半導体集積回路装置1の動作について説明する。接地電位配線GNDに接地電位を印加し、電源電位配線Vccに電源電位を印加すると、出力端子Vout1の電位は、シート部材8の抵抗値及び抵抗体Rの抵抗値によって決定される接地電位と電源電位との中間の値となる。そして、外部の温度が上昇するか、又は集積回路部2が駆動して発熱することにより半導体集積回路装置1の温度が上昇すると、シート部材8の温度も上昇し、その抵抗値が低下する。このとき、シート部材8を形成する酸化バナジウムの抵抗率の温度係数は−0.02乃至−0.03程度であるため、温度が1℃上昇すると抵抗値は2〜3%程度減少する。そして、出力端子Vout1の電位を検出することにより、半導体集積回路装置1の温度を測定する。
【0045】
そして、この温度の測定結果に基づいて、集積回路部2を制御する。例えば、温度の測定値が所定の値を超えた場合は、集積回路部2が過熱状態にあると判断し、集積回路部2の駆動を停止する。
【0046】
本実施形態においては、シート部材8が多層配線層M1の上層のシート層16に設けられており、集積回路部2がこのシート層16には設けられておらず、それよりも下層の配線層に設けられているため、集積回路部2には既存のマクロを使用することができる。そして、集積回路部2を形成した後に、シート部材8を形成することができるため、集積回路部2を従来の製造プロセスにより形成することができる。このため、集積回路部2については、既存のプラットフォームを変更する必要がない。この結果、シート部材8を設けることによる製造コストの上昇を抑制できる。また、酸化バナジウムにより、集積回路部2を汚染することがなく、集積回路部2を製造するための半導体製造装置を汚染することがない。
【0047】
また、酸化バナジウムは、抵抗率の温度係数の絶対値が0.02〜0.03程度であり、寄生pn接合ダイオードの温度係数の絶対値である0.002よりも大きいため、温度測定に際して高いSNRを得ることができる。更に、酸化バナジウムは化学的に安定であるため、温度センサ部3の信頼性を向上させることができ、この結果、半導体集積回路装置1の信頼性を向上させることができる。
【0048】
更に、温度センサ部3における温度の測定結果に基づいて集積回路部2を制御することにより、集積回路部2を適正に制御することができる。例えば、集積回路部2が過熱により破壊されることを防止することができる。
【0049】
なお、本実施形態においては、集積回路部2が形成されている領域と異なる領域に温度センサ部3が形成されている例を示したが、本発明においては、集積回路部2の直上域の少なくとも一部にシート部材8が形成されていてもよい。即ち、シート部材8の直下域に、集積回路部2の少なくとも一部が配置されていてもよい。これにより、シート部材8の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置1のレイアウト面積を低減して小型化を図ることができる。
【0050】
また、温度センサ部3は、半導体集積回路装置1が形成されているチップの1ヶ所に形成されていてもよく、複数の箇所に夫々形成されていてもよい。例えば、チップの中央部及び四隅部の合計5ヶ所に形成されていてもよい。温度センサ部3を複数ヶ所に夫々設け、各温度センサ部3の測定値の平均値を算出することにより、温度測定の精度をより向上させることができる。
【0051】
更に、本実施形態においては、1枚のシート部材8を設けたが、本発明はこれに限定されず、複数枚のシート部材8を設けてもよい。この場合、半導体集積回路装置1の最上層に複数枚のシート部材8を設けることが好ましいが、レイアウト面積を縮小するために、半導体集積回路装置1の最上層及びそれより下層の層に夫々シート部材8を設けてもよい。但し、この場合においても、シート部材8は、集積回路部2が設けられた多層配線層M1よりも上層に設ける必要がある。
【0052】
更にまた、温度センサ部3の構成は図1に示す構成に限定されず、例えば、出力端子Vout1は配線W14に接続されていてもよい。また、多層配線層M1は3層以上の配線層を有していてもよい。
【0053】
次に、本発明の第2の実施形態について説明する。図3は、本実施形態に係る半導体集積回路装置を示す断面図である。なお、図3に示す構成要素のうち、図1に示す構成要素と同じ構成要素には図1と同じ符号を付し、詳細な説明を省略する。図3に示すように、本実施形態に係る半導体集積回路装置11は、集積回路部12にバラクタ素子9が設けられていることを特徴としている。即ち、半導体集積回路装置11はP型シリコン基板PSub及び多層配線層M2から構成されており、集積回路部12及び温度センサ部3が設けられている。そして、集積回路部12にはバラクタ素子9が設けられており、温度センサ部3の出力がバラクタ素子9に入力するようになっている。なお、集積回路部12には、CMOS回路等の素子が設けられていてもよいが、図3においては、集積回路部12におけるバラクタ素子9以外の素子は、図示を省略している。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
【0054】
バラクタ素子9は電圧制御可変容量端子である。バラクタ素子9は、例えば、インダクタ(図示せず)と共にLC共振回路を構成するものであってもよい。そして、このLC共振回路は、例えば、LC−VCO(voltage Controlled Oscillator:電圧制御発振器)の一部であってもよい。
【0055】
バラクタ素子9においては、P型シリコン基板PSubの表面にNウエルNW3が形成されている。そして、NウエルNW3の表面における相互に離隔した2ヶ所の領域に、n+拡散領域N3及びN4が形成されている。多層配線層M2におけるn+拡散領域N3の直上域に相当する部分には、下方、即ちn+拡散領域N3側から上方に向かって、ビアV31、配線W31、ビアV32及び配線W32がこの順に設けられており、これらは直列に接続されている。また、多層配線層M2におけるn+拡散領域N4の直上域に相当する部分には、下方から上方に向かって、ビアV33、配線W33、ビアV34及び配線W34がこの順に設けられており、これらは直列に接続されている。そして、配線W32及びW34はソース・ドレイン端子Vsdに共通接続されている。更に、NウエルNW3におけるn+拡散領域N3とN4との間の領域の直上域には、ゲート絶縁膜(図示せず)が設けられており、このゲート絶縁膜上には、例えばポリシリコンからなるゲート電極G3が設けられている。ゲート電極G3はゲート端子Vgに接続されており、ゲート端子Vgは、温度センサ部3の出力端子Vout1から出力された信号が入力されるようになっている。
【0056】
なお、ビアV31、V33及びゲート電極G3は第1の絶縁層に設けられており、配線W31及びW33は第1の配線層に設けられており、ビアV32及びV34は第2の絶縁層に設けられており、配線W32及びW34は第2の配線層に設けられている。
【0057】
次に、本実施形態に係る半導体集積回路装置11の動作について説明する。前述の第1の実施形態と同様な動作により、温度センサ部3が温度に応じた電位信号を出力端子Vout1から出力する。そして、この電位信号が、集積回路部12のゲート端子Vgに入力される。このため、半導体集積回路装置11の温度が変化すると、シート部材8の抵抗値が変化し、集積回路部12のゲート端子Vgに入力される電位が変化する。
【0058】
これにより、バラクタ素子9において、ソース・ドレイン端子Vsdとゲート端子Vgとの間に印加される電圧が変化する。この結果、NウエルNW3におけるゲート電極G3の直下域における空乏層の厚さが変化し、NウエルNW3とゲート電極G3との間の容量値が変化する。即ち、NウエルNW3に対するゲート電極G3の電位が十分に高いと、バラクタ素子9がアキュムレーションモードになり、容量絶縁膜の実効的な厚さがゲート電極G3の厚さとなるため、NウエルNW3とゲート電極G3との間の容量値が最大になる。この状態から、NウエルNW3に対するゲート電極G3の電位が低下していくと、NウエルNW3におけるゲート電極G3の直下域に空乏層が形成され、実効的な容量絶縁膜の厚さが厚くなり、NウエルNW3とゲート電極G3との間の容量値が低下する。このように、ゲート端子Vgに入力される電位に応じて容量値が変化することにより、半導体集積回路装置11の温度をバラクタ素子9の容量値として取り出すことができる。また、このバラクタ素子9がインダクタと共にLC−VCOを構成している場合は、バラクタ素子9の容量値に応じてLC−VCOが発振する交流信号の周波数が変化する。この結果、半導体集積回路装置11の温度をこのLC−VCOが発振する交流信号の周波数として取り出すことができる。このように、温度センサ部3の出力端子Vout1から出力される信号に基づいて、集積回路部12のバラクタ素子9が制御される。
【0059】
上述の如く、本実施形態においては、半導体集積回路装置11の温度を、容量値又は交流信号の周波数として取り出すことができる。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
【0060】
次に、本発明の第3の実施形態について説明する。図4は、本実施形態に係る半導体集積回路装置を示す断面図である。図4に示すように、本実施形態の特徴は、集積回路部22にボンディングパッド10が設けられていることである。即ち、本実施形態に係る半導体集積回路装置は、P型シリコン基板PSub及び多層配線層M3から構成されており、集積回路部22及び温度センサ部3が設けられている。そして、集積回路部22にはボンディングパッド10が設けられている。なお、図4においては、集積回路部22におけるボンディングパッド10とその周辺部以外の部分、及び温度センサ部3におけるシート部材8以外の部分は、図示を省略されている。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
【0061】
本実施形態においては、多層配線層M3に絶縁材料7からなる絶縁層17が設けられている。絶縁層17は多層配線層M3の最上層である。そして、集積回路部22において、絶縁層17上にボンディングパッド10が設けられている。なお、ボンディングパッド10は、前述の第2の配線層、即ち、接地電位配線GND及び電源電位配線Vccが設けられている配線層に設けられていてもよい。また、ボンディングパッド10は、例えば、アルミニウム等の金属により形成されている。
【0062】
ボンディングパッド10の下方にはビアV35及び配線W35が設けられており、ボンディングパッド10はビアV35を介して配線W35に接続されている。また、例えば、配線W35の下方にはビアV36が設けられており、配線W35はビアV36を介して、P型シリコン基板PSubに接続されている。なお、配線W35は、例えば図1に示す配線W3のように、CMOS回路の入力配線であってもよい。
【0063】
更に、絶縁層17上には、絶縁層17の上面及びボンディングパッド10の端部を覆うように、絶縁材料7からなる絶縁層15が設けられている。そして、温度センサ部3において、絶縁層15上にシート部材8が設けられている。更にまた、絶縁層15上には、絶縁層15の上面及びシート部材8を覆うように、絶縁材料7からなる膜が形成されており、これにより、シート層16が形成されている。なお、絶縁層15及びシート層16におけるボンディングパッド10の端部を除く部分の直上域に相当する領域には、開口部18が形成されており、開口部18において、ボンディングパッド10が露出している。そして、ボンディングパッド10の露出部分には、半田ボール14が搭載されている。半田ボール14にワイヤ配線(図示せず)が接合される。
【0064】
次に、本実施形態の動作について説明する。前述のワイヤ配線に対して、集積回路部22が半田ボール14、ボンディングパッド10、ビアV35及び配線W35を介して信号を入出力する。本実施形態に係る半導体集積回路装置における上記以外の動作は、前述の第1の実施形態と同様である。
【0065】
本実施形態においては、半導体集積回路装置にボンディングパッド10を設け、このボンディングパッド10よりも上層にシート部材8を設けている。これにより、P型シリコン基板PSubからボンディングパッド10までを従来の製造プロセスにより製造し、その後、別工程にてシート部材8を形成することができる。このため、ボンディングパッド10までの製造において既存のプラットフォームを使用することができ、シート部材8を設けることによる製造コストの増加を抑制できる。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
【0066】
なお、本実施形態において、開口部18内を、シート部材8を形成する材料と同じ材料、例えば酸化バナジウムにより埋め込み、ボンディングパッドの表面の高さを、シート部材8の表面の高さと同じにしてもよい。
【0067】
【発明の効果】
以上詳述したように、本発明によれば、モニタ手段を集積回路部よりも上層に設けているため、温度センサにMOSトランジスタの素子構造を利用する温度センサ以外のセンサを使用しても、集積回路部には従来のプラットフォームを使用することができる。また、集積回路部を形成した後に温度モニタ部を形成することができるため、集積回路部を従来の製造プロセスにより形成することができると共に、温度モニタ部を形成する材料により集積回路部及びそれを製造する装置を汚染することがない。この結果、製造コストが低く、性能が高いモノリシック型の温度センサを備えた半導体集積回路装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体集積回路装置を示す断面図である。
【図2】図1に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【図3】本発明の第2の実施形態に係る半導体集積回路装置を示す断面図である。
【図4】本発明の第3の実施形態に係る半導体集積回路装置を示す断面図である。
【図5】従来の温度センサを備えた半導体集積回路装置を示す断面図である。
【図6】図5に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【符号の説明】
1、11、21;半導体集積回路装置
2、12、22;集積回路部
3、23;温度センサ部
4;CMOS回路
5、6;チャネル領域
7;絶縁材料
8;シート部材
9;バラクタ素子
10;ボンディングパッド
14;半田ボール
15、17;絶縁層
16;シート層
18;開口部
D;寄生pn接合ダイオード
G1、G2、G3;ゲート電極
M1、M2、M3、M21;多層配線層
PSub;P型シリコン基板
R;抵抗体
Vg;ゲート端子
Vsd;ソース・ドレイン端子
Vout1、Vout21;出力端子
PW1;Pウエル
NW1、NW2、NW3;Nウエル
P1、P2、P3、P4、P21;p+拡散領域
N1、N2、N3、N4、N21;n+拡散領域
V1〜V9、V11〜V18、V21〜V26、V31〜V36;ビア
W1〜W5、W11〜W13、W21〜W23、W31〜W35;配線
Vcc;電源電位配線
GND;接地電位配線
Claims (8)
- 集積回路部が設けられた半導体基板と、
前記半導体基板上に設けられた多層配線層と、
前記多層配線層上に設けられた第1絶縁膜と、
前記第1絶縁膜上に設けられ、温度に応じて抵抗値が変化する酸化バナジウムから成る温度モニタ部と、
前記温度モニタ部を覆うように、前記第1絶縁膜上に設けられた第2絶縁膜と、
前記第1絶縁膜内に設けられ、前記温度モニタ部と前記多層配線層内の配線とを互いに接続するビアと、
前記温度モニタ部に接続された抵抗体を有し、前記温度モニタ部と前記抵抗体との接続点の電位を検出することにより前記温度を測定する検出手段と、
を有することを特徴とする半導体集積回路装置。 - 前記検出手段の出力に基づいて前記集積回路部が制御されることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記温度モニタ部の直下域に前記集積回路部の少なくとも一部が配置されていることを特徴とする請求項2に記載の半導体集積回路装置。
- 複数の前記温度モニタ部が設けられていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体集積回路装置。
- 前記温度モニタ部よりも下層に設けられたボンディングパッドを有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路。
- 前記温度モニタ部よりも下層に設けられたボンディングパッドを有し、前記酸化バナジウムの形状がシート状であることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記ビアは、前記温度モニタ部の直下域に設けられていることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記検出手段が前記半導体基板の表面に形成された拡散層を有し、前記温度モニタ部と前記拡散層とが、前記ビア及び前記多層配線層内の配線を介して相互に接続されていることを特徴とする請求項7に記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003097294A JP3869815B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体集積回路装置 |
US10/796,248 US6841843B2 (en) | 2003-03-31 | 2004-03-09 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003097294A JP3869815B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004304070A JP2004304070A (ja) | 2004-10-28 |
JP3869815B2 true JP3869815B2 (ja) | 2007-01-17 |
Family
ID=32985515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003097294A Expired - Lifetime JP3869815B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6841843B2 (ja) |
JP (1) | JP3869815B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180058943A1 (en) * | 2016-08-24 | 2018-03-01 | Qualcomm Incorporated | MIDDLE-OF-LINE (MOL) METAL RESISTOR TEMPERATURE SENSORS FOR LOCALIZED TEMPERATURE SENSING OF ACTIVE SEMICONDUCTOR AREAS IN INTEGRATED CIRCUITS (ICs) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864558B2 (en) * | 2001-05-17 | 2005-03-08 | Broadcom Corporation | Layout technique for C3MOS inductive broadbanding |
US6969902B2 (en) * | 2003-03-21 | 2005-11-29 | Texas Instruments Incorporated | Integrated circuit having antenna proximity lines coupled to the semiconductor substrate contacts |
JP3810411B2 (ja) * | 2004-01-23 | 2006-08-16 | Necエレクトロニクス株式会社 | 集積回路装置 |
JP4541717B2 (ja) * | 2004-02-09 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置及びその製造方法 |
JP4541742B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置 |
EP1730506B1 (en) * | 2004-04-02 | 2018-09-26 | Silicon Laboratories Inc. | An integrated electronic sensor |
US7255476B2 (en) * | 2004-04-14 | 2007-08-14 | International Business Machines Corporation | On chip temperature measuring and monitoring circuit and method |
US7223667B2 (en) * | 2004-04-21 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Compensated linearity voltage-control-capacitor device by standard CMOS process |
US7329555B1 (en) * | 2004-07-20 | 2008-02-12 | National Semiconductor Corporation | Method of selectively forming MEMS-based semiconductor devices at the end of a common fabrication process |
US7510323B2 (en) * | 2006-03-14 | 2009-03-31 | International Business Machines Corporation | Multi-layered thermal sensor for integrated circuits and other layered structures |
TW200741959A (en) * | 2006-04-20 | 2007-11-01 | Min-Chang Dong | A die and method fabricating the same |
US20080029824A1 (en) * | 2006-08-02 | 2008-02-07 | International Business Machines Corporation | Esd power clamp in triple well |
JP5498047B2 (ja) * | 2009-04-01 | 2014-05-21 | 株式会社東芝 | 半導体集積回路 |
TWI742613B (zh) * | 2020-04-14 | 2021-10-11 | 聯陽半導體股份有限公司 | 積體電路的溫度感測裝置 |
US11538738B1 (en) * | 2021-07-31 | 2022-12-27 | Texas Instruments Incorporated | Isolated temperature sensor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63300523A (ja) | 1987-05-29 | 1988-12-07 | Nec Corp | 半導体集積回路 |
JPH01302849A (ja) | 1988-05-31 | 1989-12-06 | Fujitsu Ltd | 半導体集積回路装置 |
GB9513420D0 (en) * | 1995-06-30 | 1995-09-06 | Philips Electronics Uk Ltd | Power semiconductor devices |
JPH09229778A (ja) | 1996-02-26 | 1997-09-05 | Hitachi Ltd | Ic化温度センサ |
JP3752796B2 (ja) * | 1997-03-26 | 2006-03-08 | 日産自動車株式会社 | 温度検知回路 |
US6720635B1 (en) * | 1999-12-17 | 2004-04-13 | Motorola, Inc. | Electronic component |
-
2003
- 2003-03-31 JP JP2003097294A patent/JP3869815B2/ja not_active Expired - Lifetime
-
2004
- 2004-03-09 US US10/796,248 patent/US6841843B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180058943A1 (en) * | 2016-08-24 | 2018-03-01 | Qualcomm Incorporated | MIDDLE-OF-LINE (MOL) METAL RESISTOR TEMPERATURE SENSORS FOR LOCALIZED TEMPERATURE SENSING OF ACTIVE SEMICONDUCTOR AREAS IN INTEGRATED CIRCUITS (ICs) |
US10247617B2 (en) * | 2016-08-24 | 2019-04-02 | Qualcomm Incorporated | Middle-of-line (MOL) metal resistor temperature sensors for localized temperature sensing of active semiconductor areas in integrated circuits (ICs) |
Also Published As
Publication number | Publication date |
---|---|
US20040188795A1 (en) | 2004-09-30 |
JP2004304070A (ja) | 2004-10-28 |
US6841843B2 (en) | 2005-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3869815B2 (ja) | 半導体集積回路装置 | |
US7391092B2 (en) | Integrated circuit including a temperature monitor element and thermal conducting layer | |
US7239002B2 (en) | Integrated circuit device | |
US20120293904A1 (en) | Apparatus and method for integrated circuit protection | |
US7544940B2 (en) | Semiconductor device including vanadium oxide sensor element with restricted current density | |
US20100148265A1 (en) | Esd protection device | |
US12044647B2 (en) | Switched capacitor circuit | |
CN105810678B (zh) | 半导体装置 | |
US7741692B2 (en) | Integrated circuit device with temperature monitor members | |
US20200158672A1 (en) | Humidity detecting device and method of determining malfunction | |
KR101146201B1 (ko) | 용량 셀, 집적회로, 집적회로 설계 방법 및 집적회로 제조 방법 | |
US6388511B1 (en) | Filter circuit | |
JP2007157892A (ja) | 半導体集積回路およびその製造方法 | |
JP5124839B2 (ja) | 半導体装置 | |
US7777288B2 (en) | Integrated circuit device and fabrication method therefor | |
TWI678788B (zh) | 半導體結構以及靜電防護裝置 | |
KR100803493B1 (ko) | 전자 디바이스, 전압 변화 측정 방법 및 전자 회로 형성 방법 | |
US6512663B1 (en) | Electrostatic protection device and electrostatic protection circuit | |
JP2005072233A (ja) | 半導体装置 | |
US6576977B1 (en) | Low cost bias technique for dual plate integrated capacitors | |
JPH11220129A (ja) | 半導体装置 | |
JPH0330452A (ja) | 半導体集積回路装置 | |
JPH0468789B2 (ja) | ||
JP2005175014A (ja) | 半導体装置 | |
JP2003297940A (ja) | Mos型可変容量素子および集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051011 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060110 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3869815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |