KR100954920B1 - 인덕터 구조물 - Google Patents

인덕터 구조물 Download PDF

Info

Publication number
KR100954920B1
KR100954920B1 KR1020070131940A KR20070131940A KR100954920B1 KR 100954920 B1 KR100954920 B1 KR 100954920B1 KR 1020070131940 A KR1020070131940 A KR 1020070131940A KR 20070131940 A KR20070131940 A KR 20070131940A KR 100954920 B1 KR100954920 B1 KR 100954920B1
Authority
KR
South Korea
Prior art keywords
wiring
trench
semiconductor substrate
inductor structure
film
Prior art date
Application number
KR1020070131940A
Other languages
English (en)
Other versions
KR20090064660A (ko
Inventor
곽성호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070131940A priority Critical patent/KR100954920B1/ko
Publication of KR20090064660A publication Critical patent/KR20090064660A/ko
Application granted granted Critical
Publication of KR100954920B1 publication Critical patent/KR100954920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

인덕터 구조물이 개시되어 있다. 인덕터 구조물은 반도체 기판에 형성된 트렌치 내측에 배치되는 제 1 배선 및 상기 제 1 배선과 접촉하며 형성되고, 상기 트렌치를 덮는 제 2 배선을 포함한다.
인덕터, 듀얼, 레이어, 구리, 알루미늄

Description

인덕터 구조물{INDUCTOR STRUCTURE}
실시예는 인덕터 구조물에 관한 것이다.
무선통신 기술이 발달함에 따라서 무선통신 장치들의 소형화, 최적화가 대두되었다. 이러한 무선통신 장치들에는 인덕터들, 커패시터들 등이 사용된다.
특히, 인덕터는 발진기들 , 증폭기들 및 신호필터들에 사용된다. 이러한 인덕터는 인덕턴스가 높아야 하고, 저항이 낮아야 한다.
실시예는 저항이 낮고, 외부의 오염으로부터 보호되는 인덕터 구조물에 관한 것이다.
실시예에 따른 인덕터 구조물은 반도체 기판(100)에 형성된 트렌치 내측에 형성되는 제 1 배선 및 상기 제 1 배선과 접촉하며 형성되고, 상기 트렌치를 덮는 제 2 배선을 포함한다.
실시예에 따른 인덕터 구조물은 제 1 배선 및 제 2 배선이 접촉되며 형성되기 때문에, 저항이 낮고 인덕터 구조물의 퀄리티 팩터(quality factor;Q)가 높다.
또한, 제 2 배선은 트랜치를 덮기 때문에, 제 1 배선은 제 2 배선에 의해서 격리된다.
따라서, 제 1 배선에 포함된 물질이 외부로 유출되지 않고, 층간 절연막 등에 포함된 물질이 제 1 배선을 오염시키지 않는다.
도 1은 실시예에 따른 인덕터 구조물을 도시한 평면도이다. 도 2는 도 1에서 I-I`를 따라서 절단한 단면도이다.
도 1 및 도 2를 참조하면, 인덕터 구조물은 반도체 기판(100), 제 1 배선(210), 버퍼막(300), 제 2 배선(220), 질화막(330), 테오스막(340) 및 층간 절연 막(400)을 포함한다.
상기 반도체 기판(100)은 예를 들어, 실리콘 웨이퍼이다. 상기 반도체 기판(100)에는 다수 개의 배선들 및 다수 개의 반도체 소자들이 형성될 수 있다. 상기 반도체 기판(100)으로 사용될 수 있는 물질의 예로서는 단결정 실리콘(single crystalline silicon 등을 들 수 있다.
상기 반도체 기판(100)에는 트랜치가 형성되어 있다. 상기 트랜치의 폭은 예를 들어, 약 2.7 내지 3.7㎛ 이다. 상기 트랜치는 평면에서 보았을 때, 나선 형상을 가진다.
상기 제 1 배선(210)은 상기 트랜치 내측에 배치된다. 상기 제 1 배선(210)의 상면은 상기 반도체 기판(100)의 상면과 동일한 평면에 배치된다.
상기 제 1 배선(210)으로 사용될 수 있는 물질의 예로서는 구리(Cu) 또는 텅스텐(W) 등을 들 수 있으며, 상기 제 1 배선(210)은 평면에서 보았을 때, 나선 형상을 가진다. 또한, 상기 제 1 배선(210)의 폭(W1)은 약 2.5 내지 3.5㎛ 이다.
상기 버퍼막(300)은 상기 반도체 기판(100) 및 상기 제 1 배선(210) 사이에 개재된다. 즉, 상기 버퍼막(300)은 상기 트랜치 내측에 배치되고, 상기 제 1 배선(210)이 상기 버퍼막(300) 내측에 배치된다.
상기 버퍼막(300)은 상기 반도체 기판(100) 및 상기 제 1 배선(210)을 서로 차단한다. 즉, 상기 버퍼막(300)은 상기 제 1 배선(210)에 포함된 물질이 상기 반도체 기판(100)으로 확산되거나, 상기 반도체 기판(100)에 포함된 물질이 상기 제 1 배선(210)으로 확산되는 것을 막는다.
예를 들어, 상기 버퍼막(300)은 상기 제 1 배선(210) 및 상기 반도체 기판(100) 사이에 실리사이드가 형성되는 것을 방지한다.
상기 버퍼막(300)은 산화막 및 배리어 금속막(320)을 포함할 수 있다. 상기 산화막으로 사용되는 물질의 예로서는 실리콘 산화물(SiOx) 등을 들 수 있으며, 상기 배리어 금속막(320)으로 사용되는 물질의 예로서는 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 탄탈륨 실리콘나이트라이드(TaSiN), 티타늄 실리콘나이트라이드(TiSiN) 등을 들 수 있다.
상기 제 2 배선(220)은 상기 제 1 배선(210) 상에 형성된다. 상기 제 2 배선(220)은 상기 제 1 배선(210)을 따라서, 형성되기 때문에, 상기 제 1 배선(210)에 대응하는 형상을 가진다. 즉, 상기 제 2 배선(220)은 나선 형상을 가진다.
또한, 상기 제 2 배선(220)은 상기 트랜치를 덮으며 형성된다. 상기 제 2 배선(220)은 상기 제 1 배선(210)을 덮으며 형성된다. 즉, 상기 제 1 배선(210)의 상면의 전부는 상기 제 2 배선(220)의 하면에 밀착된다.
즉, 상기 제 2 배선(220)의 폭(W2)은 상기 제 1 배선(210)의 폭(W1)보다 크다. 예를 들어, 상기 제 2 배선(220)의 폭은 약 3.7㎛ 내지 약 4.3㎛이다.
상기 제 2 배선(220)으로 사용되는 물질의 예로서는 알루미늄(Al) 등을 들 수 있다.
상기 질화막(330)은 상기 반도체 기판(100) 상에 형성된다. 상기 질화막(330)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물(SiNx) 등을 들 수 있다. 상기 질화막(330)은 상기 트랜치를 노출하는 제 1 홀을 포함한다.
상기 테오스막(340)은 상기 질화막(330) 상에 형성된다. 상기 테오스막(340)으로 사용될 수 있는 물질의 예로서는 테트라에틸 오쏘실리케이트(tetraethyl orthosilicate;TEOS) 등을 들 수 있다. 상기 테오스막(340)은 상기 트랜치를 노출하는 제 2 홀을 포함한다.
상기 질화막(330) 및 상기 테오스막(340)은 상기 반도체 기판(100)에 도전형 불순물의 주입을 막고, 상기 제 2 배선(220)을 형성할 때, 상기 반도체 기판(100)상에 실리사이드가 형성되는 것을 막는다.
상기 층간 절연막(400)은 상기 테오스막(340) 및 상기 제 2 배선(220)을 덮는다. 상기 층간 절연막(400)으로 사용되는 물질의 예로서는 보론-인 도핑된 실리케이트 글라스(boro-phosphonic doped silicated glass;BPSG) 또는 도핑되지 않은 실리케이트 글라스(undoped silicated glass;USG) 등을 들 수 있다.
또한, 상기 제 1 배선(210) 또는 상기 제 2 배선(220)의 양 끝단부에 다른 반도체 소자 등과 전기적으로 연되기 위한 콘택 전극들이 접촉될 수 있다.
상기 제 1 배선(210)은 상기 제 2 배선(220)에 접촉한다. 따라서, 상기 제 1 배선(210) 및 상기 제 2 배선(220)이 결합되어 코일을 형성하므로, 실시예에 따른 인턱터 구조물의 전체적인 저항은 감소된다.
또한, 상기 제 1 배선(210)은 상기 제 2 배선(220)에 의해서 외부와 차단되기 때문에, 상기 제 2 배선(220)으로 사용되는 물질보다 저항은 낮지만, 오염되기 쉬운 금속 등이 상기 제 1 배선(210)으로 사용될 수 있다. 즉, 상기 제 1 배선(210)의 저항은 상기 제 2 배선(220)의 저항보다 작을 수 있다.
따라서, 실시예에 따른 인덕터 구조물의 전체적인 저항은 감소된다.
인덕터의 퀄리티 팩터(quality factor;Q)는 저항에 대한 인덕턴스의 비이다. 실시예에 따른 인덕터 구조물은 저항이 감소되므로 Q가 높아진다.
따라서, 실시예에 따른 인덕터 구조물의 성능은 향상된다.
실시예에 따른 인덕터 구조물은 다음과 같은 방법에 의해서 형성될 수 있다.
반도체 기판(100) 상에 트렌치가 형성되고, 상기 트렌치 및 상기 반도체 기판(100) 상에 산화막 및 배리어 금속막(320)이 차례로 적층되어, 버퍼막(300)이 형성된다.
이후, 상기 트렌치 내측에 구리 시드층이 형성되고, 전기 도금 방법에 의해서, 상기 트렌치 내측에 구리 금속층이 채워진다.
이후, CMP 공정에 의해서, 상기 반도체 기판(100) 및 상기 구리 금속층이 평평해지고, 상기 제 1 배선(210)이 형성된다.
이후, 질화막(330) 및 테오스막(340)이 형성되고, 상기 질화막(330) 및 상기 테오스막(340)은 마스크 공정에 의해서 상기 트렌치를 노출하는 상기 제 1 홀 및 상기 제 2 홀이 형성된다.
이후, 상기 반도체 기판(100) 상에 알루미늄 금속층이 형성되고, 마스크 공정에 의해서, 패터닝되어, 상기 제 2 배선(220)이 형성된다.
이후, 상기 반도체 기판(100) 상에 BPSG 등이 적층되어, 상기 층간 절연막(400)이 형성된다.
도 1은 실시예에 따른 인덕터 구조물을 도시한 평면도이다.
도 2는 도 1에서 I-I`를 따라서 절단한 단면도이다.

Claims (4)

  1. 반도체 기판;
    상기 반도체 기판에 형성된 트렌치 내측에 배치되는 배리어 금속막;
    상기 트렌치 내측에, 상기 배리어 금속막 내측에 배치되는 제 1 배선; 및
    상기 제 1 배선과 직접 접촉하며 형성되고, 상기 트렌치를 덮는 제 2 배선을 포함하는 인덕터 구조물.
  2. 제 1 항에 있어서, 상기 제 1 배선은 구리를 포함하고, 상기 제 2 배선은 알루미늄을 포함하는 인덕터 구조물.
  3. 제 2 항에 있어서, 상기 제 2 배선은 상기 배리어 금속막과 직접 접촉하고,
    상기 제 2 배선의 폭은 상기 트렌치의 폭보다 더 큰 인덕터 구조물.
  4. 제 1 항에 있어서, 상기 제 1 배선의 폭은 2.5 내지 3.5㎛ 이고, 상기 제 2 배선의 폭은 3.5 내지 4.5㎛인 인덕터 구조물.
KR1020070131940A 2007-12-17 2007-12-17 인덕터 구조물 KR100954920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070131940A KR100954920B1 (ko) 2007-12-17 2007-12-17 인덕터 구조물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070131940A KR100954920B1 (ko) 2007-12-17 2007-12-17 인덕터 구조물

Publications (2)

Publication Number Publication Date
KR20090064660A KR20090064660A (ko) 2009-06-22
KR100954920B1 true KR100954920B1 (ko) 2010-04-27

Family

ID=40993193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131940A KR100954920B1 (ko) 2007-12-17 2007-12-17 인덕터 구조물

Country Status (1)

Country Link
KR (1) KR100954920B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430636B1 (ko) 2018-03-08 2022-08-09 삼성전기주식회사 코일 부품
KR102029582B1 (ko) * 2018-04-19 2019-10-08 삼성전기주식회사 코일부품 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145386A (ja) 1997-11-10 1999-05-28 Matsushita Electron Corp インダクタ素子およびその製造方法
KR20040085617A (ko) * 2003-04-01 2004-10-08 주식회사 하이닉스반도체 인덕터 형성방법
KR20050081008A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 인덕터의 제조 방법
KR100763224B1 (ko) 2006-02-08 2007-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145386A (ja) 1997-11-10 1999-05-28 Matsushita Electron Corp インダクタ素子およびその製造方法
KR20040085617A (ko) * 2003-04-01 2004-10-08 주식회사 하이닉스반도체 인덕터 형성방법
KR20050081008A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 인덕터의 제조 방법
KR100763224B1 (ko) 2006-02-08 2007-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090064660A (ko) 2009-06-22

Similar Documents

Publication Publication Date Title
US20220359646A1 (en) Backside capacitor techniques
KR101332116B1 (ko) 쓰루 웨이퍼 비아 및 이것의 제조 방법
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
KR102109218B1 (ko) 고주파 반도체 장치 및 그 제조 방법
US8748308B2 (en) Through wafer vias and method of making same
US8039962B2 (en) Semiconductor chip, method of fabricating the same and stack package having the same
US7863747B2 (en) Semiconductor chip, method of fabricating the same and semiconductor chip stack package
US7268434B2 (en) Semiconductor device and method of manufacturing the same
US20060234443A1 (en) MIM capacitor and method of fabricating same
US8736018B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20050067701A1 (en) Metal-insulator-metal capacitor and method of fabrication
US9728490B2 (en) Semiconductor devices and methods of manufacturing the same
US9633949B2 (en) Copper etching integration scheme
JP2006512787A (ja) キャパシタおよびその製造方法
KR102423309B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
KR100889556B1 (ko) 반도체 소자의 인덕터 및 그 제조방법
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
KR100954920B1 (ko) 인덕터 구조물
US11289568B2 (en) Reduction of electric field enhanced moisture penetration by metal shielding
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
US20230215802A1 (en) Conductive structures and methods of fabrication thereof
US7743482B2 (en) Fabricating method of a semiconductor device
KR100922558B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100682246B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee