CN1619324A - 具有透湿窗的铜互连线可靠性测量的测试图案及其制造方法 - Google Patents

具有透湿窗的铜互连线可靠性测量的测试图案及其制造方法 Download PDF

Info

Publication number
CN1619324A
CN1619324A CNA2004100907937A CN200410090793A CN1619324A CN 1619324 A CN1619324 A CN 1619324A CN A2004100907937 A CNA2004100907937 A CN A2004100907937A CN 200410090793 A CN200410090793 A CN 200410090793A CN 1619324 A CN1619324 A CN 1619324A
Authority
CN
China
Prior art keywords
copper interconnection
interconnection lines
interlayer insulating
insulating film
moisture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100907937A
Other languages
English (en)
Other versions
CN100410676C (zh
Inventor
金相荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Key Foundry Co Ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1619324A publication Critical patent/CN1619324A/zh
Application granted granted Critical
Publication of CN100410676C publication Critical patent/CN100410676C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

揭示一种具有透湿窗而能可靠性测量铜互连线的测试图案，及其制造方法。此方法的步骤包括：于基板上形成第一层间绝缘层；第一层间绝缘层内嵌入多个底部铜互连线；在多个底部铜互连线和第一层间绝缘层上形成第二层间绝缘层；第二层间绝缘层嵌入多个顶部铜互连线，并经由多个接触孔连接至多个底部铜互连线；以及多个顶部铜互连线上覆盖钝化层，其具有在电迁移测试时可透湿的多个透湿窗。

Description

具有透湿窗的铜互连线可靠性测量的测试图案及其制造方法
技术领域
本发明是关于一种测试图案的方法，以及更明确而言是关于一种能测量电迁移的测试图案。
背景技术
测量电迁移(EM)的方法被用于半导体装置的互连线的可靠性测试。一般而言，金属原子移动的EM现象发生于半导体装置之间，更明确而言发生于半导体装置内的金属互连线之间。EM现象造成半导体装置的劣化及操作上的错误。因此，制造半导体装置过程中必需通过金属互连线间产生EM现象的精密测量以了解导致上述问题的原因，因而可采取解决该问题的适当对策。
测量封装级EM已有一种典型测量EM现象的方法。然而，此方法需较高的封装成本、较大的设备投资及较长测量EM现象的时间。近期，由于半导体装置的研发上极为竞争，故此种测试方法不仅研发成本较高并且因担误研发时间而造成极严重后果。
为克服此问题，建议使用一种测量晶片级EM的方法。此测量晶片级EM的方法为执行于封装过程未完成之前。上述方法和一般测量晶片级EM方法比较可减少时间和成本的浪费。
图1A为测量EM的常规铜互连线构造的俯视图。图1B为图1A中沿A-A’方向的常规铜互连线构造的剖面图。图1C为图1A中沿B-B’方向的常规铜互连线构造的剖面图。
参考图1A，多个底部金属图案10经由多个链状构造的接触孔30连接至多个顶部金属图案20。各顶部金属图案20连接至多个相应的铝垫40。
参考图1B，所述多个铜互连线10形成于底层11，即形成于半导体基板(未显示)上的绝缘层。虽然未显示，但该多个底部铜互连线10为经由多个形成于底层11的接点连接至芯片的反应区或其它区。并且该多个底部铜互连线10以相同距离形成于底层11。
接着，多个底部铜互连线10之间形成绝缘的第一层间绝缘层12。然后，多个底部铜互连线10和第一层间绝缘层12上形成金属间绝缘层13。金属间绝缘层13上以相同距离形成多个顶部铜互连线20。其中，多个底部铜互连线10和多个顶部铜互连线20经由多个接触孔30相互连接。
多个顶部铜互连线20通过第二层间绝缘层14而绝缘，以及形成完全覆盖多个底部铜互连线10和第二层间绝缘层14的钝化层15。
参考图1C，多个底部铜互连线10的一通过通过金属间绝缘层13的多个接触孔30而电连接至多个顶部铜互连线20的两个。因此，形成一种链状接点构造。
通过蚀刻过程在多个顶部铜互连线20上形成未示于图上的钝化层。
然而，具有上述铜互连线构造的晶片级EM测量方法的最终结果会因每次测试的条件而改变。测量时因滑动过铝垫的现象会造成资料的错误判读。同时，钝化层的过程缺陷所造成的布线失效亦可能造成错误的判读。
发明内容
因此，本发明的目的为提供一种具有透湿窗的铜互连线以可靠性测量的测试图案，及其制造方法，其通过形成穿透入层间绝缘层的透湿窗而能在较实际测量的更严酷的状况下测量EM。
根据本发明的一方面，提供一种铜互连线的可靠性测量的测试图案，其包括：一半导体基板；形成于基板上的第一层间绝缘层；嵌入第一层间绝缘层内的多个底部铜互连线；多个底部铜互连线和第一层间绝缘层上的第二层间绝缘层；嵌入第二层间绝缘层的多个顶部铜互连线，并经由多个接触孔连接至多个底部铜互连线；以及覆盖多个顶部铜互连线的钝化层，其具有在电迁移测试时可透湿的多个透湿窗。
根据本发明的另一方面，提供一种制造具有透湿窗的可靠性测量铜互连线的测试图案的方法，其步骤包括：于基板上第二层间绝缘层内形成一沟槽；在多个底部铜互连线和第一层间绝缘层上形成第二层间绝缘层；通过双嵌蚀刻过程形成埋入第二层间绝缘层内的多个顶部铜互连线，并经由多个接触孔将其连接至多个底部铜互连线；以及形成钝化层，其具有EM测量时可透湿的多个透湿窗并且覆盖第二层间绝缘层和多个顶部铜互连线。
根据本发明进一步的方面，提供一种制造具有透湿窗的可靠性测量铜互连线的测试图案的方法，其步骤包括：形成经由多个接触孔连接至多个顶部铜互连线的多个底部铜互连线；形成钝化层，其具有在可靠性测量时可透湿入多个顶部铜互连线的顶部的透湿窗；在空气中测量多个顶部铜互连线和多个底部铜互连线的电阻；通过加热板的加热再一次测量多个顶部铜互连线和多个底部铜互连线的电阻；以及使多个底部铜互连线和多个顶部铜互连线在大的电阻变化点而完成可靠性测量。
附图说明
本发明的上述和其它目的及特性可通过下列配合附图的较佳具体例的说明而获得更清础的了解，其为：
图1A为EM测量的常规铜互连线构造的俯视图；
图1B为图1A中沿A-A’方向的常规铜互连线构造的剖面图；
图1C为图1A中沿B-B’方向的常规铜互连线构造的剖面图；
图2A为具有根据本发明较佳具体例的透湿窗的铜互连线可靠性测量的测试图案配置图；
图2B为图2A中沿C-C’方向的剖面图；
图3A至3D为制造方法的剖面图，其根据图2A中所示C-C’线的铜互连线可靠性测量的测试图案；以及
图4为具有和不具有透湿窗的测试图案在晶片上的EM测试结果。
具体实施方式
一种具有透湿窗的铜互连线可靠性测量的测试图案的测试方法，及其制造方法，其将根据本发明较佳具体例并参考附图做更详细的说明。
本发明是关于一种利用透湿的铜原子扩散现象的EM测量方法。一般而言，透湿入层间绝缘层或层间绝缘层的铜互连线周围的湿度会造成铜互连线的铜原子流入层间绝缘层的扩散现象。
例如，本发明利用铜原子因湿度而导致的扩散现象；以及更明确而言，其理论基于若未强迫性使铜原子产生扩散现象即无法使阻隔层发生失效，而降低铜互连线的实际EM测试中发生失效的可靠性。
为减少EM测量失败的机会，因此通过形成可产生湿度的透湿窗而在比实际EM测试更严格的条件下进行EM测量。
若在比实际EM测试更严格条件下进行EM测试而仍能获得合格的结果，则表示实际的铜互连线具有良好的EM性质。
根据本发明一较佳的具体例中，更详细说明具有透湿窗的铜互连线的可靠性测量的测试图案，及其制造方法。
图2A为根据本发明一较佳具体例说明具有透湿窗的铜互连线可靠性测量的测试图案的配置。
参考图2A，以链状经由多个接触孔112相连接的多个测试图案组TP1和TP2为具有两个多个底部铜互连线105连接至一个多个顶部铜互连线113的区段的结合体，即两个多个底部铜互连线105经由置于多个底部铜互连线105的两端点的多个接触孔112连接至一个多个顶部铜互连线113的构造。各区段的顶部铜互连线113为连接至各相应的铝垫116。因此，一区段包括连接至一铝垫116的一顶部铜互连线113及一底部铜互连线。上述测试图案组的构造和图1A中所示相同。
本发明可形成多个透湿窗118A和118B而因此在测试中可流入湿度。透湿窗118A和118B形成于含一测试图案组的多个顶部铜互连线113之间，或介于多个测试图案组之间。其中，组件编号为118A的透湿窗和形成于多个测试图案组之间的透湿窗118B比较其长度相对短。
图2B为图2A中沿C-C’方向的剖面图。
参考图2B，第一层间绝缘层101和第一蚀刻阻隔层102为堆栈于具有如晶体管的装置的基板上(未显示)。具有底部铜互连线的第一沟槽103形成于第一层间绝缘层101和第一蚀刻阻隔层102。第一扩散阻隔层104形成于第一沟槽103内并且底部铜互连线105充填于第一沟槽103内被第一扩散阻隔层104所包围的空间。
金属间绝缘层106、第二蚀刻阻隔层107和第二层间绝缘层108为堆栈于底部铜互连线105和第一蚀刻阻隔层102上。多个通孔110形成于金属间绝缘层106和第二蚀刻阻隔层107的堆栈层内。多个第二沟槽109形成于第二层间绝缘层108内。多个第二沟槽109和多个通孔110为利用一般双镶嵌法形成的双镶嵌图案。多个第二沟槽109为线型图案，以及多个通孔110为孔型图案。
接着，在多个第二沟槽109和多个通孔110内形成第二扩散阻隔层111。形成多个顶部铜互连线113和多个接触孔112以充填多个第二沟槽109和多个通孔110内的第二扩散阻隔层111所包围的空间。其中，多个顶部铜互连线113和多个接触孔112具有相同的构造。在利用电镀法形成多个顶部铜互连线113和多个接触孔112之后，经化学和机械研磨(CMP)过程使其呈平滑表面。
接着，于多个顶部铜互连线113和第二层间绝缘层108上堆栈第三蚀刻阻隔层114和钝化层115。第三蚀刻阻隔层114和钝化层115内形成透湿窗118A。其中，透湿窗118A形成不暴露出多个顶部铜互连线113的形状。因此，钝化层115和第三蚀刻阻隔层114具有覆盖多个顶部铜互连线113的多个透湿窗118A。透湿窗118A不直接暴露出多个顶部铜互连线113的原因为避免湿度经由透湿窗118A流入的直接接触而造成多个顶部铜互连线113的氧化。
参考第2A至2B图，第一蚀刻阻隔层102、第二蚀刻阻隔层107和第三蚀刻阻隔层114为由氮化硅(Si3N4)所形成。第一扩散阻隔层104和第二扩散阻隔层111可避免多个底部铜互连线105和多个顶部铜互连线113的铜原子扩散入第一层间绝缘层101、第二层间绝缘层108和金属间绝缘层106，因氮化钛(TiN)、钛和钛/氮化钛可堆栈于氧化物上。
参考图3A，表面具有如晶体管的装置的基板上(未显示)形成第一层间绝缘层101和第一蚀刻阻隔层102。然后，同时蚀刻第一蚀刻阻隔层102和第一层间绝缘层101而形成第一沟槽103。
接着，基板上形成第一扩散阻隔层104和铜层以充填第一沟槽103。然后，经由CMP过程形成多个底部铜互连线105使第一蚀刻阻隔层102上的全部铜层仅存留在第一沟槽103内。其中，多个底部铜互连线105可充填于第一沟槽103内第一扩散阻隔层104所包围的空间，以及第一扩散阻隔层104可避免多个底部铜互连线105的铜原子氧化时扩散入第一层间绝缘层101。
接着，包括多个底部铜互连线105的第一蚀刻阻隔层102上堆栈金属间绝缘层106、第二蚀刻阻隔层107和第二层间绝缘层108。然后，经由双嵌蚀刻过程在具有线型的多个第二沟槽底下形成暴露出一部分多个底部铜互连线105的多个通孔110。
参考图3B，为充填多个第二沟槽109和多个通孔110，在第二沟槽109的各边形成第二扩散阻隔层111和铜层。然后，充填多个第二沟槽109内第二扩散阻隔层111所包围的空间而形成多个接触孔112和多个顶部铜互连线113。第二扩散阻隔层111可避免多个顶部铜互连线113和多个接触孔112的铜原子氧化时扩散入金属间绝缘层106和第二层间绝缘层108。
参考图3C，第三蚀刻阻隔层114和钝化层115依序堆栈在具有多个顶部铜互连线113的第二层间绝缘层108上。其中，第三蚀刻阻隔层114可避免在其后形成铝垫和透湿窗的钝化层蚀刻过程中造成第二层间绝缘层108的回蚀。
接着，利用钝化层上的光敏层和蚀刻过程透过屏蔽形成一垫罩(padmask)(未显示)。之后，钝化层115和第三蚀刻阻隔层114利用垫罩做为屏蔽而依序进行垫蚀刻过程。在多个顶部铜互连线113的末端形成暴露的开口。然后，通过沉积多个铝垫于具有开口的顶部铜互连线113的各边并进行具有开口的顶部铜互连线113的蚀刻过程而形成如图2A中所示的多个铝垫116。其中，如图2A中所示的多个铝垫116为连接至各相应的顶部铜互连线113而使其可找出显示失败结果的多个顶部铜互连线。
接着，再于钝化层115上形成光敏层并经由另外的屏蔽和蚀刻过程形成产生透湿窗的多个透湿窗屏蔽117。然后，利用透湿窗屏蔽117做为蚀刻屏蔽进行一部分钝化层115和第三蚀刻阻隔层114的蚀刻过程而形成透湿窗118A。其中，组件编号为118A的多个透湿窗和示于图2A中的透湿窗比较其长度相对短。
参考图3D，其已除去透湿窗屏蔽。经由上述一系列的过程使一部分第二层间绝缘层108暴露于透湿窗118A之下。亦即，具有线型的多个透湿窗118A为位于第二层间绝缘层108的顶部铜互连线113之间。
示于图2A中形成于测试图案组的各区段间的多个透湿窗118A以多个接触孔连接而形成链状构造。组件编号为118B的其它透湿窗为介于测试图案组之间的长透湿窗。
如上所述，在形成透湿窗118A和118B之后，空气中的湿度可经由多个透湿窗118A和118B而流入第二层间绝缘层108。然后流入第二层间绝缘层的湿度在EM测试期间再扩散入多个顶部铜互连线113的侧壁，因而可在劣化条件下进行EM测试。
接着，于下述说明根据本发明的铜互连线的EM测试方法。
为观察EM现象，先测量测试图案在空气中的电阻。然后，将晶片置于加热板上，并在350℃下进行热处理。之后，再一次测量其电阻然后比较其结果。
当比较结果时，应在电阻有较大变化时结束其EM测量点。其中，较大的电阻变化点代表空气中湿度经由透湿窗流入的瞬间。然后，进行流入的湿度的热处理。在进行流入湿度的热处理时，强迫使多个底部铜互连线105和多个顶部铜互连线113的铜原子产生扩散作用。因此，可加大多个铜互连线的电阻变化。
若显示极佳的EM测试结果，即表示电阻几乎未受到改变，因此证明该多个铜互连线为良品。若显示失败的EM测试结果，则表示电阻产生极大的改变，因此可证明该多个铜互连线为劣品。
图4为有和无透湿窗的晶片的测试图案在EM测试后的结果。参考图4，G符号代表”良品”，F符号代表”劣品”，而X符号代表在热处理之前已”损坏”。白底色矩形代表无透湿窗的测试图案，以及阴影线矩形代表具有透湿窗的测试图案。图4为透湿窗流入的湿度经1小时热处理之后所获得的测试结果。
参考图4，在1小时热处理的EM测试中，具有透湿窗的测试图案产生F的机率较无透湿窗的测试图案为高。例如，无透湿窗的测试图案中无芯片受热处理的影响而产生F。然而，具有透湿窗的测试图案的17个芯片中除三个标示X符号的芯片在加热处理前已损坏之外仅两个芯片未产生F。
根据本发明较佳的具体例，多个底部铜互连线105和多个顶部铜互连线113为由纯铜所制成。然而，可利用铜化合物金属形成该多个底部和顶部铜互连线。亦可利用溅镀法取代形成铜层的电镀法。此外，可利用蚀刻法取代研磨铜层表面的CMP法。
本发明通过在测试图案构造上形成多个透湿窗以在EM测量中强迫性促进铜原子的扩散作用。
并且，本发明利用能加速铜原子扩散的测试图案，因而可获得一种极快速的反馈。因此，能适时地制造出半导体装置。
本发明申请案的主题是关于2003年11月18日向韩国专利商标局提出的韩国专利申请案号KR2003-0081395，将其完整内容纳入于此以供参考。
本发明虽然引用某些较佳具体例做为说明，但是熟习本技艺的技术者应了解其各种变化和改良并未偏离本发明，并属于下述权利要求的范围内。
本案摘要附图的元件符号简单说明：
    101            第一层间绝缘层
    102            第一蚀刻阻隔层
    103            第一沟槽
    104            第一扩散阻隔层
    105            底部铜互连线
    106            金属间绝缘层
    107            第二蚀刻阻隔层
    108            第二层间绝缘层
    109            第二沟槽
    110            通孔
    111            第二扩散阻隔层
    112            接触孔
    113            顶部铜互连线
    114            第三蚀刻阻隔层
    115            钝化层
    116            铝垫
    118A           透湿窗
主要组件符号说明
10                 底部铜互连线
11                 底层
12                 第一层间绝缘层
13                 金属间绝缘层
14                 第二层间绝缘层
15             钝化层
20             顶部铜互连线
30             接触孔
40             铝垫
101            第一层间绝缘层
102            第一蚀刻阻隔层
103            第一沟槽
104            第一扩散阻隔层
105            底部铜互连线
106            金属间绝缘层
107            第二蚀刻阻隔层
108            第二层间绝缘层
109            第二沟槽
110            通孔
111            第二扩散阻隔层
112            接触孔
113            顶部铜互连线
114            第三蚀刻阻隔层
115            钝化层
116            铝垫
117            透湿窗屏蔽
118A，118B     透湿窗
TP1，TP2       测试图案组

Claims (13)

1.一种制造测试图案的方法，其能可靠性测量具有透湿窗的铜互连线，其包括：
半导体基板；
形成于基板上的第一层间绝缘层；
嵌入第一层间绝缘层内的多个底部铜互连线；
多个底部铜互连线和第一层间绝缘层上的第二层间绝缘层；
嵌入第二层间绝缘层的多个顶部铜互连线，并经由多个接触孔连接至多个底部铜互连线；以及
覆盖多个顶部铜互连线的钝化层，其具有在电迁移测试时可透湿的多个透湿窗。
2.如权利要求1所述的方法，其中该测试图案进一步包括至少一铝垫，其通过通过多个透湿窗周围的一部分钝化层而连接至多个顶部铜互连线且接触探头以便于测试EM。
3.如权利要求1所述的方法，其中多个底部铜互连线和多个顶部铜互连线被扩散阻隔层所包围以避免铜原子的扩散。
4.如权利要求2所述的方法，其中多个底部铜互连线和多个顶部铜互连线被扩散阻隔层所包围以避免铜原子的扩散。
5.如权利要求1所述的方法，其中透湿窗为一种开口于第二层间绝缘层顶部的线型窗，其可使湿度经由第二层间绝缘层流入顶部铜互连线。
6.如权利要求2所述的方法，其中具有开口于第二层间绝缘层顶部的多个线型透湿窗可使湿度经由第二层间绝缘层流入多个顶部铜互连线。
7.一种制造测试图案的方法，其能可靠性测量具有透湿窗的铜互连线，其步骤包括：
于基板上第一层间绝缘层内形成一沟槽；
在多个底部铜互连线和第一层间绝缘层上形成第二层间绝缘层；
通过双嵌蚀刻过程形成埋入第二层间绝缘层内的多个顶部铜互连线，并经由多个接触孔将其连接至多个底部铜互连线；以及
形成钝化层，其具有EM测量时可透湿的多个透湿窗并且覆盖第二层间绝缘层和多个顶部铜互连线。
8.如权利要求7所述的方法，其中形成钝化层的步骤包括：
形成覆盖第二层间绝缘层和多个顶部铜互连线的钝化层；
进行钝化层的垫蚀刻过程而使顶部铜互连线开口于一边；
形成连接至各相应顶部铜互连线的多个铝垫；以及
在钝化层和多个铝垫上形成透湿窗屏蔽。
9.如权利要求7所述的方法，其中透湿窗为开口于第二层间绝缘层的顶部以使湿度经由第二层间绝缘层流入顶部铜互连线的线型窗。
10.如权利要求8所述的方法，其中透湿窗为开口于第二层间绝缘层的顶部以使湿度经由第二层间绝缘层流入顶部铜互连线的线型窗。
11.如权利要求7所述的方法，其中多个底部铜互连线和多个顶部铜互连线被扩散阻隔层所包围以避免铜原子的扩散。
12.一种制造测试图案的方法，其能可靠性测量具有透湿窗的铜互连线，其步骤包括：
形成经由多个接触孔连接至多个顶部铜互连线的多个底部铜互连线；
形成钝化层，其具有在可靠性测量时可透湿入多个顶部铜互连线的顶部的透湿窗；
在空气中测量多个顶部铜互连线和多个底部铜互连线的电阻；
通过加热板的加热再一次测量多个顶部铜互连线和多个底部铜互连线的电阻；以及
在多个底部铜互连线和多个顶部铜互连线的电阻变化是大的点处完成可靠性测量。
13.如权利要求12所述的方法，其中透湿窗为一种开口于第二层间绝缘层顶部的线型窗，其可使湿度经由第二层间绝缘层流入顶部铜互连线。
CNB2004100907937A 2003-11-18 2004-11-11 具有透湿窗的铜互连线可靠性测量的测试图案及其制造方法 Active CN100410676C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030081395 2003-11-18
KR1020030081395A KR100570070B1 (ko) 2003-11-18 2003-11-18 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법
KR10-2003-0081395 2003-11-18

Publications (2)

Publication Number Publication Date
CN1619324A true CN1619324A (zh) 2005-05-25
CN100410676C CN100410676C (zh) 2008-08-13

Family

ID=34567785

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100907937A Active CN100410676C (zh) 2003-11-18 2004-11-11 具有透湿窗的铜互连线可靠性测量的测试图案及其制造方法

Country Status (4)

Country Link
US (1) US7588950B2 (zh)
KR (1) KR100570070B1 (zh)
CN (1) CN100410676C (zh)
TW (1) TWI358100B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839922A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法
CN108447797A (zh) * 2018-03-20 2018-08-24 长江存储科技有限责任公司 金属电迁移测试结构及使用该结构的金属电迁移测试方法
CN113224035A (zh) * 2021-01-26 2021-08-06 上海华力微电子有限公司 半导体测试结构及测试方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2521165B1 (en) 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
US8518825B1 (en) * 2012-12-24 2013-08-27 Shanghai Huali Microelectronics Corporation Method to manufacture trench-first copper interconnection
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
JPH03203343A (ja) * 1989-12-29 1991-09-05 Tokyo Electron Ltd 検査方法
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JPH10135298A (ja) * 1996-10-31 1998-05-22 Mitsubishi Electric Corp 配線の信頼性評価装置及びその方法
JP2956830B2 (ja) * 1996-11-21 1999-10-04 日本電気株式会社 半導体装置の製造方法
US5920081A (en) * 1997-04-25 1999-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of a bond pad to prevent testing probe pin contamination
JP3682151B2 (ja) * 1997-06-27 2005-08-10 株式会社東芝 配線評価方法および配線評価装置
JP2972662B2 (ja) 1997-07-11 1999-11-08 松下電子工業株式会社 半導体装置
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6163161A (en) * 1998-08-26 2000-12-19 Intel Corporation Directed self-heating for reduction of system test time
KR20000075237A (ko) 1999-05-31 2000-12-15 윤종용 신뢰성 향상을 위한 반도체 메모리 장치의 제조 방법
US6756674B1 (en) * 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
US6897475B2 (en) * 2003-04-21 2005-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure and related methods for evaluating stress-induced voiding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839922A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法
CN108447797A (zh) * 2018-03-20 2018-08-24 长江存储科技有限责任公司 金属电迁移测试结构及使用该结构的金属电迁移测试方法
CN113224035A (zh) * 2021-01-26 2021-08-06 上海华力微电子有限公司 半导体测试结构及测试方法
CN113224035B (zh) * 2021-01-26 2024-03-15 上海华力微电子有限公司 半导体测试结构及测试方法

Also Published As

Publication number Publication date
KR100570070B1 (ko) 2006-04-10
US20050106764A1 (en) 2005-05-19
TWI358100B (en) 2012-02-11
TW200518252A (en) 2005-06-01
KR20050047648A (ko) 2005-05-23
CN100410676C (zh) 2008-08-13
US7588950B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
US11756931B2 (en) Chip package structure with molding layer
CN1139122C (zh) 半导体器件及其制造方法
CN1118088C (zh) 半导体装置及其制造方法
CN1231960C (zh) 能够抑制电流在焊盘里集中的半导体器件及其制造方法
CN1199264C (zh) 内插器及其制造方法
CN1893020A (zh) 半导体器件及其制造方法
CN1499626A (zh) 半导体器件及其制造方法
CN1638108A (zh) 一种制造半导体器件的方法
CN1298054C (zh) 存储器与逻辑电路混合形成于一芯片的半导体器件及其制法
CN101064294A (zh) 电路装置及电路装置的制造方法
CN1237613C (zh) 半导体器件及其制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1534777A (zh) 具有保护环的半导体器件
CN1722370A (zh) 半导体装置的制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1484304A (zh) 半导体器件及其制造方法
CN1532927A (zh) 具有多层互连结构的半导体器件以及制造该器件的方法
CN101185164B (zh) 碳纳米管键合焊盘结构及其制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1728341A (zh) 半导体装置的制造方法
CN101047163A (zh) 半导体器件及其制造方法
CN1893034A (zh) 半导体器件
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1819181A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MAGNACHIP SEMICONDUCTOR LTD

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20080718

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080718

Address after: North Chungcheong Province

Patentee after: MagnaChip Semiconductor, Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: HYNIX SEMICONDUCTOR Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201022

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Han Guozhongqingbeidao

Patentee before: MagnaChip Semiconductor, Ltd.