TWI358100B - Test pattern for reliability measurement of copper - Google Patents

Test pattern for reliability measurement of copper Download PDF

Info

Publication number
TWI358100B
TWI358100B TW093119526A TW93119526A TWI358100B TW I358100 B TWI358100 B TW I358100B TW 093119526 A TW093119526 A TW 093119526A TW 93119526 A TW93119526 A TW 93119526A TW I358100 B TWI358100 B TW I358100B
Authority
TW
Taiwan
Prior art keywords
insulating layer
interlayer insulating
copper
interconnects
copper interconnect
Prior art date
Application number
TW093119526A
Other languages
English (en)
Other versions
TW200518252A (en
Inventor
Sang-Young Kim
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW200518252A publication Critical patent/TW200518252A/zh
Application granted granted Critical
Publication of TWI358100B publication Critical patent/TWI358100B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

1358100 修正本 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種測試圖案的方法,以及更明確而言 係關於一種能測量電遷移的測試圖案。 【先前技術】 測量電遷移(EM)的方法被用於半導體裝置之互連線的 可靠性測試。一般而言,金屬原子移動的EM現象發生於 半導體裝置之間’更明確而言發生於半導體裝置內的金屬 互連線之間。EM現象造成半導體裝置的劣化及操作上的錯 誤。因此’製造半導體裝置過程中必需藉由金屬互連線間 產生EM現象的精密測量以瞭解導致上述問題的原因,因 而可採取解決該問題的適當對策。 測量封裝級EM已有一種典型測量EM現象的方法。然 而’此方法需較高的封裝成本、較大的設備投資及較長測 量EM現象的時間。近期,由於半導體裝置的硏發上極爲 競爭’故此種測試方法不僅硏發成本較高並且因擔誤硏發 時間而造成極嚴重後果。 爲克服此問題,建議使用一種測量晶圓級EM的方法。 此測量晶圓級EM的方法爲執行於封裝製程未完成之前。 上述方法和一般測量晶圓級EM方法比較可減少時間和成 本的浪費。 第1A圖爲測量EM之習知銅互連線構造的俯視圖。第 1 B圖爲第1 A圖中沿A-A’方向之習知銅互連線構造的剖面 圖。第1C圖爲第1A圖中沿B-B’方向之習知銅互連線構造 修正本 的剖面圖。 參考第1A圖,多數個底部金屬圖案10經由多數個鏈 狀構造的通孔接觸30連接至多數個頂部金屬圖案20。各 頂部金屬圖案20連接至多數個相應的鋁墊40。 參考第1B圖,多數條銅互連線10形成於底層11,即 形成於半導體基板(未顯示)上的絕緣層。雖然未顯示,但 該多數條底部銅互連線10爲經由多數個形成於底層11的 接點連接至晶片的反應區或其他區。並且該多數條底部銅 互連線10以相同距離形成於底層11。 接著,多數條底部銅互連線10之間形成絕緣的第一層 間絕緣層1 2 »然後,多數條底部銅互連線1 〇和第一層間 絕緣層1 2上形成金屬間絕緣層1 3。金屬間絕緣層1 3上以 相同距離形成多數條頂部銅互連線20。其中,多數條底部 銅互連線1 〇和多數條頂部銅互連線2 0經由多數個通孔接 觸3 0相互連接。 多數條頂部銅互連線2 0藉由第二層間絕緣層1 4而絕 緣’以及形成完全覆蓋多數條底部銅互連線1 0和第二層間 絕緣層1 4的鈍化層1 5。 參考第1C圖,多數條底部銅互連線10之一藉由通過 金屬間絕緣層13的多數個通孔接觸30而電連接至兩處多 數條頂部銅互連線2 0。因此,形成一種鏈狀接點構造。 藉由蝕刻製程在多數條頂部銅互連線2 0上形成未示於 圖上的鈍化層。 然而,具有上述銅互連線構造之晶圓級EM測量方法 1358100 修正本 的最終結果會因每次測試的條件而改變。測量時因滑動過 鋁墊的現象會造成資料的錯誤判讀。同時,鈍化層的製程 .缺陷所造成的佈線失效亦可能造成錯誤的判讀。 【發明內容】 因此,本發明之目的爲提供一種具有透溼窗之銅互連 線以可靠性測量的測試圖案,及其製造方法,其藉由形成 穿透入層間絕緣層的透溼窗而能在較實際測量的更嚴酷的 狀況下測量EM。 根據本發明的一態樣,提供一種銅互連線之可靠性測 量的測試圖案,其包括:一半導體基板;形成於基板上的 第一層間絕緣層;嵌入第一層間絕緣層內的多數條底部銅 互連線;多數條底部銅互連線和第一層間絕緣層上的第二 層間絕緣層;嵌入第二層間絕緣層的多數條頂部銅互連 線,並經由多數個通孔接觸連接至多數條底部銅互連線; 以及覆蓋多數條頂部銅互連線的鈍化層,其具有在電遷移 測試時可透溼的多數個透溼窗。 根據本發明的另一態樣,提供一種製造具有透溼窗之 可靠性測量銅互連線之測試圖案的方法,其步驟包括:於 基板上第二層間絕緣層內形成一溝槽;在多數條底部銅互 連線和第一層間絕緣層上形成第二層間絕緣層;藉由雙嵌 蝕刻製程形成埋入第二層間絕緣層內的多數條頂部銅互連 線,並經由多數個通孔接觸將其連接至多數條底部銅互連 線;以及形成鈍化層,其具有EM測量時可透溼的多數個 透溼窗並且覆蓋第二層間絕緣層和多數條頂部銅互連線。 1358100 修正本 根據本發明進一步之態樣,提供一種製造具有透淫窗 之可靠性測量銅互連線之測試圖案的方法,其步驟包括: 形成經由多數個通孔接觸連接至多數條頂部銅互連線的多 數條底部銅互連線;形成鈍化層,其具有在可靠性測量時 可透溼入多數條頂部銅互連線之頂部的透溼窗;在空氣中 測量多數條頂部銅互連線和多數條底部銅互連線的電阻; 藉由加熱板之加熱再一次測量多數條頂部銅互連線和多數 條底部銅互連線的電阻;以及使多數條底部銅互連線和多 數條頂部銅互連線在最佳電阻變化點而完成可靠性測量。 【實施方式】 一種具有透溼窗之銅互連線可靠性測量之測試圖案的 測試方法’及其製造方法,其將根據本發明較佳具體例並 參考附圖做更詳細的說明。 本發明係關於一種利用透溼之銅原子擴散現象的EM 測量方法。一般而言,透溼入層間絕緣層或層間絕緣層之 銅互連線周圍的溼氣會造成銅互連線之銅原子流入層間絕 緣層的擴散現象。 例如’本發明利用銅原子因溼氣而導致的擴散現象; 以及更明確而言,其理論基於若未強迫性使銅原子產生擴 散現象即無法使阻隔層發生失效,而降低銅互連線之實際 Ε Μ測試中發生失效的可靠性。 爲減少ΕΜ測量失敗的機會,因此藉由形成可產生溼 氣的透溼窗而在比實際ΕΜ測試更嚴格的條件下進行ΕΜ測 -10- 1358100 修正本
若在比實際EM測試更嚴格條件下進行EM測試而仍能 獲得合格的結果’則表示實際之銅互連線具有良好的EM 性質。 根據本發明一較佳的具體例中,更詳細說明具有透溼 窗之銅互連線之可靠性測量的測試圖案,及其製造方法。 第2A圖爲根據本發明一較佳具體例說明具有透溼窗 之銅互連線可靠性測量之測試圖案的配置。 參考第2A圖,以鏈狀經由多數個通孔接觸112相連接 的多數個測試圖案組τρ 1和TP2爲具有兩個多數條底部銅 互連線105連接至一個多數條頂部銅互連線113之區段的 結合體,即兩個多數條底部銅互連線1 經由置於多數條 底部銅互連線1〇5之兩端的多數個通孔接觸112連接至一 個多數條頂部銅互連線1 1 3的構造。各區段之頂部銅互連 線1 1 3爲連接至各相應的鋁墊1 1 6。因此’一區段包括連 接至一鋁墊1 1 6的一頂部銅互連線1 1 3及一底部銅互連 線。上述測試圖案組的構造和第1 Α圖中所示相同。 本發明可形成多數個透溼窗1 1 8 A和1 1 8 B而因此在測 試中可流入溼氣。透溼窗1 1 8 A和1 1 8 B形成於含一測試圖 案組的多數條頂部銅互連線1 1 3之間’或介於多數個測試 圖案組之間。其中’元件編號爲1 1 8 A的透溼窗和形成於多 數個測試圖案組之間的透溼窗1 1 8 B比較其長度極短。 第2B圖爲第2A圖中沿C-C’方向的剖面圖。 參考第2 B圖,第一層間絕緣層1 0 1和第一蝕刻阻隔層 102爲堆疊於具有如電晶體之裝置的基板上(未顯示)。具有 -11 - 1358100 修正本 底部銅互連線的第一溝槽103形成於第一層間絕緣層101 和第一蝕刻阻隔層102。第一擴散阻隔層1〇4形成於第一 溝槽103內並且底部銅互連線1〇5塡滿於第—溝槽ι〇3內 • 被第一擴散阻隔層1 〇4所包圍的空間。 金屬間絕緣層1 0 6、第二蝕刻阻隔層1 〇 7和第二層間絕 緣層108爲堆疊於底部銅互連線1〇5和第一蝕刻阻隔層1〇2 上。多數個通孔110形成於金屬間絕緣層106和第二蝕刻 阻隔層107的堆疊層內。多數條第二溝槽109形成於第二 層間絕緣層108內。多數條第二溝槽1〇9和多數個通孔11〇 爲利用一般雙層鑲嵌法形成的雙嵌蝕刻圖案。多數條第二 溝槽109爲線型圖案,以及多數個通孔11〇爲孔型圖案。 接著,在多數條第二溝槽109和多數個通孔11〇內形 成第二擴散阻隔層1 1 1。形成多數條頂部銅互連線1 1 3和 多數個通孔接觸112以充塡多數條第二溝槽109和多數個 通孔1 1 0內之第二擴散阻隔層1 1 1所包圍的空間。其中, 多數條頂部銅互連線1 1 3和多數個通孔接觸1 1 2具有相同 的構造。在利用電鍍法形成多數條頂部銅互連線1 1 3和多 數個通孔接觸112之後,經化學機械硏磨(CMP)過程使其呈 平滑表面。 接著,於多數條頂部銅互連線Η 3和第二層間絕緣層 1 〇 8上堆疊第三蝕刻阻隔層1 1 4和鈍化層1 1 5。第三蝕刻阻 隔層1 1 4和鈍化層1 1 5內形成透溼窗1 1 8 Α。其中,透溼窗 118A形成不暴露出多數條頂部銅互連線113的形狀。因 此,鈍化層1 1 5和第三蝕刻阻隔層1 1 4具有覆蓋多數條頂 -12- 1358100 修正本 部銅互連線113的多數個透溼窗118A。透溼窗118A不直 接暴露出多數條頂部銅互連線Π3的原因爲避免溼氣經由 透溼窗118A流入的直接接觸而造成多數條頂部銅互連線 1 1 3的氧化。 參考第2A至2B圖,第一蝕刻阻隔層102、第二蝕刻 阻隔層107和第三蝕刻阻隔層114爲由氮化矽(Si3N4)所形 成。第一擴散阻隔層104和第二擴散阻隔層111可避免多 數條底部銅互連線1 0 5和多數條頂部銅互連線1 1 3的銅原 子擴散入第一層間絕緣層1 0 1、第二層間絕緣層1 0 8和金 屬間絕緣層1 06,因氮化鈦(TiN)、鈦和鈦/氮化鈦可堆疊於 氧化物上。 參考第3A圖,表面具有如電晶體之裝置的晶片上(未 顯示)形成第一層間絕緣層1 〇 1和第一蝕刻阻隔層1 〇 2。然 後,同時蝕刻第一蝕刻阻隔層1 02和第一層間絕緣層1 0 1 而形成第一溝槽103。 接著,晶片上形成第一擴散阻隔層1 04和銅層以充塡 第一溝槽103。然後,經由CMP製程使第一蝕刻阻隔層102 上的全部銅層僅存留在第一溝槽103內而形成多數條底部 銅互連線105。其中,多數條底部銅互連線105可充塡於 第一溝槽103內第一擴散阻隔層104所包圍的空間,以及 第一擴散阻隔層104可避免多數條底部銅互連線1〇5的銅 原子氧化時擴散入第一層間絕緣層101。 接著,包括多數條底部銅互連線105的第一蝕刻阻隔 層102上堆疊金屬間絕緣層106、第二蝕刻阻隔層1〇7和 -13- 1358100 第二層間絕緣層1 Ο 8。然後,經由雙嵌蝕刻製程在 型的多數個第二溝槽底下形成暴露出一部分多數條 互連線1〇5的多數個通孔11()。 參考第3Β圖,爲充塡多數條第二溝槽1〇9和多 孔110,在第二溝槽109的各邊形成第二擴散阻隔 和銅層。然後,充塡多數條第二溝槽1〇9內第二擴 層1 1 1所包圍的空間而形成多數個通孔接觸〗i 2和 頂部銅互連線113。第二擴散阻隔層ηι可避免多 部銅互連線1 1 3和多數個通孔接觸丨丨2的銅原子氧 散入金屬間絕緣層1 0 6和第二層間絕緣層1 〇 8。 參考第3 C圖,第三蝕刻阻隔層丨丨4和鈍化層1 堆疊在具有多數條頂部銅互連線i i 3的第二層間 1〇8上。其中’第三蝕刻阻隔層114可避免在其後 墊和透溼窗的鈍化層蝕刻製程中造成第二層間絕緣 的回蝕。 接著,利用鈍化層上的光敏層和蝕刻製程透過 成一罩墊(pad mask)(未顯示)。之後,鈍化層1 15和 刻阻隔層1 1 4利用罩墊做爲遮罩而依序進行墊蝕刻 在多數條頂部銅互連線113的末端形成暴露的開 後,藉由沈積多數個鋁墊於具有開口之頂部銅互連 的各邊並進行具有開口之頂部銅互連線1 1 3的蝕刻 形成如第2A圖中所示的多數個鋁墊116。其中’ i 圖中所示的多數個鋁墊116爲連接至各相應的頂部 線113而使其可找出顯示失敗結果的多數條頂部 修正本 具有線 底部銅 數個通 層111 散阻隔 多數條 數條頂 化時擴 15依序 絕緣層 形成鋁 層 108 遮罩形 第三鈾 製程。 口。然 線113 製程而 !口第 2A 銅互連 銅互連 -14 - 1358100 修正本 線。 接著,再於鈍化層115上形成光敏層並經由另外的遮 罩和蝕刻製程形成產生透溼窗的多數個透溼窗遮罩117° 然後,利用透溼窗遮罩1 1 7做爲蝕刻遮罩進行一部分鈍化 層115和第三蝕刻阻隔層114的蝕刻製程而形成透溼窗 118A。其中,元件編號爲118A的多數個透溼窗和示於第 2A圖中的透溼窗比較其長度極短。 參考第3D圖,其已除去透溼窗遮罩。經由上述一系列 的製程使一部分第二層間絕緣層1〇8暴露於透溼窗11 8A之 下。亦即,具有線型的多數個透溼窗118A爲位於第二層間 絕緣層1 〇 8的頂部銅互連線1 1 3之間。 示於第2A圖中形成於測試圖案組之各區段間的多數 個透溼窗118A以多數個通孔接觸連接而形成鏈狀構造。元 件編號爲1 1 8B的其他透溼窗爲介於測試圖案組之間的較 長透溼窗。 如上所述,在形成透溼窗1 1 8 A和1 1 8 B之後,空氣中 的溼氣可經由多數個透溼窗118A和118B而流入第二層間 絕緣層1 0 8。然後流入第二層間絕緣層的溼氣在e Μ測試期 間再擴散入多數條頂部銅互連線1 1 3的側壁,因而可在劣 化條件下進行ΕΜ測試。 接著,於下述說明根據本發明之銅互連線的ΕΜ '測試 方法。 爲觀察ΕΜ現象,先測量測試圖案在空氣中的電阻。 然後,將晶圓置於加熱板上,並在3 5 0 °C下進行熱處理。之 -15- 1358100 修正本 後’再一次測量其電阻然後比較其結果。 當比較結果時,應在電阻有較大變化時結束其EM測 量點。其中,較大的電阻變化點代表空氣中溼氣經由透溼 窗流入的瞬間。然後,進行流入之淫氣的熱處理。在進行 流入溼氣的熱處理時,強迫使多數條底部銅互連線1〇5和 多數條頂部銅互連線113的銅原子產生擴散作用。因此, 可加大多數條銅互連線的電阻變化。 若顯示極佳的EM測試結果,即表示電阻幾乎未受到 改變’·因此證明該多數條銅互連線爲良品。若顯示失敗的 EM測試結果,則表示電阻產生極大的改變,因此可證明該 多數條銅互連線爲劣品。 第4圖爲有和無透溼窗之晶圓的測試圖案在e Μ測試 後的結果。參考第4圖,G符號代表”良品”,F符號代表” 劣品”,而X符號代表在熱處理之前已”損壞”。白底色矩形 代表無透溼窗的測試圖案,以及陰影線矩形代表具有透溼 窗的測試圖案。第4圖爲透溼窗流入之溼氣經1小時熱處 理之後所獲得的測試結果。 參考第4圖,在1小時熱處理的ΕΜ測試中,具有透 溼窗的測試圖案產生F的機率較無透溼窗的測試圖案爲 高。例如,無透溼窗的測試圖案中無晶片受熱處理的影響 而產生F。然而,具有透溼窗之測試圖案的17個晶片中除 三個標示X符號的晶片在加熱處理前已損壞之外僅兩個晶 片未產生F。 根據本發明較佳的具體例,多數條底部銅互連線1 〇 5 -16- 1358100 修正本 和多數條頂部銅互連線113爲由純銅所製成。然而,可利 用銅化合物金屬形成該多數條底部和頂部銅互連線。亦可 利用濺鍍法取代形成銅層的電鍍法。此外,可利用蝕刻法 取代硏磨銅層表面的CMP法。 本發明藉由在測試圖案構造上形成多數個透溼窗以在 EM測量中強迫性促進銅原子的擴散作用。 並且’本發明利用能加速銅原子擴散的測試圖案,因 而可獲得一種極快速的反饋。因此,能適時地製造出半導 體裝置。 本發明申請案之主題係關於2 003年1 1月18日向韓國 專利商標局提出的韓國專利申請案號KR2003-0081395,將 其完整內容納入於此以供參考。 本發明雖然引用某些較佳具體例做爲說明,但是熟習 本技藝之技術者應瞭解其各種變化和改良並未偏離本發 明’並屬於下述申請專利範圍的範圍內。 【圖式簡單說明】 本發明之上述和其他目的及特性可藉由下列配合附圖 之較佳具體例的說明而獲得更清礎的瞭解,其爲: 第1 A圖爲EM測量之習知銅互連線構造的俯視圖; 第1B圖爲第1A圖中沿A-A’方向之習知銅互連線構造 的剖面圖; 第1C圖爲第1A圖中沿B-B’方向之習知銅互連線構造 的剖面圖; 第2A圖爲具有根據本發明較佳具體例之透溼窗之銅 -17- 1358100 修正本 互連線可靠性測量的測試圖案配置圖; 第2B圖爲第2A圖中沿C-C’方向的剖面圖; 第3A至3D圖爲製造方法的剖面圖,其根據第2A圖 中所示C-C’線之銅互連線可靠性測量的測試圖案;以及 第4圖爲具有和不具有透溼窗之測試圖案在晶圓上的 EM測試結果。 【主要元件符號說明】 10 底部銅互連線 1 1 底層 12 13 U 15 2〇 3 0 4〇 1〇1 1 〇2 1 〇3 1 〇4 105 1 〇6 1 〇7 1 0 8 第一層間絕緣層 金屬間絕緣層 第二層間絕緣層 鈍化層 頂部銅互連線 通孔接觸 鋁墊 第一層間絕緣層 第一蝕刻阻隔層 第一溝槽 第一擴散阻隔層 底部銅互連線 金屬間絕緣層 第二蝕刻阻隔層 第二層間絕緣層 •18- 1358100 修正本 109 第二溝槽 110 通孔 111 第二擴散阻隔層 112 通孔接觸 113 頂部銅互連線 114 第三蝕刻阻隔層 115 鈍化層 116 鋁墊 117 透溼窗遮罩 1 1 8 A , 1 1 8 Β 透溼窗 TP 1 ,TP2 測試圖案組 -19-

Claims (1)

1358100 修正本 第93 1 1 95 26號「用於具有透溼窗之銅互連線之可靠性測量 的測試圖案及其製造方法」專利案 (201 1年7月29日修正) 十、申請專利範園: 1 · 一種用於具有透溼窗之銅互連線之可靠性測量的測試 圖案’其包括: 半導體基板; 第一層間絕緣層,係形成於基板上; 多數條底部銅互連線,係埋入第一層間絕緣層; 第二層間絕緣層,係在多數條底部銅互連線和第一 層間絕緣層上; 多數條頂部銅互連線,係塡入第二層間絕緣層,並 經由多數個通孔接觸(via contact)連接至多數條底部 銅互連線;以及 鈍化層,係覆蓋多數條頂部銅互連線,且具有在電 遷移(EM )測試期間可流入溼氣的多數個透溼窗 (moisture window ) 。 2 .如申請專利範圍第1項之測試圖案,其中該測試圖案進 一步包括至少一個鋁墊,其藉由通過多數個透溼窗周圍 的一部分鈍化層而連接至多數條頂部銅互連線且接觸 探針以便於測試EM。 3 ·如申請專利範圍第1項之測試圖案,其中多數條底部銅 互連線和多數條頂部銅互連線被擴散阻隔層包圍以防 止銅原子的擴散。 1358100 修正本 4.如申請專利範圍第2項之測試圖案,其中多數條底部銅 互連線和多數條頂部銅互連線被擴散阻隔層包圍以防 止銅原子的擴散。 5_如申請專利範圍第1項之測試圖案,其中透溼窗爲將第 二層間絕緣層的頂部開口以使流入的溼氣經由第二層 間絕緣層流入頂部銅互連線的線型窗。 6. 如申請專利範圍第2項之測試圖案,其中多數個透溼窗 具有將第二層間絕緣層的頂部開口的線形狀以使溼氣 經由第二層間絕緣層流入多數條頂部銅互連線。 7. —種製造測試圖案之方法,該測試圖案係用於具有透溼 窗之銅互連線之可靠性測量,該方法包括以下步驟·’ 於基板上之第一層間絕緣層內形成溝槽; 在多數條底部銅互連線和第一層間絕緣層上形成第 二層間絕緣層; 形成多數條頂部銅互連線,其經由雙嵌餓刻製程埋 入第二層間絕緣層內,並經由多數個通孔接觸連接至多 數條底部銅互連線;以及 形成鈍化層,其具有當測量EM時可使淫氣流入的 多數個透溼窗,且覆蓋第二層間絕緣層和多數條頂部銅 互連線。 8. 如申請專利範圍第7項之方法,其中形成鈍化層的步驟 包括以下步驟: 形成覆蓋第二層間絕緣層和多數條頂部銅互連線 的鈍化層; 1358100 修正本 藉由對鈍化層施加墊鈾刻製程而將頂部銅互連線 的一側開口; 形成連接至各相應頂部銅互連線的多數個鋁墊;以 及 在鈍化層和多數個銘墊上形成透溼窗遮罩。 9.如申請專利範圍第7項之方法,其中透溼窗爲將第二層 間絕緣層的頂部開口以使流入的溼氣經由第二層間絕 緣層流入頂部銅互連線的線型窗。 10. 如申請專利範圍第8項之方法,其中透溼窗爲將第二層 間絕緣層的頂部開口以使流入的溼氣經由第二層間絕 緣層流入頂部銅互連線的線型窗。 11. 如申請專利範圍第7項之方法,其中多數條底部銅互連 線和多數條頂部銅互連線被擴散阻隔層包圍以防止銅 原子的擴散。 1 2 · —種製造測試圖案之方法,該測試圖案係用於具有透溼 窗之銅互連線之可靠性測量,該方法包括以下步驟: 形成經由多數個通孔接觸連接至多數條頂部銅互 連線的多數條底部銅互連線; 形成鈍化層,其具有在可靠性測量期間可使溼氣流 入多數條頂部銅互連線之頂部的透溼窗; 在空氣中測量多數條頂部銅互連線和多數條底部 銅互連線的電阻; 藉由施加加熱製程再次測量在加熱板上之多數條 頂部銅互連線和多數條底部銅互連線的電阻;以及 1358100 修正本 在底部銅互連線和頂部銅互連線的電阻變化大的 點處完成可靠性測量。 13.如申請專利範圍第12項之方法,其中透溼窗爲將第二 層間絕緣層的頂部開口以使流入的溼氣經由第二層間 絕緣層流入頂部銅互連線的線型窗。
TW093119526A 2003-11-18 2004-06-30 Test pattern for reliability measurement of copper TWI358100B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081395A KR100570070B1 (ko) 2003-11-18 2003-11-18 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법

Publications (2)

Publication Number Publication Date
TW200518252A TW200518252A (en) 2005-06-01
TWI358100B true TWI358100B (en) 2012-02-11

Family

ID=34567785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093119526A TWI358100B (en) 2003-11-18 2004-06-30 Test pattern for reliability measurement of copper

Country Status (4)

Country Link
US (1) US7588950B2 (zh)
KR (1) KR100570070B1 (zh)
CN (1) CN100410676C (zh)
TW (1) TWI358100B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2521165B1 (en) * 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
CN103839922B (zh) * 2012-11-27 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法、检测方法
US8518825B1 (en) * 2012-12-24 2013-08-27 Shanghai Huali Microelectronics Corporation Method to manufacture trench-first copper interconnection
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
CN108447797A (zh) * 2018-03-20 2018-08-24 长江存储科技有限责任公司 金属电迁移测试结构及使用该结构的金属电迁移测试方法
CN113224035B (zh) * 2021-01-26 2024-03-15 上海华力微电子有限公司 半导体测试结构及测试方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
JPH03203343A (ja) * 1989-12-29 1991-09-05 Tokyo Electron Ltd 検査方法
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JPH10135298A (ja) * 1996-10-31 1998-05-22 Mitsubishi Electric Corp 配線の信頼性評価装置及びその方法
JP2956830B2 (ja) * 1996-11-21 1999-10-04 日本電気株式会社 半導体装置の製造方法
US5920081A (en) * 1997-04-25 1999-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of a bond pad to prevent testing probe pin contamination
JP3682151B2 (ja) * 1997-06-27 2005-08-10 株式会社東芝 配線評価方法および配線評価装置
JP2972662B2 (ja) 1997-07-11 1999-11-08 松下電子工業株式会社 半導体装置
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6163161A (en) * 1998-08-26 2000-12-19 Intel Corporation Directed self-heating for reduction of system test time
KR20000075237A (ko) 1999-05-31 2000-12-15 윤종용 신뢰성 향상을 위한 반도체 메모리 장치의 제조 방법
US6756674B1 (en) * 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
US6897475B2 (en) * 2003-04-21 2005-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure and related methods for evaluating stress-induced voiding

Also Published As

Publication number Publication date
US7588950B2 (en) 2009-09-15
CN100410676C (zh) 2008-08-13
KR100570070B1 (ko) 2006-04-10
KR20050047648A (ko) 2005-05-23
TW200518252A (en) 2005-06-01
US20050106764A1 (en) 2005-05-19
CN1619324A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
US7768127B2 (en) Semiconductor device including multi-layered interconnection and method of manufacturing the device
US7714413B2 (en) Semiconductor device and method of manufacture thereof
JP2007019187A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US20060006547A1 (en) Semiconductor device and a method of manufacturing the semiconductor device
JP2009531843A (ja) 相互接続スタックにおける局所化されたエアギャップ形成の制御の改善
JP2019012738A (ja) 半導体装置およびその製造方法
CN100479133C (zh) 半导体器件
US20160218070A1 (en) Multilayer structure in an integrated circuit for damage prevention and detection and methods of creating the same
TWI358100B (en) Test pattern for reliability measurement of copper
TWI344685B (en) An integrated circuit device and a process for forming the same
CN105931984A (zh) 制造半导体器件的方法
JP2004356500A (ja) 電子デバイスの製造方法
JP2001044202A (ja) 半導体装置及びその製造方法
JP2007081284A (ja) 半導体装置およびその製造方法
JP4339731B2 (ja) 半導体装置及びその製造方法
KR101150605B1 (ko) 반도체 소자 및 그 제조 방법
TWI231005B (en) Semiconductor device and the manufacturing method thereof
US20060180934A1 (en) Wiring structures for semiconductor devices
US8592229B2 (en) Method for forming dual damascene structure
KR100714052B1 (ko) 다마신 금속배선구조 및 그 제조방법
US6383930B1 (en) Method to eliminate copper CMP residue of an alignment mark for damascene processes
KR20070055910A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
KR0135254B1 (ko) 반도체 소자의 배선층 상호 연결방법
KR100608367B1 (ko) 금속배선의 형성방법
JPH0577185B2 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees