CN105931984A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN105931984A
CN105931984A CN201610109515.4A CN201610109515A CN105931984A CN 105931984 A CN105931984 A CN 105931984A CN 201610109515 A CN201610109515 A CN 201610109515A CN 105931984 A CN105931984 A CN 105931984A
Authority
CN
China
Prior art keywords
dielectric film
film
dielectric
wiring
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610109515.4A
Other languages
English (en)
Inventor
塙利和
深谷和秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105931984A publication Critical patent/CN105931984A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

提供一种制造半导体器件的方法，以提供具有改善的可靠性的半导体器件。在通过旋涂形成层间绝缘膜的第一绝缘膜之后，使第一绝缘膜的表面受到亲水性改善处理。然后通过旋涂，在第一绝缘膜上形成层间绝缘膜的第二绝缘膜。该层间绝缘膜由包括第一绝缘膜和其上的第二绝缘膜的堆叠的绝缘膜组成。因此，该层间绝缘膜可具有改善的表面平整度。

Description

制造半导体器件的方法
相关申请的交叉引用
2015年2月27日提出的日本专利申请No.2015-039120的公开包括说明书、附图和摘要，通过引用的方式将其作为整体并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，例如，一种适用于制造具有层间绝缘膜的半导体器件的方法的技术。
背景技术
半导体器件通过在半导体衬底的主表面上形成半导体元件诸如MISFET，然后在半导体衬底的主表面上形成由多个层间绝缘膜和多个布线层组成的多层布线结构来制造。
日本未审专利申请公开No.平成9(1997)-241518(专利文献1)描述了一种通过旋涂形成绝缘膜的技术。
日本未审专利申请公开No.平成9(1997)-161330(专利文献2)描述了一种通过喷涂将保护涂层材料涂覆到表面，然后通过超声振荡将涂覆的表面平整化的技术。
日本未审专利申请公开No.平成8(1996)-330306(专利文献3)描述了一种通过CMP处理将SOG膜的上表面平成整化的技术。
[专利文献]
[专利文献1]日本未审专利申请公开No.平成9(1997)-241518
[专利文献2]日本未审专利申请公开No.平成9(1997)-161330
[专利文献3]日本未审专利申请公开No.平成8(1996)-330306
发明内容
甚至希望具有层间绝缘膜的半导体器件具有尽可能改善的可靠性，希望它以最小的成本制造，或者希望它满足改善可靠性和降低制造成本两者。
从本文的描述和附图，其他目的和新的特征将变得明显。
在一个实施例中，提供一种制造在其半导体衬底上具有第一层间绝缘膜的半导体器件的方法。用于形成第一层间绝缘膜的步骤包括(a)通过旋涂形成第一层间绝缘膜的第一绝缘膜；(b)执行用于改善第一绝缘膜的表面的亲水性的第一处理；和(c)在步骤(b)之后，通过旋涂在第一绝缘膜上形成第一层间绝缘膜的第二绝缘膜。
根据一个实施例，可提供一种具有改善的可靠性的半导体器件。
可以以降低的成本制造半导体器件。
或者，半导体器件可具有改善的可靠性，同时可以以降低的成本制造。
附图说明
图1是在其制造步骤期间第一实施例的半导体器件的分段剖视图；
图2是在图1之后的制造步骤期间半导体器件的分段剖视图；
图3是在图2之后的制造步骤期间半导体器件的分段剖视图；
图4是在图3之后的制造步骤期间半导体器件的分段剖视图；
图5是在图4之后的制造步骤期间半导体器件的分段剖视图；
图6是在图5之后的制造步骤期间半导体器件的分段剖视图；
图7是在图6之后的制造步骤期间半导体器件的分段剖视图；
图8是在图7之后的制造步骤期间半导体器件的分段剖视图；
图9是在图8之后的制造步骤期间半导体器件的分段剖视图；
图10是在图9之后的制造期间半导体器件的分段剖视图；
图11是在图10之后的制造步骤期间半导体器件的分段剖视图；
图12是在图11之后的制造步骤期间半导体器件的分段剖视图；
图13是在图12之后的制造步骤期间半导体器件的分段剖视图；
图14是在图13之后的制造步骤期间半导体器件的分段剖视图；
图15是在图14之后的制造步骤期间半导体器件的分段剖视图；
图16是示出根据第一实施例的半导体器件的一些制造步骤的工艺流程图；
图17是在其制造步骤期间第一实施例的半导体器件的分段剖视图；
图18是在图17之后的制造步骤期间半导体器件的分段剖视图；
图19是在图18之后的制造步骤期间半导体器件的分段剖视图；
图20是在图19之后的制造步骤期间半导体器件的分段剖视图；
图21是在图20之后的制造步骤期间半导体器件的分段剖视图；
图22是在图21之后的制造步骤期间半导体器件的分段剖视图；
图23是在图22之后的制造步骤期间半导体器件的分段剖视图；
图24是在图23之后的制造步骤期间半导体器件的分段剖视图；
图25是在图24之后的制造步骤期间半导体器件的分段剖视图；
图26是在图25之后的制造步骤期间半导体器件的分段剖视图；
图27是在图26之后的制造步骤期间半导体器件的分段剖视图；
图28是在图27之后的制造步骤期间半导体器件的分段剖视图；
图29是在图28之后的制造步骤期间半导体器件的分段剖视图；
图30是在图29之后的制造步骤期间半导体器件的分段剖视图；
图31是在图30之后的制造步骤期间半导体器件的分段剖视图；
图32是在其制造步骤期间第二研究示例的半导体器件的分段剖视图；
图33是在图32之后的制造步骤期间半导体器件的分段剖视图；
图34是在图33之后的制造步骤期间半导体器件的分段剖视图；
图35是在其制造步骤期间第三研究示例的半导体器件的分段剖视图；
图36是在图35之后的制造步骤期间半导体器件的分段剖视图；
图37是示出第二实施例的半导体器件的一些制造步骤的工艺流程图；
图38是在其制造步骤期间第二实施例的半导体器件的分段剖视图；
图39是在图38之后的制造步骤期间半导体器件的分段剖视图；
图40是在图39之后的制造步骤期间半导体器件的分段剖视图；
图41是在图40之后的制造步骤期间半导体器件的分段剖视图；
图42是示出另一方式的半导体器件的一些制造步骤的工艺流程图。
具体实施方式
在下面的实施例中，为方便起见，如果需要可将描述分为多个部分或实施例。除非特别说明，这些部分或实施例并不是彼此无关的，而是一个可以是另一个的部分或全部的变形示例、细节、补充说明等。在下面的实施例中，当提到部件的数量(包括数字、数值、量、范围等)时，该数字不限于特定的数字，除非特别说明，或者原则上该数字明确限制于特定数字。此外，在下面的实施例中，不用说，构成部件(包括部件步骤等)不总是必不可少的，除非特别说明，或者原则上其明确是不可缺少的。同样，在下面的实施例中，当提到构成部件的形状、位置关系等时，还包括基本上与它类似或相似的那些形状和位置关系，除非特别说明，或者除原则上明确其不是。这同样适用于上述的数值、范围等。
在下文中基于附图将详细描述实施例。在描述该实施例的所有图中，具有相同功能的构件将用相同的参考数字指定，并省略重复的描述。在下面的实施例中，原则上将不重复描述相同或相似的部分，除非特别必要。
在下面实施例所使用的附图中，为了更便于理解，有时即使横截面图也不画出影线。另一方面，为了更便于理解，有时即使平面图也画出影线。
(第一实施例)
<半导体器件的制造步骤>
参考附图，将描述本实施例的半导体器件的制造步骤。图1至15是在其制造步骤期间的本实施例的半导体器件的分段剖视图。
首先，如图1所示，提供(准备)一种例如由具有约1至10Ωcm等的比电阻的p型单晶硅组成的半导体衬底(半导体晶片)SB。
接下来，在该半导体衬底SB的主表面上，形成半导体元件诸如MISFET(金属绝缘体半导体场效应晶体管)。在下文中将简要描述形成MISFET的步骤。
首先，如图1所示，在半导体衬底SB中形成元件隔离区ST。该元件隔离区ST可使用STI(浅沟槽隔离)、LOCOS(硅的局部氧化)等形成。
如图2所示，通过离子注入等在半导体衬底SB中形成p阱PW和n阱NW。经由栅绝缘膜GF在p阱PW上形成n沟道MISFET10的栅电极GE1，并经由另一栅绝缘膜GF在n阱NW上形成p沟道MISFET11的栅电极GE2。栅电极GE1和GE2和栅绝缘膜GF例如可通过在半导体衬底SB的主表面上依次形成用于栅绝缘膜GF的绝缘膜(例如，氧化硅膜)和用于栅电极GE1和GE2的导电膜(例如，掺杂多晶硅膜)，然后图案化导电膜来形成。
如图3所示，用栅电极GE1作为掩膜，然后将n型杂质离子注入到p阱PW中，以在p阱PW中在栅电极GE1两侧上形成n-型半导体区EX1。另外，用栅电极GE2作为掩膜，将p型杂质离子注入到n阱NW中，以在n阱NW中在栅电极GE2两侧上形成p-型半导体区EX2。
在形成绝缘膜之后，为了形成覆盖栅电极GE1和GE2的侧壁间隔物SW，将绝缘膜各向异性蚀刻，以在各个栅电极GE1和GE2的侧壁上形成侧壁间隔物(侧壁绝缘膜)SW。
用栅电极GE1及其侧壁上的侧壁间隔物SW作为掩膜，将n型杂质离子注入到p阱PW中，以在p阱PW中形成，在由栅电极GE1及其侧壁上的侧壁间隔物SW组成的结构的两侧上的、杂质浓度高于n-型半导体区EX1的n+型半导体区SD1。然后，用栅电极GE2及其侧壁上的侧壁间隔物SW作为掩膜，将p型杂质离子注入到n阱NW中，以在n阱NW中形成，在由栅电极GE2及其侧壁上的侧壁间隔物SW组成的结构的两侧上的、杂质浓度高于p-型半导体区EX2的p+型半导体区SD2。具有LDD结构的n沟道MISFET10的源-漏区由n-型半导体区EX1和n+型半导体区SD1形成，而具有LDD结构的p沟道MISFET11的源-漏区由p-型半导体区EX2和p+型半导体区SD2形成。作为激活迄今为止引入的杂质的热处理，然后执行活化退火。通过salicide(selfaligned silicide(自对准硅化物))技术等，可在栅电极GE1和GE2、n+型半导体区SD1和p+型半导体区SD2的表面(表面层部分)上，分别形成金属硅化物层(未示出)。
如图3所示，n沟道MISFET10和p沟道MISFET11可形成在半导体衬底SB上。形成在半导体衬底SB上的半导体元件不限于n沟道MISFET10和p沟道MISFET11，而在半导体衬底SB上可以形成各种半导体元件。例如，在半导体衬底SB的主表面上可形成电容元件、电阻元件、存储器元件和具有另一配置的晶体管。
接下来，在下文中将具体描述，在半导体衬底SB上形成由多个层间绝缘膜(IL1至IL5)和多个布线层(M1至M5)组成的多层布线结构。
首先，如图4所示，在半导体衬底SB的主表面(整个主表面)上形成层间绝缘膜IL1。形成层间绝缘膜IL1以覆盖形成在半导体衬底SB上的元件(在这里，MISFET10和11)。这种层间绝缘膜IL1形成在半导体衬底SB的整个主表面上，以覆盖栅电极GE1和GE2及侧壁间隔物SW。
接下来，如图5所示，用通过光刻形成在层间绝缘膜IL1上的光致抗蚀图案(未示出)作为蚀刻掩膜，干蚀刻层间绝缘膜IL1，以在层间绝缘膜IL1中形成用通路部V1填充的接触孔(通孔、孔)。这种接触孔被形成为穿过层间绝缘膜IL1。然后用导电膜填充该接触孔，以在该接触孔中形成通路部(插塞)V1。该通路部V1也可称为导电插塞。
例如，通过溅射、等离子体CVD等方法，通过在包括接触孔的内部(在底部部分和侧壁上)的层间绝缘膜IL1上形成阻挡导体膜(例如，钛膜、氮化钛膜或其堆叠的膜)，来形成通路部V1。通过CVD等，在阻挡导体膜上形成由钨膜等制成的主导体膜，以填充该接触孔。通过CMP(化学机械抛光)或回蚀，去除在接触孔外部(在层间绝缘膜IL1上)的主导体膜和阻挡导体膜的不必要部分。通过该去除，暴露出层间绝缘膜IL1的上表面，并形成由阻挡导体膜和主导体膜组成的通路部V1，其被掩埋并保留在层间绝缘膜IL1中的接触孔中。为简化绘图，图5将通路部V1的主导体膜和阻挡导体膜作为一个膜示出。
接下来，如图6所示，在用通路部V1填充的层间绝缘膜IL1上，形成第一布线层的布线M1，其是最下面的布线层。在形成布线M1时，首先，在用通路部V1填充的层间绝缘膜IL1上，形成用于第一布线层的导电膜。该导电膜由例如以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导体膜得到的膜组成，且它可使用溅射等形成。用于第一布线层的导电膜的阻挡导体膜的示例包括钛膜、氮化钛膜及其堆叠的膜。这将同样适用于随后形成的第二至第五布线层的每个导电膜的阻挡导体膜。用于第一布线层的导电膜的铝膜不限于纯铝膜，且可以使用铝作为主要成分的导电材料膜(但示出金属导电的导电材料膜)。这将同样适用于随后形成的第二至第五布线层的导电膜的铝膜。然后，使用光刻和蚀刻图案化第一布线层的导电膜，以形成布线M1。该布线M1优选是铝布线。通路部V1在其上表面接近于布线M1以使其电耦合到布线M1。
接下来，如图7所示，在半导体衬底SB的主表面(整个主表面)上，即在层间绝缘膜IL1上，形成层间绝缘膜IL2，以覆盖布线M1。
接下来，如图8所示，用通过光刻形成在层间绝缘膜IL2上的光致抗蚀图案(未示出)作为蚀刻掩膜，干蚀刻层间绝缘膜IL2，以在层间绝缘膜IL2中形成用通路部V2填充的通孔(孔)。然后用导电膜填充该通孔，以在该通孔中形成通路部V2。该通路部V2也可称为导电插塞。
通路部V2可以以与通路部V1类似的方式形成。通路部V2和通路部V1可使用相同的导电膜材料形成，但可使用各自不同的材料形成。例如，钨膜可主要用来做通路部V1，铝膜可主要用来做通路部V2。
接下来，在其中有通路部V2的层间绝缘膜IL2上，形成第二布线层的布线M2。布线M2以下列方式形成。首先，在其中有通路部V2的层间绝缘膜IL2上，形成第二布线层的导电膜。该导电膜由例如以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导电膜得到的膜组成，且它可使用溅射等形成。然后，使用光刻和蚀刻图案化第二布线层的这种导电膜，以形成布线M2。该布线M2优选是铝布线。通路部V2在其下表面接近于布线M1并由此将其电耦合到布线M1，同时通路部V2在其上表面接近于布线M2并由此将其电耦合到布线M2。这意味着通路部V2将布线M1电耦合到布线M2。
上述的通路部V2和布线M2以各自不同的步骤形成。作为另一种方式，通路部V2和布线M2可通过同一步骤形成。在这种情况下，通路部V2和布线M2被形成为一个主体。在这种情况下，通过在层间绝缘膜IL2中形成通路部V2的通孔，在层间绝缘膜IL2上形成第二布线层的导电膜以填充该通孔，然后通过光刻和蚀刻图案化作为结果的导电膜，来形成布线M2。结果，形成布线M2，并同时形成与布线M2集成在一起的通路部V2。
接下来，如图9所示，在半导体衬底SB的主表面(整个主表面)上，即在层间绝缘膜IL2上，形成层间绝缘膜IL3，以覆盖布线M2。
接下来，如图10所示，用通过光刻形成在层间绝缘膜IL3上的光致抗蚀图案(未示出)作为蚀刻掩膜，通过干蚀刻层间绝缘膜IL3，在层间绝缘膜IL3中形成待用通路部V3填充的通孔(孔)。然后用导电膜填充该通孔，以在该通孔中形成通路部V3。该通路部V3可使用如同用于形成通路部V2的导电材料和方法形成。通路部V3也可称为导电插塞。
接下来，在用通路部V3填充的层间绝缘膜IL3上，形成第三布线层的布线M3。布线M3以下列方式形成。首先，在用通路部V3填充的层间绝缘膜IL3上，形成第三布线层的导电膜。该导电膜由例如以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导电膜得到的膜组成，且它可通过溅射等形成。然后，使用光刻和蚀刻图案化第三布线层的导电膜，以形成布线M3。该布线M3优选是铝布线。通路部V3在其下表面接近于布线M2并由此将其电耦合到布线M2，同时通路部V3在上表面接近于布线M3并由此将其电耦合到布线M3。这意味着通路部V3将布线M2电耦合到布线M3。
在以上描述中，通路部V3和布线M3以各自不同的步骤形成。在另一种方式中，通路部V3和布线M3可通过同一步骤形成。在这种情况下，通路部V3和布线M3被形成为一个主体。
接下来，如图11所示，在半导体衬底SB的主表面(整个主表面)上，即在层间绝缘膜IL3上，形成层间绝缘膜IL4，以覆盖布线M3。
接下来，如图12所示，用通过光刻形成在层间绝缘膜IL4上的光致抗蚀图案(未示出)作为蚀刻掩膜，干蚀刻层间绝缘膜IL4，以在层间绝缘膜IL4中形成待用通路部V4填充的通孔(孔)。然后用导电膜填充最终的通孔，以在该通孔中形成通路部V4。该通路部V4可使用与用于形成通路部V3的导电材料和方法相同的导电材料和方法形成。通路部V4也可称为导电插塞。
接下来，在用通路部V4填充的层间绝缘膜IL4上，形成第四布线层的布线M4。布线M4以下列方式形成。首先，在用通路部V4填充的层间绝缘膜IL4上，形成第四布线层的导电膜。这种导电膜由以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导电膜得到的膜制成，且它可使用溅射等形成。然后，使用光刻和蚀刻图案化第四布线层的导电膜，以形成布线M4。该布线M4优选是铝布线。通路部V4在其下表面接近于布线M3并由此将其电耦合到布线M3，同时通路部V4在其上表面接近于布线M4并由此将其电耦合到布线M4。这意味着通路部V4将布线M3电耦合到布线M4。
在以上描述中，通路部V4和布线M4以各自不同的步骤形成。作为另一种方式，通路部V4和布线M4可通过同一步骤形成。在这种情况下，通路部V4和布线M4被形成为一个主体。
接下来，如图13所示，在半导体衬底SB的主表面(整个主表面)上，即在层间绝缘膜IL4上，形成层间绝缘膜IL5，以覆盖布线M4。
接下来，如图14所示，用通过光刻形成在层间绝缘膜IL5上的光致抗蚀图案(未示出)作为蚀刻掩膜，干蚀刻层间绝缘膜IL5，以在层间绝缘膜IL5中形成待用通路部V5填充的通孔(孔)。然后用导电膜填充该通孔，以在该通孔中形成通路部V5。该通路部V5可使用与用于形成通路部V4的导电材料和方法相同的导电材料和方法形成。通路部V5也可称为导电插塞。
在用通路部V5填充的层间绝缘膜IL5上，形成第五布线层的布线M5和垫PD。布线M5和垫PD以下列方式形成。首先，在用通路部V5填充的层间绝缘膜IL5上，形成第五布线层的导电膜。这种导电膜是例如以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导体膜得到的膜，且它可使用溅射等形成。然后，使用光刻和蚀刻图案化第五布线层的导电膜，以形成布线M5和垫PD。该布线M5优选是铝布线，且该垫PD优选是铝垫。通路部V5在其下表面接近于布线M4并由此将其电耦合到布线M4，同时通路部V5在其上表面接近于布线M5或垫PD并由此将其电耦合到布线M5或垫PD。这意味着通路部V5将布线M4电耦合到布线M5，或者将布线M4电耦合到垫PD。该垫PD可具有例如边大于布线M5的布线宽度的基本上矩形的平面形状。
在以上描述中，通路部V5和布线M5以各自不同的步骤形成。在另一种方式中，通路部V5和布线M5可在一个步骤中形成。在这种情况下，通路部V5和布线M5或垫PD被形成为一个主体。在这种情况下，通过在层间绝缘膜IL5中形成通孔，在层间绝缘膜IL5上形成第五布线层的导电膜以填充该通孔，并且然后通过光刻和蚀刻图案化该导电膜，来形成布线M5和垫PD。结果，形成布线M5并形成垫PD，且同时整体形成通路部V5和布线M5或垫PD。
在以上描述中，垫PD和布线M5形成在同一层中。还存在垫PD和布线不形成在同一层中的方式。
接下来，如图15所示，在半导体衬底SB的主表面(整个主表面)上形成，即在层间绝缘膜IL5上形成绝缘膜(保护膜、保护绝缘膜)PA，以覆盖布线M5和垫PD。
作为绝缘膜PA，可使用通过叠置多个绝缘膜得到的单层绝缘膜或堆叠的绝缘膜。例如，可使用氧化硅膜、氮化硅膜或其堆叠的膜(例如，氧化硅膜和氧化硅膜上的氮化硅膜的堆叠的膜)作为绝缘膜PA。可选择地，也可使用由聚酰亚胺树脂等制成的树脂膜(有机绝缘膜)作为绝缘膜PA。
接下来，在绝缘膜PA中形成开口部OP。该开口部OP通过选择性去除垫PD上的绝缘膜PA形成。该开口部OP被形成为在平面图中包括在垫PD中。从绝缘膜PA的开口部OP来看，暴露了垫PD的表面。即使形成了开口部OP，由于布线M5仍用绝缘膜PA覆盖，所以没有暴露布线M5。
开口部OP例如可以以下列方式形成。在形成绝缘膜PA之后，通过光刻在绝缘膜PA上形成光致抗蚀图案(未示出)。然后，用该光致抗蚀图案作为蚀刻掩膜，蚀刻(干蚀刻)绝缘膜PA，以在绝缘膜PA中形成开口部OP。当绝缘膜PA由光敏树脂制成时，曝光并显影由光敏树脂制成的绝缘膜PA，以在绝缘膜PA中形成开口部OP。另外，可电镀从开口部OP暴露出来的垫PD。
然后执行切割(划片)半导体衬底SB的划片步骤，并将其分成(使个体化)多个半导体芯片。以这种方式，可以制造半导体器件。
<层间绝缘膜形成步骤>
接下来，参考图16至27，将描述本实施例的形成层间绝缘膜的步骤。图16是示出本实施例的半导体器件的一些制造步骤的工艺流程图。图17至27是在制造步骤期间本实施例的半导体器件的分段剖视图。图17至27不包括在层间绝缘膜IL7下面的结构。
布线M7对应于布线M1、M2、M3和M4中的任一布线。这意味着当布线M7对应于布线M1时，层间绝缘膜IL7对应于层间绝缘膜IL1，层间绝缘膜IL8对应于层间绝缘膜IL2，通路部V8对应于通路部V2，布线M8对应于布线M2。当布线M7对应于布线M2时，层间绝缘膜IL7对应于层间绝缘膜IL2，层间绝缘膜IL8对应于层间绝缘膜IL3，通路部V8对应于通路部V3，布线M8对应于布线M3。当布线M7对应于布线M3时，层间绝缘膜IL7对应于层间绝缘膜IL3，层间绝缘膜IL8对应于层间绝缘膜IL4，通路部V8对应于通路部V4，布线M8对应于布线M4。当布线M7对应于布线M4时，层间绝缘膜IL7对应于层间绝缘膜IL4，层间绝缘膜IL8对应于层间绝缘膜IL5，通路部V8对应于通路部V5，布线M8对应于布线M5或垫PD。
图17示出了直接在层间绝缘膜IL7上形成布线M7之前的阶段。虽然层间绝缘膜IL7用通路部填充(对应于通路部V1、V2、V3和V4中的任一通路部)，但从图上看省略了掩埋在层间绝缘膜IL7中的通路部。
在层间绝缘膜IL7上形成布线M7(图16的步骤S1)。具体地，可如下形成布线M7(图18和图19)。
具体来说，如图18所示，在层间绝缘膜IL7上形成用于形成布线M7的导电膜(金属膜)CD1。该导电膜CD1由例如以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导体膜得到的膜组成，且它可使用溅射等形成。然后，通过光刻在该导电膜CD1上形成光致抗蚀图案PR1。用该光致抗蚀图案PR1作为蚀刻掩膜，然后蚀刻(干蚀刻)该导电膜CD1。通过这种蚀刻，图案化导电膜CD1，并形成由图案化的导电膜CD1组成的布线M7，如图19所示。然后去除光致抗蚀图案PR1。图19示出了去除后的阶段。以这种方式，可在步骤S1中形成布线M7。在层间绝缘膜IL7上形成多个布线M7。
在以上描述中，以各自不同的步骤形成掩埋在层间绝缘膜IL7中的通路部(未示出)和布线M7。掩埋在层间绝缘膜IL7中的通路部(未示出)和布线M7可在一个步骤中形成，且在这种情况下，掩埋在层间绝缘膜IL7中的通路部(未示出)和布线M7被形成为一个主体。
在步骤S1中形成布线M7之后，在层间绝缘膜IL7上形成层间绝缘膜IL8以覆盖布线M7。形成层间绝缘膜IL8的步骤包括图16中的每一个步骤S2(形成绝缘膜IL8a的步骤)、步骤S3(氧等离子体处理)和步骤S4(形成绝缘膜IL8b的步骤)。在下文中将具体描述形成层间绝缘膜IL8的步骤。
具体来说，在步骤S1中形成布线M7之后，通过旋涂在半导体衬底的主表面(整个主表面)上，即在层间绝缘膜IL7上，形成绝缘膜IL8a以覆盖布线M7，如图20所示(图16的步骤S2)。
绝缘膜IL8a是使用旋涂形成的绝缘膜，优选是使用旋涂形成的氧化硅膜。作为绝缘膜IL8a，可优选使用SOG(旋涂玻璃)膜。
在旋涂(旋涂步骤)中，通过将作为形成薄膜(在这里，绝缘膜IL8a)的材料的化学溶液供应(滴加)到半导体晶片(半导体衬底SB)上并高速旋转半导体晶片将其涂覆到半导体晶片上。通过烘烤处理(热处理)使涂覆的溶液(通过涂覆形成的膜)中的溶剂蒸发，并使涂覆的溶液(通过涂覆形成的膜)变硬或固化以形成薄膜(在这里，绝缘膜IL8a)。作为烘烤处理，例如，可执行在氮气中或在空气中从约300℃的温度到500℃的温度的热处理。
接下来，如图21所示，使绝缘膜IL8a的表面受到氧等离子体处理(图16的步骤S3)。
在步骤S3中执行的处理(在这里，氧等离子体处理)是绝缘膜IL8a的表面的亲水性改善处理。更具体地，在步骤S3中执行的处理(在这里，氧等离子体处理)是用于改善绝缘膜IL8a对于随后执行的步骤S4中使用的化学溶液(用于形成绝缘膜IL8b的化学溶液)的润湿性的处理。将执行步骤S3时与不执行步骤S3时进行比较，绝缘膜IL8a示出了对于步骤S4中的化学溶液(用于形成绝缘膜IL8b的化学溶液)的更高润湿性，这将在随后描述。换句话说，将执行步骤S3时与不执行步骤S3时进行比较，绝缘膜IL8a更易于用步骤S4中的化学溶液(用于形成绝缘膜IL8b的化学溶液)润湿，这将在随后描述。
在步骤S3的氧等离子体处理期间，将绝缘膜IL8a的表面暴露到氧等离子体。当将绝缘膜IL8a的表面暴露到氧等离子体时，绝缘膜IL8a的表面就会被改性，并通过氧等离子体将有机物或碳从绝缘膜IL8a的表面去除。这导致改善了绝缘膜IL8a的表面的亲水性，并改善了绝缘膜IL8a对于在步骤S4中使用的化学溶液(用于形成绝缘膜IL8b的化学溶液)的润湿性。由此，将氧等离子体处理适用为绝缘膜IL8a的表面的亲水性改善处理。通过将化学溶液滴加到绝缘膜IL8a上所形成的液滴的接触角，可判定绝缘膜IL8a对于化学溶液的润湿性是高还是低。将接触角的减小判定为改善润湿性(容易润湿)。改善润湿性意味着改善亲水性，结果可将步骤S3的处理称为绝缘膜IL8a的表面的亲水性改善处理。
作为步骤S3的绝缘膜IL8a的表面的亲水性改善处理，氧等离子体处理可用在臭氧(O3)气氛中半导体衬底SB的热处理代替。
接下来，如图22所示，通过旋涂在半导体衬底SB的主表面(整个主表面)上，即在绝缘膜IL8a上，形成绝缘膜IL8b(图16的步骤S4)。
绝缘膜IL8b是使用旋涂形成的绝缘膜，优选是使用旋涂形成的氧化硅膜。作为绝缘膜IL8b，可优选使用SOG。
绝缘膜IL8b形成在绝缘膜IL8a上，以使其接近于绝缘膜IL8a。在步骤S2之后而在步骤S4之前执行步骤S3的处理，以便通过步骤S3的处理形成通过改变绝缘膜IL8a的表面(表面层部分)而产生的改性层，且该改性层可出现在绝缘膜IL8a和绝缘膜IL8b之间的界面上。
在类似于步骤S2的步骤S4中，通过旋涂(旋涂步骤)形成绝缘膜IL8b，以便将作为形成薄膜(在这里，绝缘膜IL8b)的材料的化学溶液供应(滴加)到半导体晶片(半导体衬底SB)上并通过高速旋转半导体晶片将其涂覆到半导体晶片上。然后通过烘烤处理(热处理)使涂覆的溶液(通过涂覆形成的膜)中的溶剂蒸发，并使涂覆的溶液(通过涂覆形成的膜)变硬或固化以形成薄膜(在这里，绝缘膜IL8b)。作为烘烤处理，例如，可执行在氮气中或在空气中从约300℃的温度到500℃的温度的热处理。
绝缘膜IL8b和绝缘膜IL8a优选由同一材料制成，更优选是氧化硅。步骤S4中使用的化学溶液(用于形成绝缘膜IL8b的化学溶液)和步骤S2中使用的化学溶液(用于形成绝缘膜IL8a的化学溶液)是相同的(同一种)化学溶液。
在通过旋涂形成绝缘膜时，位于下面的膜的亲水性是重要的。当下面的膜是使用CVD(化学气相沉积)形成的膜时(其在下文中称为“CVD膜”)，由于CVD膜的表面的相对较高的亲水性，通过旋涂能使绝缘膜容易并精确地形成在CVD膜上。另一方面，当下面的膜是通过旋涂形成的膜时(其在下文中将称为“旋涂膜”)，由于旋涂膜的表面可能具有降低的亲水性，所以不容易在旋涂膜上精确地形成另一绝缘膜。
另一方面，在本实施例中，在步骤S2中通过旋涂形成绝缘膜IL8a之后且在步骤S4中通过旋涂在绝缘膜IL8a上形成绝缘膜IL8b之前，步骤S3中执行绝缘膜IL8a的表面的亲水性改善处理。这使得它能够改善绝缘膜IL8a对于用于形成步骤S4的绝缘膜IL8b的化学溶液的润湿性，从而通过旋涂在绝缘膜IL8a上能容易且精确地形成作为旋涂膜的绝缘膜IL8b。
通过以这种方式执行步骤S2、S3和S4，形成了由绝缘膜IL8a和绝缘膜IL8a上的绝缘膜IL8b的堆叠的膜(堆叠的绝缘膜)组成的层间绝缘膜IL8。因此，步骤S2、S3和S4也可称为形成层间绝缘膜IL8的步骤。堆叠的绝缘膜对应于由多个绝缘膜组成的堆叠的膜。层间绝缘膜IL8形成在层间绝缘膜IL7上以便覆盖布线M7。
当不同于本实施例时，布线M7是通过镶嵌工艺形成的掩埋布线，布线M7掩埋在层间绝缘膜IL7中，使得很可能会使形成在层间绝缘膜IL7上的层间绝缘膜变平。然而，在本实施例中，布线M7是通过图案化导电膜形成的布线，且其优选是铝布线。在这种情况下，布线M7不掩埋在层间绝缘膜IL7中并从层间绝缘膜IL7的上表面突出。当层间绝缘膜IL8形成在层间绝缘膜IL7上以覆盖布线M7时，存在由布线M7从层间绝缘膜IL8的表面出现而引起的阶梯差或不平坦的担忧。然而，通过本实施例的方法形成的层间绝缘膜IL8的表面(上表面)，具有高平坦度且几乎没有随后将描述的由于布线M7出现在层间绝缘膜IL8的表面上而引起的阶梯差或不平坦。因此，通过步骤S2、S3和S4形成层间绝缘膜IL8之后，为了增强层间绝缘膜IL8的平坦度，将不使层间绝缘膜IL8受到CMP处理(抛光处理)。
在通过步骤S2、S3和S4形成层间绝缘膜IL8之后，在层间绝缘膜IL8中形成通孔(孔)SH(图16的步骤S5)。
更具体地，如图23所示，通过光刻在层间绝缘膜IL8上形成光致抗蚀图案PR2之后，用该光致抗蚀图案PR2作为蚀刻掩膜，干蚀刻层间绝缘膜IL8，然后在层间绝缘膜IL8中形成通孔SH，如图24所示。然后去除光致抗蚀图案PR2。图24示出了去除之后的阶段。通孔SH穿过层间绝缘膜IL8，并在通孔SH的底部部分暴露布线M7的上表面。
接下来，如图25所示，通过用导电膜填充通孔SH在通孔SH中形成通路部V8(图16的步骤S6)。通路部V8可称为导电插塞。上面已经描述了各个通路部V1、V2、V3、V4和V5的形成步骤，所以在这里省略了对步骤S6中形成通路部V8的步骤的描述。通路部V8在其下表面接近于布线M7，并由此使其电耦合到布线M7。
然后，在用通路部V8填充的层间绝缘膜IL8上形成布线M8(图16的步骤S7)。
形成布线M8的方法基本上类似于形成布线M7的方法。具体来说，如图26所示，在层间绝缘膜IL8上形成用于形成布线M8的导电膜(金属膜)CD2。该导电膜CD2由例如以提到的顺序依次叠置阻挡导体膜、铝膜和另一阻挡导体膜得到的膜组成，且它可使用溅射形成。然后，通过光刻在该导电膜CD2上形成光致抗蚀图案(未示出)，并用该光致抗蚀图案作为蚀刻掩膜，通过蚀刻(干蚀刻)图案化导电膜CD2。因此，如图27所示，可以形成布线M8。以这种方式，可在步骤S7中形成布线M8。在层间绝缘膜IL8上形成多个布线M8。
在图中示出了通过各自不同的步骤形成的通路部V8和布线M8。通路部V8和布线M8被分开地形成。在另一方式中，通路部V8和布线M8可在一个步骤中形成。在这种情况下，通路部V8和布线M8被形成为一个主体。
(研究示例)
接下来，将描述本发明人研究的示例。图28至31是在制造步骤期间的本发明人研究的第一研究示例的半导体器件的分段剖视图。图32至34是在制造步骤期间的本发明人研究的第二研究示例的半导体器件的分段剖视图。图35和36是在制造步骤期间的本发明人研究的第三研究示例的半导体器件的分段剖视图。
类似于图19，图28和32示出了形成在层间绝缘膜IL7上的布线M7。图35示出了形成在层间绝缘膜IL7上的布线M7和虚设布线DM。类似于图17至27，图28至35同样没有示出在层间绝缘膜IL7下面的结构。
本实施例、第一研究示例和第二研究示例在形成层间绝缘膜的方法方面彼此不同。首先，参考图28至31，将具体描述第一研究示例的制造步骤。
具体来说，如图28所示，在第一研究示例中，在层间绝缘膜IL7上形成布线M7，然后，如图29所示，使用CVD在层间绝缘膜IL7上形成层间绝缘膜IL108以覆盖布线M7。层间绝缘膜IL108是使用CVD形成的绝缘膜，且其优选是使用CVD形成的氧化硅膜。
接下来，如图30所示，使用CMP抛光层间绝缘膜IL108的上表面以使其平整。结果，形成具有几乎平坦上表面的层间绝缘膜IL108。层间绝缘膜IL108形成在层间绝缘膜IL7上以覆盖布线M7。
然后，如图31所示，通过光刻和干蚀刻在层间绝缘膜IL108中形成通孔SH之后，用导电膜填充该通孔SH以在通孔SH中形成通路部V8。然后，在层间绝缘膜IL108上形成布线M8。
接下来，参考图32至34，将具体描述第二研究示例的制造步骤。
具体来说，如图32所示，在层间绝缘膜IL7上形成布线M7。在第二研究示例中，如图33所示，通过旋涂在层间绝缘膜IL7上形成层间绝缘膜IL208以覆盖布线M7。层间绝缘膜IL208是使用旋涂形成的绝缘膜，且其优选是使用旋涂形成的氧化硅膜。
如图34所示，然后，通过光刻和干蚀刻在层间绝缘膜IL208中形成通孔SH，然后用导电膜填充该通孔SH以在通孔SH中形成通路部V8。然后，在层间绝缘膜IL208上形成布线M8。
在第二研究示例中，层间绝缘膜IL208在对应于步骤S2的步骤中通过旋涂形成。由此形成的层间绝缘膜IL208的厚度大于本实施例的绝缘膜IL8a的厚度，并与绝缘膜IL8a的厚度和本实施例中形成的绝缘膜IL8b的厚度的总和几乎一致。在第二研究示例中，不同于本实施例，既不执行对应于步骤S3的步骤也不执行对应于步骤S4的步骤。这意味着层间绝缘膜IL208通过单一的旋涂步骤形成。
换句话说，在本实施例中，层间绝缘膜IL8包括通过旋涂形成的多个绝缘膜(在这里，绝缘膜IL8a和绝缘膜IL8b)，而在第二研究示例中，层间绝缘膜IL208由通过旋涂形成的单层绝缘膜组成。
首先，将描述第一研究示例。
第一研究示例中的层间绝缘膜IL108是使用CVD形成的绝缘膜。使用CVD形成的绝缘膜具有与下面的形状共形的特性。如图29所示，使用CVD形成的层间绝缘膜IL108与布线M7是共形的，因此层间绝缘膜IL108在其上表面具有反映布线M7的形状的阶梯差(或不平坦)。
在第一研究示例中，在通过CVD形成层间绝缘膜IL108之后，将要执行通过CMP抛光层间绝缘膜IL108的上表面的抛光步骤。通过该CMP步骤，使层间绝缘膜IL108的上表面变平整，如图30所示。
当在不执行使层间绝缘膜IL108受到CMP处理的步骤的情况下，在层间绝缘膜IL108的上表面上具有反映布线M7的形状的阶梯差(或不平坦)的同时，执行随后的制造步骤时，存在出现如下的不便的担忧。
具体来说，层间绝缘膜IL108的上表面上的阶梯差(或不平坦)，使得难以通过光刻在层间绝缘膜IL108上精确地形成光致抗蚀图案。例如，在层间绝缘膜IL108中形成通孔SH时，通过光刻在层间绝缘膜IL108上形成对应于光致抗蚀图案PR2的光致抗蚀图案，并用该光致抗蚀图案作为蚀刻掩膜蚀刻层间绝缘膜IL108，来形成通孔SH。层间绝缘膜IL108的上表面上的阶梯差，防碍了对应于光致抗蚀图案PR2的光致抗蚀图案的精确形成。层间绝缘膜IL108的上表面上的阶梯差，使得难以通过光刻在曝光时调整曝光的焦点，并存在由此形成的光致抗蚀图案的位置和形状偏离设计的位置和形状的担忧。这可能会导致半导体器件的可靠性劣化。因此，必须增加层间绝缘膜IL108的上表面的平整度。
另外，层间绝缘膜IL108的上表面上的阶梯差，在邻近阶梯差的位置可能会引起蚀刻残留物，且可能会出现由这种蚀刻残留物引起的不便。例如，通过在层间绝缘膜IL108上形成对应于导电膜CD2的导电膜，然后通过光刻图案化导电膜和蚀刻，来形成布线M8。在图案化时的干蚀刻步骤中，存在在邻近层间绝缘膜IL108的上表面上的阶梯差的位置残留导电膜的蚀刻残留物的担忧。导电膜的蚀刻残留物可能会成为短路或漏电的原因，且它会导致半导体器件的可靠性劣化。因此，必须尽可能地防止导电膜的蚀刻残留物残留在层间绝缘膜IL108上。因此，层间绝缘膜IL108的上表面将具有改善的平整度。
由于应使层间绝缘膜IL108的上表面变平整，所以使用CVD形成层间绝缘膜IL108，然后通过CMP处理使层间绝缘膜IL108的上表面变平整。
然而，在形成层间绝缘膜IL108之后引入CMP步骤可能会使半导体器件的制造步骤复杂化，并增加制造成本。为了减少半导体器件的制造成本，希望省略抛光步骤。尤其是，当不使用镶嵌工艺形成布线时，换句话说，通过光刻图案化导电膜和蚀刻形成布线，布线形成步骤不需要CMP处理，结果，添加层间绝缘膜IL108的CMP处理往往会增加半导体器件的制造成本。
因此，为了消除层间绝缘膜的上表面的CMP处理的必要性，本发明人研究通过旋涂形成层间绝缘膜。
通过CVD形成的绝缘膜具有与下面的形状共形的特性，使得绝缘膜在其表面上很可能会具有反映下面的布线的形状的阶梯差(或不平坦)。在通过旋涂形成的绝缘膜的情况下，由于用于通过涂覆形成膜的化学溶液具有流动性，所以它不会与下面的形状共形的形成，且在其上表面上不大可能具有反映下面的布线的形状的阶梯差(或不平坦)。
假设使用通过旋涂形成的绝缘膜作为层间绝缘膜，以便在膜形成之后在没有CMP处理的情况下，允许层间绝缘膜具有平坦表面。
在参考图32至34描述的第二研究示例中，绝缘膜IL208使用旋涂形成。第二研究示例中的绝缘膜IL208的表面，即层间绝缘膜IL208的表面，比在第一研究示例的CMP处理之前的层间绝缘膜IL108的表面更平坦。
与通过CVD形成的绝缘膜相比，通过旋涂形成的绝缘膜具有平坦的表面。然而，即使使用旋涂，也难以完全消除下面布线的不平坦造成的影响，并形成具有完全平坦表面的绝缘膜。甚至在第二研究示例中，层间绝缘膜IL208在其表面上不可避免地会具有反映布线M7的形状的阶梯差DS。
层间绝缘膜IL208的表面上的阶梯差不大可能出现在其中密集地布置有布线M7的区域中，它可能出现在其中密集地布置有布线M7的区域和其中稀疏地布置有布线M7的区域之间的边界附近。
在旋涂时，通过将用于形成薄膜(在这里，层间绝缘膜IL208)的材料的化学溶液供应(滴加)到半导体晶片(半导体衬底SB)上，通过高速旋转半导体晶片将它涂覆到半导体晶片上，然后执行烘烤处理(热处理)，来形成薄膜(在这里，层间绝缘膜IL208)。化学溶液通过离心力向半导体晶片的外侧转移，但是，当半导体晶片旋转时，布线M7会阻止化学溶液的转移。在从半导体晶片中心向半导体晶片外围的方向上的、其中密集地布置有布线M7的区域的下游，不太可能传送化学溶液，且化学溶液(通过涂覆形成的膜)的厚度变得相对较薄。简而言之，在那里会出现通过将化学溶液涂覆到半导体晶片的主表面上形成的膜的厚度的不平坦。因此，在其中密集地布置有布线M7的区域和其中稀疏地布置有布线M7的区域之间的边界附近，在层间绝缘膜IL208的表面上不可避免地会出现阶梯差DS。
鉴于要形成的绝缘膜的厚度，确定供应到半导体晶片上的用于通过旋涂形成绝缘膜的化学溶液的粘度。化学溶液的粘度的增加会导致，在使半导体晶片旋转时通过涂覆留在半导体晶片上的化学溶液形成的膜的厚度增加，而化学溶液的粘度的降低会导致，在使半导体晶片旋转时通过涂覆留在半导体晶片上的化学溶液形成的膜的厚度减小。这意味着通过增加化学溶液的粘度能在半导体晶片上形成厚绝缘膜，而通过降低化学溶液的粘度能使形成在半导体晶片上的绝缘膜的厚度减小。
当化学溶液具有高粘度时，在其中密集地布置有布线M7的区域和其中稀疏地布置有布线M7的区域之间的边界附近的层间绝缘膜IL208的表面上，很可能会出现阶梯差DS。另一方面，具有低粘度的化学溶液容易铺展在半导体晶片上方，结果，在层间绝缘膜IL208的表面上不大可能出现阶梯差DS。
当用于形成层间绝缘膜IL208的化学溶液具有高粘度时，由此形成的层间绝缘膜IL208具有增加的厚度，但相反，阶梯差DS很可能会出现在层间绝缘膜IL208的表面上。当化学溶液具有低粘度时，由此形成的层间绝缘膜IL208具有减小的厚度，但相反，阶梯差DS不大可能会出现在层间绝缘膜IL208的表面上。
然而，减小层间绝缘膜IL208的厚度会增加上层布线(在这里，布线M8)和下层布线(在这里，布线M7)之间的寄生电容，上层布线(在这里，布线M8)和下层布线(在这里，布线M7)关于其之间的层间绝缘膜IL208相互垂直面对，使得层间绝缘膜IL208需要具有一定厚度。因此，在第二研究示例中，难以使层间绝缘膜IL208变薄，因此，难以降低用于通过旋涂形成层间绝缘膜IL208的化学溶液的粘度。这意味着为了确保某一厚度的层间绝缘膜IL208，必须增加用于通过旋涂形成层间绝缘膜IL208的化学溶液的粘度。这不可避免地会在层间绝缘膜IL208的表面上引起阶梯差DS。
如上结合第一研究示例所述，当通过光刻在层间绝缘膜IL208上形成光致抗蚀图案时，层间绝缘膜IL208的表面上的阶梯差会使得难以精确地形成光致抗蚀图案。另外，由于阶梯差，如果在层间绝缘膜IL208的表面上真有不必要的蚀刻残留物(导电膜的蚀刻残留物)残留在邻近阶梯差的位置，它可能会导致由蚀刻残留物引起的不便。由此得到的半导体器件可能会具有由这种不便引起的劣化的可靠性。
因此，作为第三研究示例，在其中有布线M7的层中形成虚设布线，并研究增强层间绝缘膜的表面平坦度。参考图35和36，在下文中将具体描述第三研究示例的制造步骤。
在第三研究示例中，如图35所示，在层间绝缘膜IL7上形成布线M7和虚设布线DM。更具体地，通过在层间绝缘膜IL7上形成对应于导电膜CD1的导电膜，然后图案化导电膜，来形成布线M7和虚设布线DM。通过使用他们共用的导电膜在同一步骤中形成布线M7和虚设布线DM。随后执行的第三研究示例的步骤类似于第二研究示例的步骤。具体来说，如图36所示，通过使用旋涂在层间绝缘膜IL7上形成层间绝缘膜IL308以覆盖布线M7和虚设布线DM。层间绝缘膜IL308是使用旋涂形成的绝缘膜，且其优选是使用旋涂形成的氧化硅膜。然后，形成通孔SH、通路部V8和布线M8，但在这里省略了它们的说明和描述。
在第三研究示例中，虚设布线DM布置在其中未布置有布线M7的未用空间中。因此，在那里大部分区域都有布线M7或虚设布线DM，这使得它难以引起阶梯差，诸如通过旋涂形成的层间绝缘膜IL308的表面上的阶梯差DS。
然而，在第三研究示例中，虚设布线DM应该形成在其中有布线M7的层中。换句话说，当存在其中没有形成布线M7的未用空间时，在那里应该布置虚设布线DM。这需要重新设计包括布线M7和虚设布线DM的布线层。这导致了半导体器件的整个设计的变化，且其应用造成了大的负担。即使当重新设计包括布线M7和虚设布线DM的布线层时，布线的布局也会变得困难。鉴于重新设计的劳动力和半导体器件的制造成本，选择其中提供虚设布线DM的第三研究示例是不可取的。
(主要特征和优势)
因此，在本实施例中，通过叠置每个都通过旋涂形成的多个绝缘膜来形成层间绝缘膜。
在本实施例中，在步骤S2中使用旋涂形成层间绝缘膜IL8的绝缘膜IL8a，在步骤S3中使绝缘膜IL8a受到亲水性改善处理(第一处理)，然后在步骤S4中通过旋涂在绝缘膜IL8a上形成层间绝缘膜IL8的绝缘膜IL8b。层间绝缘膜IL8由包括绝缘膜IL8a和绝缘膜IL8b的堆叠的绝缘膜组成。
本实施例的一个主要特征是，在步骤S2中通过旋涂形成层间绝缘膜IL8的绝缘膜IL8a，且在步骤S4中通过旋涂在绝缘膜IL8a上形成层间绝缘膜IL8的绝缘膜IL8b。这意味着在本实施例中，通过叠置多个绝缘膜，即每个都通过旋涂形成的绝缘膜IL8a和IL8b，来形成层间绝缘膜IL8。因此，层间绝缘膜IL8可具有改善的表面平整度，这将在随后具体描述。
如上所述，当通过旋涂形成绝缘膜时，为了增加绝缘膜的厚度，应该增加供应到半导体晶片上的化学溶液(用于形成绝缘膜的化学溶液)的粘度。然而这可能会导致产生阶梯差，诸如由此形成在绝缘膜的表面上的阶梯差DS。当通过旋涂形成绝缘膜且由此形成的绝缘膜具有小的厚度时，可以减小供应到半导体晶片上的化学溶液(用于形成绝缘膜的化学溶液)的粘度。这使得难以产生阶梯差，诸如由此形成在绝缘膜的表面上的阶梯差DS。
在本实施例中，通过叠置多个绝缘膜，即每个都通过旋涂形成的绝缘膜IL8a和IL8b，来形成层间绝缘膜IL8，使得通过旋涂形成的绝缘膜IL8a和IL8b可具有薄(小)的厚度。这使得能够减小用于通过旋涂形成各个绝缘膜IL8a和IL8b的化学溶液的粘度，并由此使得能够抑制或防止产生由此形成在绝缘膜IL8a和IL8b的表面上的阶梯差。
假设本实施例的层间绝缘膜IL8的厚度和第二研究示例的层间绝缘膜IL208的厚度彼此相等，则本实施例的绝缘膜IL8a和IL8b都具有小于层间绝缘膜IL208的厚度。在第二研究示例中，厚层间绝缘膜IL208通过单一旋涂步骤形成，使得由此使用的化学溶液应具有高粘度，因此层间绝缘膜IL208在其表面上很可能会具有阶梯差DS。另一方面，在本示例中，厚层间绝缘膜IL8通过多个旋涂步骤形成，使得可使用具有低粘度的化学溶液，并可以防止阶梯差诸如上述阶梯差DS出现在层间绝缘膜IL8的表面上。结果，层间绝缘膜IL8可具有改善的表面平整度。
与在单一旋涂步骤中形成厚层间绝缘膜的第二研究示例相比，在通过叠置分别用多个旋涂步骤形成的多个绝缘膜形成厚层间绝缘膜的本实施例中，通过单一旋涂步骤形成的绝缘膜的厚度较小，以便可以在旋涂步骤中使用具有低粘度的化学溶液，因此能够抑制在层间绝缘膜的表面上产生阶梯差。这导致了由此形成的绝缘膜的表面平整度的改善。
本实施例的另一主要特征是，在步骤S2中通过旋涂形成层间绝缘膜IL8的绝缘膜IL8a之后，但在步骤S4中通过旋涂在绝缘膜IL8a上形成层间绝缘膜IL8的绝缘膜IL8b之前，使绝缘膜IL8a在步骤S3中受到亲水性改善处理。因此，层间绝缘膜IL8可具有改善的表面平整度，这将在下面具体描述。
假定在步骤S2中通过旋涂形成层间绝缘膜IL8的绝缘膜IL8a之后，在不执行步骤S3的情况下，在步骤S4中通过旋涂在绝缘膜IL8a上形成绝缘膜IL8b，这将称为“第四研究示例”。在第四研究示例中，由于在旋涂步骤中通过烘烤处理凝固(固化)之后得到的绝缘膜IL8a的表面具有低亲水性(润湿性)，所以在用于形成绝缘膜IL8b的旋涂步骤中绝缘膜IL8a对于用于形成绝缘膜IL8b的化学溶液的润湿性变低了。这可能会妨碍绝缘膜IL8b的精确形成。
换句话说，在用于形成绝缘膜IL8b的旋涂步骤中，将用于形成绝缘膜IL8b的化学溶液供应(滴加)到半导体晶片(半导体衬底SB)上，并通过高速旋转半导体晶片将其涂覆到半导体晶片上。要涂覆化学溶液的下层绝缘膜IL8a对于化学溶液的低润湿性，会阻止化学溶液在半导体晶片上的平滑的润湿和铺展。这可能会导致形成具有不均匀厚度的涂覆膜。结果，在其上不期望地形成的绝缘膜IL8b具有不均匀的膜厚度并使由此得到的层间绝缘膜IL8的表面平整度劣化。这意味着在执行旋涂步骤中位于要形成的膜(绝缘膜IL8b)的下面的低亲水性膜(在这里，绝缘膜IL8a)不是优选的。因此，在绝缘膜IL8a具有低亲水性时，不必执行用于形成绝缘膜IL8b的旋涂步骤。
通过旋涂步骤、随后通过烘烤处理形成的绝缘膜不可避免地具有低亲水性(润湿性)的表面。在步骤S2中形成的绝缘膜IL8a具有较低的亲水性，使得在没有步骤S3的情况下，作为第四研究示例，不能在步骤S4中通过旋涂在绝缘膜IL8a上容易地形成绝缘膜IL8b。这可能会导致不能精确形成绝缘膜IL8b。例如，在旋涂步骤中，阻止将用于形成绝缘膜IL8b的化学溶液在整个半导体晶片(半导体衬底SB)上的平滑的润湿和铺展，化学溶液不能被均匀涂覆，由此形成的绝缘膜IL8b可能具有不均匀的厚度。这会导致形成具有劣化的表面平整度的层间绝缘膜IL8。
另一方面，在本实施例中，在步骤S2中通过旋涂形成层间绝缘膜IL8的绝缘膜IL8a之后，在步骤S3中执行绝缘膜IL8a的亲水性改善处理，然后在步骤S4中通过旋涂在绝缘膜IL8a上形成层间绝缘膜IL8的绝缘膜IL8b。通过步骤S3的绝缘膜IL8a的亲水性改善处理，在步骤S4的用于形成绝缘膜IL8b的旋涂步骤中，绝缘膜IL8可对于用于形成绝缘膜IL8b的化学溶液具有改善的润湿性。这促进了形成绝缘膜IL8b的化学溶液在整个半导体晶片(半导体衬底SB)上的润湿和铺展，使得能精确地形成绝缘膜IL8b。例如，由于用于形成绝缘膜IL8b的化学溶液容易润湿和铺展在整个半导体晶片(半导体衬底SB)上方，可以防止不均匀涂覆，通过涂覆得到的膜可具有更均匀的厚度，结果，由此形成的绝缘膜IL8b具有更均匀的厚度。这也有助于形成具有改善的表面平整度的层间绝缘膜IL8。
在本实施例中，在步骤S2中通过旋涂形成层间绝缘膜IL8的绝缘膜IL8a，在步骤S3中执行绝缘膜IL8a的亲水性改善处理，在步骤S4中通过旋涂在绝缘膜IL8a上形成层间绝缘膜IL8的绝缘膜IL8b。由于通过叠置每个都由旋涂形成的绝缘膜IL8a和IL8b来形成层间绝缘膜IL8，所以可以减小通过单个旋涂步骤形成的绝缘膜的厚度。因此，可减小旋涂步骤中所使用的化学溶液的粘度，结果，由此形成的层间绝缘膜IL8可具有改善的表面平整度。另外，在步骤S3中，即在通过旋涂形成绝缘膜IL8a之后且在通过旋涂在绝缘膜IL8a上形成绝缘膜IL8b之前，执行绝缘膜IL8a的亲水性改善处理，以便可以改善绝缘膜IL8a对于用于形成绝缘膜IL8b的化学溶液的润湿性，并使由此得到的层间绝缘膜IL8可具有改善的表面平整度。结果，由包括绝缘膜IL8a和绝缘膜IL8a上的绝缘膜IL8b的堆叠的绝缘膜组成的层间绝缘膜IL8可具有改善的表面平整度。
本实施例可提供具有高平整度的层间绝缘膜IL8，以便能够抑制或防止在层间绝缘膜是劣等平整度时将要出现的不便。例如，当通过光刻在层间绝缘膜IL8上形成光致抗蚀图案(例如，光致抗蚀图案PR2)时，能够精确地形成该光致抗蚀图案。另外，能够抑制或防止在层间绝缘膜IL8上残留不必要的蚀刻残留物(例如，导电膜CD2的蚀刻残留物)。由此制造的半导体器件可具有改善的可靠性。另外，可以以改善的产量制造半导体器件。此外，本实施例促进了半导体器件的制造步骤的管理，结果，能够容易地执行半导体器件的制造步骤。
在本实施例中形成的层间绝缘膜IL8可具有高平整度。因此，在形成层间绝缘膜IL8之后，层间绝缘膜IL8的CMP处理(抛光处理)不是必须的。这可以降低半导体器件的制造成本。
本实施例不需要形成对应于虚设布线DM的构件。这可使布线M7的设计变得容易。可在不用重新设计布线布局的情况下执行本实施例，使得可以在不增加负担的情况下执行本实施例，并能够以降低的成本制造半导体器件。
在步骤S3中，执行绝缘膜IL8a的表面的亲水性改善处理。作为这种处理，最优选执行氧等离子体处理。更具体地，在步骤S2中通过旋涂形成绝缘膜IL8a之后且在步骤S4中通过旋涂在绝缘膜IL8a上形成绝缘膜IL8b之前，优选在步骤S3中执行氧等离子体处理。
在这种氧等离子体处理中，使绝缘膜IL8a的表面暴露于氧等离子体。通过这种处理，用氧等离子体去除绝缘膜IL8a的表面上的有机物和碳，绝缘膜IL8a的表面具有改善的亲水性，并改善了绝缘膜IL8a对于步骤S4所使用的化学溶液(用于形成绝缘膜IL8b的化学溶液)的润湿性。这使得能够通过步骤S4中的旋涂，在通过旋涂形成的绝缘膜IL8a上精确地形成绝缘膜IL8b。
步骤S3中的氧等离子体处理优选在170℃或更低的温度加以执行，因为在过高的氧等离子体处理温度下，由于绝缘膜IL8a的表面改性而引起的应力可能会出现在绝缘膜IL8a中，且可能会使绝缘膜IL8a破裂。为了避免这个，优选将步骤S3中的氧等离子体处理温度减小到某种程度。根据本发明人的研究，该温度优选在170℃或更低。通过在170℃或更低的温度执行步骤S3中的氧等离子体处理，绝缘膜IL8a的表面可具有改善的亲水性，同时在不失败的情况下，可防止由于氧等离子体处理而产生的绝缘膜IL8a的破裂。更优选将步骤S3中的氧等离子体处理温度设置在从室温到170℃之间，因此等离子体处理设备不需要有半导体衬底SB的冷却机制。
氧等离子体处理温度对应于当受到氧等离子体处理时的半导体衬底SB的温度(加热温度)。因此在步骤S3中，优选在将半导体衬底SB的温度(加热温度)调整在170℃或更低时执行氧等离子体处理并将绝缘膜IL8a的表面暴露于氧等离子体。
在步骤S3中，作为绝缘膜IL8a的表面的亲水性改善处理，最优选氧等离子体处理，然而，包含臭氧(O3)的气氛中的热处理可替换它。这意味着在步骤S3中，代替氧等离子体处理，可在臭氧(O3)气氛中执行半导体衬底SB的热处理。在包含臭氧(O3)的气氛中的热处理温度(半导体衬底SB的温度)优选从大约200℃到400℃。
由于与包含臭氧(O3)的气氛中的热处理相比，在氧等离子体处理中绝缘膜IL8a的表面上的亲水性改善效果更好，因此在步骤S3中最优选执行氧等离子体处理。
为了通过在氧(O2)气氛中的热处理实现绝缘膜IL8a的表面上的亲水性改善效果，热处理温度应该设置得非常高。在如此高温度下的热处理可能会有各种有害影响(例如，对布线的有害影响)，因此希望避免它。另一方面，氧等离子体处理或在包含臭氧(O3)的气氛中的热处理，即使在没有将热处理温度设置得高于在氧(O2)气氛中的热处理温度的情况下，也能在绝缘膜IL8a的表面上产生亲水性改善效果。因此，在本实施例中，优选采用氧等离子体处理或在包含臭氧(O3)的气氛中的热处理，最优选用氧等离子体处理，作为绝缘膜IL8a的表面上的亲水性改善处理。
在本实施例中，在步骤S2中通过旋涂形成的绝缘膜IL8a和在步骤S4中通过旋涂形成的绝缘膜IL8b优选由同一材料制成，更优选由氧化硅制成。当绝缘膜IL8a和绝缘膜IL8b由同一材料制成时，从尽可能多地减少制造步骤的数量的观点看，不仅可采用本实施例的技术概念，其中绝缘膜IL8a和绝缘膜IL8b通过各自不同的旋涂步骤形成，而且可以采用上述的第二研究示例，其中具有绝缘膜IL8a的厚度和绝缘膜IL8b的厚度之和的层间绝缘膜通过单个旋涂步骤形成。发现问题是，第二研究示例的层间绝缘膜IL208在其表面上很可能会具有阶梯差DS，本发明人研究了如何通过旋涂形成高度平坦的层间绝缘膜。结果，他们不仅完成了通过单个旋涂步骤形成厚层间绝缘膜的技术，而且完成了通过叠置每个都用旋涂步骤形成的多个绝缘膜IL8a和绝缘膜IL8b来形成层间绝缘膜IL8，并在绝缘膜IL8a形成步骤和绝缘膜IL8b形成步骤之间执行绝缘膜IL8a的亲水性改善处理的技术。
在步骤S2中形成的绝缘膜IL8a的厚度T1优选等于或大于在步骤S4中形成的绝缘膜IL8b的厚度T2(T1≥T2)。优选满足T1≥T2，其中T1表示在步骤S2中形成的绝缘膜IL8a的厚度，T2表示在步骤S4中形成的绝缘膜IL8b的厚度。接下来将描述其原因。
当在步骤S2中形成绝缘膜IL8a时，下面的膜的阶梯差几乎对应于布线M7的厚度，意思是阶梯差是相当大的。当在具有这种阶梯差时将用于形成绝缘膜IL8a的化学溶液供应到半导体晶片的主表面时，在布线M7上通过涂覆形成的结果膜的厚度变得非常薄。然后执行其后的烘烤处理以完成绝缘膜IL8a的形成。与其中没有布线M7的区域中的绝缘膜IL8a的厚度相比，在布线M7上的绝缘膜IL8a的厚度是相当薄的。另一方面，当在步骤S4中形成绝缘膜IL8b时，由于绝缘膜IL8a通过旋涂形成，所以位于下面的绝缘膜IL8a的阶梯差小于布线M7的厚度。与在步骤S2中形成绝缘膜IL8a时相比，在步骤S4中形成绝缘膜IL8b时，下面的膜的阶梯差变得非常小。当在这种状态下通过涂覆用于形成绝缘膜IL8b的化学溶液在半导体晶片的主表面上形成膜时，由此产生的膜即使在布线M7上也往往会厚到某种程度。然后执行烘烤处理以完成绝缘膜IL8b的形成，然而，绝缘膜IL8b即使在布线M7上也往往会厚到某种程度。
为了在保持层间绝缘膜IL8的平整度的同时减小布线M7上的层间绝缘膜IL8的厚度，因此，增加在步骤S2中形成的绝缘膜IL8a的厚度比增加在步骤S4中形成的绝缘膜IL8b的厚度更有利。另外，由于层间绝缘膜IL8中的通孔SH形成在布线M7上，所以为了便于形成通孔SH，减小布线M7上的层间绝缘膜IL8的厚度是有利的。在步骤S2中形成的绝缘膜IL8a的厚度T1优选等于或大于在步骤S4中形成的绝缘膜IL8b的厚度T2(T1≥T2)。更优选的是在步骤S2中形成的绝缘膜IL8a的厚度T1大于在步骤S4中形成的绝缘膜IL8b的厚度T2(T1＞T2)。在保持层间绝缘膜IL8的平整度的同时，这使得能够减小布线层M7上的层间绝缘膜IL8的厚度。为了便于在层间绝缘膜IL8中形成通孔SH，可以减小布线M7上的层间绝缘膜IL8的厚度。
在步骤S2中形成的绝缘膜IL8a的厚度T1对应于在其中没有布线M7的区域中的绝缘膜IL8a的厚度，并在图20和22中示出。在步骤S4中形成的绝缘膜IL8b的厚度T2对应于在其中没有布线M7的区域中的绝缘膜IL8b的厚度，并在图22中示出。
在本实施例中描述的或在后面的第二实施例中描述的形成层间绝缘膜IL8的方法可应用于层间绝缘膜IL1、IL2、IL3、IL4和IL5中的至少任一个。这意味着在本实施例中描述的或在后面的第二实施例中描述的形成层间绝缘膜IL8的方法可应用于五个层间绝缘膜IL1、IL2、IL3、IL4和IL5中的任何一个、任何两个、任何三个、任何四个或全部层间绝缘膜。
当层间绝缘膜IL8是层间绝缘膜IL2、IL3、IL4和IL5中的任何一个时，层间绝缘膜IL8形成在下面的层间绝缘膜IL7上以覆盖布线M7(参考图7、9、11、13和22)。在这种情况下，存在由布线M7(M1、M2、M3或M4)出现在层间绝缘膜IL8(IL2、IL3、IL4或IL5)的表面上而引起阶梯差或不平坦的担忧。然而，通过本实施例中描述的或后面的第二实施例中描述的方法形成层间绝缘膜IL8，可以抑制或防止由布线M7形成在层间绝缘膜IL8的表面(上表面)上而引起的阶梯差或不平坦。因此，形成的覆盖布线M7(M1、M2、M3或M4)的层间绝缘膜IL8(IL2、IL3、IL4或IL5)可具有改善的表面平整度。因此，可以形成具有平坦表面的层间绝缘膜IL8(IL2、IL3、IL4或IL5)。
当层间绝缘膜IL8是层间绝缘膜IL1时，层间绝缘膜IL8(IL1)形成在半导体衬底SB上以覆盖栅电极(GE1、GE2)(参考图4和图22)。在这种情况下，在图19至27中示出了上述情况，图38至41示出了下面的情况和与此相关的描述，层间绝缘膜IL7用半导体衬底SB代替，布线M7用栅电极(GE1、GE2)代替，通路部V8对应于通路部V1，以及布线M8对应于布线M1。然而栅电极(GE1、GE2)经由栅绝缘膜(GF)形成在半导体衬底SB上。当层间绝缘膜IL8是层间绝缘膜IL1时，存在由栅电极(GE1、GE2)出现在层间绝缘膜IL8(IL1)的表面上而引起阶梯差或不平坦的担忧。通过使用本实施例中以上描述的或在后面的第二实施例中描述的方法形成层间绝缘膜IL8(IL1)，能够抑制或防止由栅电极(GE1、GE2)引起的阶梯差或不平坦形成在层间绝缘膜IL8(IL1)的表面(上表面)上。形成的覆盖栅电极(GE1、GE2)的层间绝缘膜IL8(IL1)可具有改善的表面平整度，并可以形成具有改善平整度的表面的层间绝缘膜IL8(IL1)。
在本实施例中，关于形成在半导体衬底SB上的布线结构(多层布线结构)，作为示例给出了包括五层布线层的布线结构。该布线结构不限于此，而是它可以是包括六层或六层以上布线层或四层或四层以下布线层的布线结构。在本实施例中描述的或在后面的第二实施例中描述的形成层间绝缘膜IL8的方法可应用于形成在半导体衬底SB上的多个层间绝缘膜中的至少任一个层间绝缘膜。
(第二实施例)
参考图37至41，将描述根据第二实施例的形成层间绝缘膜的步骤。图37是示出第二实施例的半导体器件的一些制造步骤的工艺流程图。图38至41是在其制造步骤期间第二实施例的半导体器件的分段剖视图。同时在图38至39中，如图17至26所示，从这些附图来看，省略了在层间绝缘膜IL7下面的结构。
第二实施例与第一实施例不同之处在于，在步骤S2之前通过CVD形成绝缘膜IL8c之后，在步骤S2中通过旋涂在由此产生的膜IL8c(CVD膜)上形成绝缘膜IL8a。除上述差异之外，根据第二实施例的半导体器件的制造步骤基本类似于根据第一实施例的半导体器件的制造步骤。在下文中将主要描述第二实施例和第一实施例的差异，并省略对它们共有构件的描述。
在得到图19示出的结构之前，第二实施例的制造步骤类似于第一实施例的制造步骤。换句话说，同样在第二实施例中，通过如在第一实施例的步骤S1中在层间绝缘膜IL7上形成布线M7，得到图19示出的结构。
在第二实施例中，在得到图19示出的结构之后，使用CVD在层间绝缘膜IL7上形成绝缘膜IL8c以覆盖布线M7，如图38所示(图37的步骤S11)。
绝缘膜IL8c优选由氧化硅膜制成，且优选通过CVD形成，更优选通过等离子体CVD形成。
使用CVD形成的绝缘膜具有与下面的形状共形的特性。由于绝缘膜IL8c使用CVD形成，所以它与布线M7共形。因此绝缘膜IL8c具有反映布线M7的形状的阶梯差或不平坦。在其中没有布线M7的区域中形成在层间绝缘膜IL7上的绝缘膜IL8c的部分的厚度，形成在布线M7的上表面上的绝缘膜IL8c的部分的厚度，以及形成在布线M7的侧表面上的绝缘膜IL8c的部分的厚度，几乎彼此相等。
使用CVD形成的绝缘膜在膜质量方面较好于使用旋涂形成的绝缘膜。例如，使用CVD形成的绝缘膜是致密的，比使用旋涂形成的绝缘膜具有较低的吸湿性，并具较高的机械强度。通过用使用CVD形成的绝缘膜IL8c覆盖布线M7，因此，布线M7可具有改善的可靠性，由此得到的半导体器件可具有改善的可靠性。
上述步骤之后的步骤基本上类似于第一实施例的步骤。
同样在第二实施例中，如图39所示，在步骤S2中通过旋涂在半导体衬底SB的主表面(整个主表面)上，即在绝缘膜IL8c上，形成绝缘膜IL8a。
在没有绝缘膜IL8c的第一实施例中，在步骤S2中将绝缘膜IL8a形成在层间绝缘膜IL7上以覆盖布线M7，而在有绝缘膜IL8c的第二实施例中，在步骤S2中将绝缘膜IL8a形成在绝缘膜IL8c上。绝缘膜IL8a在其下表面接近于绝缘膜IL8c的上表面。除上述差异之外第二实施例类似于第一实施例。因此，在绝缘膜IL8a的形成方法或材料方面，第二实施例也类似于第一实施例。
在通过旋涂形成绝缘膜时，位于绝缘膜下面的膜的亲水性是重要的。当下面的膜是CVD膜时，由于CVD膜的表面的相对高亲水性，通过旋涂能容易且精确地在CVD膜上形成绝缘膜。在步骤S11中通过CVD形成绝缘膜IL8c之后，在步骤S2中能够通过旋涂形成绝缘膜IL8a，而不需要执行步骤S3的诸如氧等离子体处理的处理。这有助于减少制造步骤的数目。
在步骤S2中形成绝缘膜IL8a之后，与第一实施例相同，在第二实施例中也执行步骤S3的处理。具体来说，如图40所示，使绝缘膜IL8a的表面受到氧等离子体处理。步骤S3中的这种处理是如上第一实施例所述的绝缘膜IL8a的亲水性改善处理。
第二实施例的步骤S3类似于第一实施例的步骤S3，因此在包括步骤S3的方法或意义的各种要点，或用在臭氧(O3)气氛中的热处理代替氧等离子体处理方面，第二实施例同样类似于第一实施例。
在类似于第一实施例的第二实施例中，然后在步骤S4中通过旋涂在半导体衬底SB的主表面(整个主表面)上，即在绝缘膜IL8a上形成绝缘膜IL8b。
对于步骤S4，第二实施例类似于第一实施例。因此，同样对于绝缘膜IL8b的形成方法或材料，第二实施例也类似于第一实施例。
通过执行上述的步骤S11、S2、S3和S4，形成了由通过叠置绝缘膜IL8c、绝缘膜IL8c上的绝缘膜IL8a以及绝缘膜IL8a上的绝缘膜IL8b得到的膜(堆叠的绝缘膜)组成的层间绝缘膜IL8。因此，步骤S11、S2、S3和S4也称为形成层间绝缘膜IL8的步骤。
在第一实施例中，层间绝缘膜IL8没有通过CVD形成的绝缘膜IL8c，且由绝缘膜IL8a和绝缘膜IL8a上的绝缘膜IL8b的堆叠的膜组成。在第二实施例中，层间绝缘膜IL8具有作为其最下层的通过CVD形成的绝缘膜IL8c，且由绝缘膜IL8c、绝缘膜IL8c上的绝缘膜IL8a以及绝缘膜IL8a上的绝缘膜IL8b的堆叠的膜组成。层间绝缘膜IL8形成在层间绝缘膜IL7上以覆盖布线M7。
在具有通过CVD形成的整个层间绝缘膜的上述第一研究示例中，在形成层间绝缘膜之后需要执行CMP处理。在第二实施例中，由于绝缘膜IL8a和IL8b通过旋涂形成并依次叠置在通过CVD形成的绝缘膜IL8c上，所以在形成层间绝缘膜IL8之后不需要执行层间绝缘膜IL8的CMP处理(抛光处理)。绝缘膜IL8c在其表面上具有下面的布线M7的形状的阶梯差或不平坦，但层间绝缘膜IL8通过步骤S2、S3和S4形成，因此由于类似于上述第一实施例的原因，层间绝缘膜IL8可具有改善的表面平整度，并由此可形成具有平坦表面的层间绝缘膜IL8。
在那之后，第二实施例同样类似于第一实施例，在步骤S5中在层间绝缘膜IL8中形成通孔SH，在步骤S6中在该通孔SH中形成通路部V8，以及在步骤S7中形成布线M8。在这里将省略对他们的说明和描述。该通孔SH被形成为穿过层间绝缘膜IL8并暴露布线M7的部分。因此，在第二实施例中，通孔SH穿过绝缘膜IL8b、绝缘膜IL8a以及绝缘膜IL8c。
除了由第一实施例得到的优势之外，第二实施例可产生下列优势。
具体来说，通过CVD形成的绝缘膜具有优于通过旋涂形成的绝缘膜的膜质量。在本实施例中，由使用CVD形成的绝缘膜IL8c覆盖的布线M7可具有改善的可靠性。结果，由此得到的半导体器件可具有进一步改善的可靠性。
第一实施例和第二实施例的技术概念是，为形成层间绝缘膜依次叠置每个都使用旋涂形成的两个或两个以上的绝缘膜，以及在通过旋涂在使用旋涂形成的绝缘膜上形成绝缘膜之前，使下面的绝缘膜(使用旋涂已形成的绝缘膜)的表面受到亲水性改善处理(对应于步骤S3的处理)。
在第一实施例和第二实施例中，在每次执行一次步骤S2和步骤S3之后，执行步骤S4。作为另一种方式，在执行步骤S2和步骤S3的多个循环之后，可执行步骤S4。这意味着在重复多个循环之后，其中一个循环由步骤S2和步骤S3组成，可执行步骤S4。在这种情况下，叠置每个都通过旋涂形成的多个绝缘膜IL8a，并通过旋涂在由多个绝缘膜IL8a组成的堆叠的膜上形成绝缘膜IL8b。该旋涂步骤和下一个旋涂步骤之间有步骤S3的处理。
在每次执行一次步骤S2和步骤S3之后执行步骤S4时，将叠置通过各个旋涂步骤形成的两层绝缘膜。当每个循环都由步骤S2和步骤S3组成的多个循环跟随有步骤S4时，将依次叠置每个都通过旋涂步骤形成的三层或三层以上绝缘膜。在任何情况下，旋涂步骤和下一个旋涂步骤之间都有步骤S3的处理。
作为一个示例，在图42中示出了在执行步骤S2和步骤S3的三个循环时的步骤流程。在图42示出的示例中，在步骤S1中形成布线M7，在步骤S11中使用CVD形成绝缘膜IL8c，然后执行步骤S2和步骤S3的三个循环。第一循环的步骤S2将称为“步骤S2a”，第一循环的步骤S3将称为“步骤S3a”，第二循环的步骤S2将称为“步骤S2b”，第二循环的步骤S3将称为“步骤S3b”，第三循环的步骤S2将称为“步骤S2c”，第三循环的步骤S3将称为“步骤S3c”。
在图42示出的示例中，在步骤S11中通过CVD形成绝缘膜IL8c之后，在步骤S2a中通过旋涂在绝缘膜IL8c上形成绝缘膜(IL8a)，并使在步骤S2a中形成的绝缘膜(IL8a)的表面在步骤S3a中受到氧等离子体处理。然后在步骤S2b中通过旋涂在受到氧等离子体处理的绝缘膜(IL8a)上形成绝缘膜(IL8a)，并使在步骤S2b中形成的绝缘膜(IL8a)的表面在步骤S3b中受到氧等离子体处理。在步骤S2c中，通过旋涂在受到氧等离子体处理的绝缘膜(IL8a)上形成绝缘膜(IL8a)，并使在步骤S2c中形成的绝缘膜(IL8a)的表面在步骤S3c中受到氧等离子体处理。然后在步骤S4中通过旋涂在受到氧等离子体处理的绝缘膜(IL8a)上形成绝缘膜IL8b。结果，形成了由绝缘膜IL8c、其上的三层绝缘膜IL8a、和其上的绝缘膜IL8b的堆叠的膜组成的层间绝缘膜。第二实施例适用于图42示出的示例以便执行步骤S11。当应用于第一实施例时，将从图42省略步骤S11。
与执行步骤S2和步骤S3的单个循环进行比较，当执行步骤S2和步骤S3的多个循环时，可以减小通过单一旋涂步骤形成的绝缘膜的厚度。通过在步骤S2和步骤S3的多个循环之后执行步骤S4，最终形成的层间绝缘膜(IL8)可具有更加增强的表面平整度。
另一方面，步骤S2和步骤S3的循环数目的增加，会导致半导体器件的制造步骤数目的增加。通过在每执行一次步骤S2和步骤S3之后执行步骤S4，能在增加层间绝缘膜(IL8)的表面平整度的同时，减少半导体器件的制造步骤的数目。
基于本发明的实施例，具体描述了本发明人作出的发明。不用说，本发明并不限于上述实施例，而在不偏离本发明的精神的情况下可以以各种方式改变。

Claims (15)

1.一种制造半导体器件的方法，所述半导体器件具有形成在半导体衬底上的第一层间绝缘膜，所述方法包括以下步骤：
(a)通过旋涂形成第一绝缘膜；
(b)使所述第一绝缘膜的表面受到用于改善亲水性的第一处理；并且
(c)在步骤(b)之后，通过旋涂在所述第一绝缘膜上形成第二绝缘膜，
其中所述第一层间绝缘膜具有包括所述第一绝缘膜和所述第二绝缘膜的堆叠的绝缘膜。
2.根据权利要求1所述的制造半导体器件的方法，
其中在步骤(b)中执行的所述第一处理是氧等离子体处理。
3.根据权利要求2所述的制造半导体器件的方法，
其中在170℃或更低的温度执行所述氧等离子体处理。
4.根据权利要求1所述的制造半导体器件的方法，
其中在步骤(b)中执行的所述第一处理是在含臭氧的气氛中的热处理。
5.根据权利要求1所述的制造半导体器件的方法，
其中满足下面的公式：T1≥T2，其中T1表示在步骤(a)中形成的所述第一绝缘膜的厚度，T2表示在步骤(c)中形成的所述第二绝缘膜的厚度。
6.根据权利要求1所述的制造半导体器件的方法，
其中所述第一绝缘膜和所述第二绝缘膜包括相同的材料。
7.根据权利要求6所述的制造半导体器件的方法，
其中所述第一绝缘膜和所述第二绝缘膜每个都包括氧化硅。
8.根据权利要求1所述的制造半导体器件的方法，
其中在步骤(a)和步骤(b)的多个循环之后，执行步骤(c)。
9.根据权利要求1所述的制造半导体器件的方法，在步骤(a)之前，还包括以下步骤：
(a1)通过CVD形成第三绝缘膜，
其中在步骤(a)中，通过旋涂在所述第三绝缘膜上形成所述第一绝缘膜，并且
其中所述第一层间绝缘膜具有包括所述第三绝缘膜、所述第一绝缘膜和所述第二绝缘膜的堆叠的绝缘膜。
10.根据权利要求1所述的制造半导体器件的方法，
其中通过在步骤(b)中执行的所述第一处理，对于将用于在步骤(c)中形成所述第二绝缘膜的化学溶液，所述第一绝缘膜具有改善的润湿性。
11.根据权利要求1所述的制造半导体器件的方法，在步骤(a)之前，还包括以下步骤：
(a2)提供所述半导体衬底，在所述半导体衬底的主表面上，所述半导体衬底具有第二层间绝缘膜和在所述第二层间绝缘膜上的布线，
其中所述第一层间绝缘膜形成在所述第二层间绝缘膜上以便覆盖所述布线。
12.根据权利要求11所述的制造半导体器件的方法，
其中所述布线是铝布线。
13.根据权利要求1所述的制造半导体器件的方法，在步骤(a)之前，还包括以下步骤：
(a3)提供所述半导体衬底，在所述半导体衬底的主表面上，所述半导体衬底具有栅电极，
其中所述第一层间绝缘膜形成在所述半导体衬底上以便覆盖所述栅电极。
14.一种制造半导体器件的方法，所述半导体器件具有形成在半导体衬底上的第一层间绝缘膜，所述方法包括以下步骤：
(a)通过旋涂形成第一绝缘膜；
(b)使所述第一绝缘膜的表面受到氧等离子体处理；并且
(c)在步骤(b)之后，通过旋涂在所述第一绝缘膜上形成第二绝缘膜，
其中所述第一层间绝缘膜包括具有所述第一绝缘膜和所述第二绝缘膜的堆叠的绝缘膜。
15.根据权利要求14所述的制造半导体器件的方法，
其中在步骤(b)中的所述氧等离子体处理的温度为170℃或更低。
CN201610109515.4A 2015-02-27 2016-02-26 制造半导体器件的方法 Pending CN105931984A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015039120A JP2016162848A (ja) 2015-02-27 2015-02-27 半導体装置の製造方法
JP2015-039120 2015-02-27

Publications (1)

Publication Number Publication Date
CN105931984A true CN105931984A (zh) 2016-09-07

Family

ID=56798366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610109515.4A Pending CN105931984A (zh) 2015-02-27 2016-02-26 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US9595468B2 (zh)
JP (1) JP2016162848A (zh)
CN (1) CN105931984A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148258B (zh) * 2017-06-16 2022-05-03 联华电子股份有限公司 形成氧化层的方法
JP2019114750A (ja) * 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102029101B1 (ko) * 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
GB2577112A (en) * 2018-09-14 2020-03-18 Flexenable Ltd Forming dielectric for electronic devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155630A (ja) * 1989-11-14 1991-07-03 Seiko Epson Corp 半導体装置の製造方法
JPH05121560A (ja) * 1991-10-24 1993-05-18 Kawasaki Steel Corp 半導体装置の製造方法
US5858882A (en) * 1997-03-24 1999-01-12 Vanguard International Semiconductor Corporation In-situ low wafer temperature oxidized gas plasma surface treatment process
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
CN1877834A (zh) * 2005-06-08 2006-12-13 三星电子株式会社 半导体集成电路器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216116A (ja) * 1993-01-12 1994-08-05 Sony Corp シリコーン樹脂による絶縁膜形成方法
JPH0855910A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 半導体装置の製造方法
JP3353539B2 (ja) 1995-06-01 2002-12-03 ソニー株式会社 半導体装置の製造方法
JPH09161330A (ja) 1995-12-11 1997-06-20 Shin Etsu Chem Co Ltd 光ディスクの製造方法
JPH09241518A (ja) 1996-03-13 1997-09-16 Fujitsu Ltd 樹脂組成物および多層配線形成方法
JPH11135497A (ja) * 1997-10-27 1999-05-21 Canon Inc 層間絶縁膜及び表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155630A (ja) * 1989-11-14 1991-07-03 Seiko Epson Corp 半導体装置の製造方法
JPH05121560A (ja) * 1991-10-24 1993-05-18 Kawasaki Steel Corp 半導体装置の製造方法
US5858882A (en) * 1997-03-24 1999-01-12 Vanguard International Semiconductor Corporation In-situ low wafer temperature oxidized gas plasma surface treatment process
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
CN1877834A (zh) * 2005-06-08 2006-12-13 三星电子株式会社 半导体集成电路器件及其制造方法

Also Published As

Publication number Publication date
US20160254143A1 (en) 2016-09-01
JP2016162848A (ja) 2016-09-05
US9595468B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
US7800155B2 (en) Semiconductor device
US20140199837A1 (en) Method of forming semiconductor structure having contact plug
US11309217B2 (en) Contact plug and method of formation
TWI628746B (zh) 半導體結構及其製造方法
TWI753993B (zh) 內連線結構及其形成方法
CN105931984A (zh) 制造半导体器件的方法
TWI595597B (zh) 形成金屬內連接之方法
US9711611B2 (en) Modified self-aligned contact process and semiconductor device
US9989856B2 (en) Method of manufacturing semiconductor devices
US11804458B2 (en) Method of fabricating integrated circuit device
US11251126B2 (en) Replacement metal cap by an exchange reaction
US11776924B2 (en) Method of manufacturing semiconductor device
US10483322B2 (en) Memory device and method for fabricating the same
CN108962818B (zh) 电容结构的制作方法以及电容结构
TWI493658B (zh) 電熔絲、電阻與電晶體之製造方法
KR20070119173A (ko) 반도체 소자의 금속 배선 형성 방법
US7498263B2 (en) Method of planarizing an inter-metal insulation film
JP2013143521A (ja) 半導体装置とその製造方法
US20050158972A1 (en) Method for manufacturing bit line contact structure of semiconductor memory
TW202310091A (zh) 具有深金屬線的半導體結構及用於形成該半導體結構的方法
CN113506742A (zh) 金属栅的制造方法
KR20060038012A (ko) 반도체 메모리 소자 제조 방법
KR20050066187A (ko) 반도체소자의 콘택 형성방법
KR960026329A (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160907