CN101459055B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101459055B
CN101459055B CN2008101843979A CN200810184397A CN101459055B CN 101459055 B CN101459055 B CN 101459055B CN 2008101843979 A CN2008101843979 A CN 2008101843979A CN 200810184397 A CN200810184397 A CN 200810184397A CN 101459055 B CN101459055 B CN 101459055B
Authority
CN
China
Prior art keywords
mentioned
zone
forms
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101843979A
Other languages
English (en)
Other versions
CN101459055A (zh
Inventor
胁坂伸治
金子纪彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101459055A publication Critical patent/CN101459055A/zh
Application granted granted Critical
Publication of CN101459055B publication Critical patent/CN101459055B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，准备分别具有包含低介电常数膜布线层叠构造部(3)、并且平面尺寸不同的多个半导体形成区域(22a、22b)的晶片加工体。在所需半导体形成区域(22a)的切割道(23)上及其直线延长上，照射激光束，去除所需半导体形成区域(22a)及非所需半导体形成区域(22b)的低介电常数膜布线层叠构造部(3)的一部分区域，来形成沟槽(25、26、42、43)，在非所需半导体形成区域(22b)内形成的沟槽(26、43)内及低介电常数膜布线层叠构造部(3)上形成保护膜(9)。在保护膜(9)上，形成上层布线(11)及密封膜(15)，将半导体晶片(21)沿着切割道(23)进行切断。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法。
背景技术
作为装载于以便携式电子设备等为代表的小型电子设备中的半导体器件，具有和半导体基板大致相同大小(平面尺寸和尺寸(dimension))的CSP(芯片尺寸封装，Chip Size Package)已为众所周知。在CSP之中，还使之在晶片状态下完成封装并通过切割分离成各个半导体器件的方法也被称为WLP(晶片级封装，Wafer Level Package)。
在以往的这种半导体器件中，有以下结构：在半导体基板上所设置的绝缘膜上表面设置布线，在布线的连接焊盘部上表面设置柱状电极，在包含布线的绝缘膜的上表面设置密封膜以使其上表面和柱状电极的上表面成为同一面，并且在柱状电极的上表面设置焊球(例如，参见日本专利公开2004-349461号公报)。
另外，在如上的半导体器件中，有一种在半导体基板和绝缘膜之间设置由层间绝缘膜和布线的层叠构造构成的层间绝缘膜布线层叠构造部的器件。这种情况下，若伴随微细化，层间绝缘膜布线层叠构造部的布线间的间隔变小，则该布线间的电容变大，在该布线中传输的信号的延迟增大。
为了改善该问题，作为层间绝缘膜的材料，被称为low-k(低介电)材料等的低介电常数材料已引起关注，该low-k材料的介电常数比作为层间绝缘膜的材料已被广泛使用的氧化硅的介电常数4.2～4.0更低。作为low-k材料，可举出在氧化硅(SiO2)中掺杂了碳(C)的SiOC、和还包含H的SiOCH等。另外，为了进一步降低介电常数，还进行了含有空气的多孔(多孔性，porous)型低介电常数膜的研究。
另外，在具有由作为层间绝缘膜的低介电常数膜和布线的层叠构造构成的低介电常数膜布线层叠构造部的半导体器件的制造方法中，要在晶片状态的半导体基板上层叠形成低介电常数膜和布线，在其上形成绝缘膜、上层布线、柱状电极、密封膜及焊球，随后通过切割将其分离为各个半导体器件。
但是，若用切割刀切断低介电常数膜，则因为低介电常数膜较脆，所以在低介电常数膜的切断面上产生许多缺口、破损。因此，人们还进行了将晶片状态的半导体基板上所形成的低介电常数膜之中与切割道对应的部分，和其上所形成的由氮化硅等无机材料构成的钝化膜一起在比较靠前的阶段通过激光束的照射加以去除的研究。
但是，在将晶片状态的半导体基板上所形成的低介电常数膜之中与切割道对应的部分，和其上所形成的钝化膜一起在比较靠前的阶段通过激光束的照射加以去除的那种半导体器件制造方法中，有以下情况：由激光束的照射而产生的去除面内低介电常数膜和钝化膜之间的粘合强度较低，从该去除面产生脱落物。这种脱落物成为在此后的工序中带来某种妨碍的原因。
发明内容
因此，本发明的目的为，提供一种可以做到不易从低介电常数膜等由激光束的照射而产生的去除面产生脱落物的半导体器件的制造方法。
该半导体器件的制造方法其特征为，包含：准备晶片加工体的工序，该晶片加工体在半导体晶片(21)的一面上，分别具有包含低介电常数膜布线层叠构造部(3)、并且平面尺寸不同的多个半导体形成区域(22a、22b)，上述低介电常数膜布线层叠构造部(3)层叠有低介电常数膜(4)和布线(5)；
选定上述半导体形成区域(22a、22b)之中至少1个平面尺寸的半导体形成区域(22a、22b)，来作为所需半导体形成区域(22a)，选定上述半导体形成区域(22a、22b)之中、上述所需半导体形成区域(22a)的切割道(23)在该半导体形成区域(22a、22b)的区域内横贯的至少另1个平面尺寸的半导体形成区域(22a、22b)，来作为非所需半导体形成区域(22b)，在包含上述所需半导体形成区域(22a)的切割道(23)在内的规定宽度区域及上述规定宽度区域的直线延长上照射激光束，去除与上述所需半导体形成区域(22a)的上述规定宽度区域及上述非所需半导体形成区域(22b)的上述规定宽度区域直线延长上对应的上述低介电常数膜布线层叠构造部(3)的区域，来形成沟槽(25、26、42、43)的工序；
至少在上述非所需半导体形成区域(22b)内所形成的上述沟槽(26、43)内及上述低介电常数膜布线层叠构造部(3)上，形成保护膜(9)的工序；
在上述所需半导体形成区域(22a)内的上述保护膜(9)上，形成与上述低介电常数膜布线层叠构造部(3)的上述布线(5)连接的上层布线(11)的工序；
在上述所需半导体形成区域(22a)内的上述低介电常数膜布线层叠构造部(3)上及上述上层布线(11)上，形成密封膜(15)的工序；以及
至少将上述保护膜(9)及上述密封膜(15)的一个以及上述半导体晶片(21)，沿着上述切割道(23)进行切断的工序。
根据本发明，由于利用保护膜来覆盖低介电常数膜等的由激光束的照射而产生的去除面的至少一部分，因而可以做到不易从去除面产生脱落物。
附图说明
图1是采用作为本发明第1实施方式的制造方法制造出的半导体器件一例的剖面图。
图2是用来说明试制用的半导体晶片一部分的平面状态所示的俯视图。
图3是用来说明对图2所示半导体晶片的切割道而示出的俯视图。
图4表示当制造图1所示的半导体器件时最开始准备的加工物剖面图，(A)是沿图3的IVA～IVA线的部分上的所需半导体器件形成区域的部分剖面图，(B)是沿图3的IVB～IVB线的部分上的非所需半导体器件形成区域的部分剖面图。
图5是接于图4后的工序的剖面图。
图6是接于图5后的工序的剖面图。
图7是接于图6后的工序的剖面图。
图8是接于图7后的工序的剖面图。
图9是接于图8后的工序的剖面图。
图10是接于图9后的工序的剖面图。
图11是接于图10后的工序的剖面图。
图12是接于图11后的工序的剖面图。
图13是接于图12后的工序的剖面图。
图14是接于图13后的工序的剖面图。
图15是接于图14后的工序的剖面图。
图16是采用作为本发明第2实施方式的制造方法制造出的半导体器件一例的剖面图。
图17是当制造图16所示的半导体器件时、规定工序的与图4相同的剖面图。
图18是接于图17后的工序的剖面图。
图19是接于图18后的工序的剖面图。
图20是接于图19后的工序的剖面图。
图21是采用作为本发明第3实施方式的制造方法制造出的半导体器件一例的剖面图。
符号说明
1    硅基板
2    连接焊盘
3    低介电常数膜布线层叠构造部
4    低介电常数膜
5    布线
7    钝化膜
9    保护膜
11   上层布线
14   柱状电极
15   密封膜
16   焊球
21   半导体晶片
22a  所需半导体器件形成区域
22b     非所需半导体器件形成区域
22c     剩余区域
23      切割道
24、41  第1沟槽(激光沟槽形成预备沟槽)
25、42  第2沟槽
26、43  沟槽
27、44  沟槽(另外的沟槽)
具体实施方式
(第1实施方式)
图1表示采用作为本发明第1实施方式的制造方法制造出的半导体器件一例的剖面图。该半导体器件具备硅基板(半导体基板)1。在硅基板1的上表面设置预定功能的集成电路(未图示)，在上表面周边部，与集成电路连接来设置连接焊盘2，该连接焊盘2虽然只图示2个但实际上有多个，由铝类金属等构成。
在硅基板1的上表面，设置低介电常数膜布线层叠构造部3。低介电常数膜布线层叠构造部3为交替层叠了多层例如4层的低介电常数膜4和层数相同的由铝类金属等构成的布线5的构造。此时，各层的布线5在层间被相互连接。最下层布线5的一端部通过最下层的低介电常数膜4上所设置的开口部6，连接到连接焊盘2上。最上层布线5的连接焊盘部5a配置在最上层低介电常数膜4的上表面周边部上。
作为低介电常数膜4的材料，可举出具有Si-O结合和Si-H结合的聚硅氧烷类材料(HSQ：含氢硅酸盐类，Hydrogen silsesquioxane，相对介电常数3.0)、具有Si-O结合和Si-CH3结合的聚硅氧烷类材料(MSQ：甲基硅酸盐类，Methyl silsesquioxane，相对介电常数2.7～2.9)、碳掺杂氧化硅(SiOC：Carbon doped silicon oxide，相对介电常数2.7～2.9)及有机聚合物类的low-k材料等，并且可以使用相对介电常数小于等于3.0且玻璃化转变温度大于等于400℃的材料。
作为有机聚合物类的low-k材料，可举出陶氏化学(Dow Chemical)公司制造的“SiLK(相对介电常数2.6)”及霍尼韦尔电子材料(HoneywellElectronic Materials)公司制造的“FLARE(相对介电常数2.8)”等。这里，玻璃化转变温度大于等于400℃是为了能充分耐受下述制造工序中的温度。还有，也可以使用上述各材料的多孔型。
另外，作为低介电常数膜4的材料除了上面之外，还可以使用通常状态下的相对介电常数比3.0更大、但通过制为多孔型而相对介电常数小于等于3.0且玻璃化转变温度大于等于400℃的材料。例如，氟掺杂氧化硅(FSG：氟化硅玻璃，Fluorinated Silicate Glass，相对介电常数3.5～3.7)、硼掺杂氧化硅(BSG：硼掺杂硅玻璃，Boron-doped Silicate Glass，相对介电常数3.5)及氧化硅(相对介电常数4.0～4.2)。
在包括最上层布线5的最上层低介电常数膜4的上表面，设置由氮化硅等无机材料构成的钝化膜7。在与最上层布线5的连接焊盘部5a对应的部分内的钝化膜7上，设置开口部8。在钝化膜7的上表面，设置由聚酰亚胺类树脂等有机材料构成的保护膜9。在与钝化膜7的开口部8对应的部分内的保护膜9上，设置开口部10。在上述中，钝化膜7不一定必须采用无机材料来形成，也可以采用和低介电常数膜4相同的材料来形成。
在保护膜9的上表面，设置上层布线11。上层布线11为基底金属层12和上部金属层13的双层构造，该基底金属层12设置于保护膜9的上表面，由铜等构成，该上部金属层13设置于基底金属层12的上表面，由铜构成。上层布线11的一端部通过钝化膜7及保护膜9的开口部8、10，连接到最上层布线5的连接焊盘部5a上。
在上层布线11的连接焊盘部上表面，设置由铜构成的柱状电极14。在包括上层布线11的保护膜9的上表面，设置由环氧类树脂等有机材料构成的密封膜15以使其上表面和柱状电极4的上表面成为同一面。在柱状电极14的上表面，设置焊球16。
下面，对于该半导体器件的制造方法的一例进行说明。此时，如图2所示，晶片状态的硅基板(下面，称为半导体晶片21)的一部分的长方形状区域22内成为平面形状(正方形状或者长方形状)及平面尺寸不同的多个半导体器件形成区域22a、22b以及此外的剩余区域22c。
而且，在半导体晶片21的上表面，在各半导体器件形成区域(器件区域)22a、22b上形成有各种集成电路(未图示)。若对此进行附带说明，就是该半导体晶片21是为了制造用于少量生产或者用于试制的半导体器件，在1片半导体晶片21上形成了多种集成电路的晶片，并且只将需要的集成电路制作为半导体器件来取出。这里，用符号22a所示的2个半导体器件形成区域是形成有此次需要且想要从该半导体晶片21取出的集成电路的区域，此外用符号22b所示的半导体器件形成区域是形成有此次不需要作为集成电路器件来取出的集成电路的区域。按该意思，此后将半导体器件形成区域22a称为所需半导体形成区域，将半导体器件形成区域22b称为非所需半导体形成区域。但是，不言而喻，能够使半导体器件形成区域22b的某一个成为所需的区域，使其他的半导体形成区域22b及半导体形成区域22a成为非所需的区域。
在这种条件下，最后只把用符号22a所示的2个所需半导体器件形成区域单片化进行分离，此外用符号22b所示的非所需半导体器件形成区域及剩余区域22c则不予考虑。其结果为，如在图3中用双点划线所示，直线状的切割道23设定于沿着2个所需半导体器件形成区域22a的各4边的直线上，该切割道23对于非所需半导体器件形成区域22b及剩余区域22c产生在那些区域内横贯的部分，但该部分在取出所需半导体器件形成区域22a的方面不产生任何妨碍。
而在从半导体晶片21的所需半导体器件形成区域22a制造图1所示的半导体器件时，首先准备图4(A)、(B)所示的晶片加工体。该场合，图4(A)是沿图3的IVA～IVA线的部分上的所需半导体器件形成区域22a的部分剖面图，图4(B)是沿图3的IVB～IVB线的部分上的非所需半导体器件形成区域22b的部分剖面图。
采用该准备好的晶片，在所需半导体器件形成区域22a的部分及非所需半导体器件形成区域22b的部分的任一个上，都在半导体晶片21上形成连接焊盘2、各4层的低介电常数膜4及布线5、和钝化膜7，最上层布线5的连接焊盘部5a的中央部通过钝化膜7上所形成的开口部8露出。
作为低介电常数膜4的材料，举出了上述的材料，包括多孔型的材料，可以使用相对介电常数为3.0且玻璃化转变温度大于等于400℃的材料。还有，在图4(A)、(B)中，用符号23所示的区域是与切割道对应的区域。
这里，在沿图3的IVA～IVA线的部分上的所需半导体器件形成区域22a中，沿着其4边的区域成为与切割道23对应的区域。在沿图3的IVB～IVB线的部分上的非所需半导体器件形成区域22b中，只有沿着其右边的区域成为与切割道23对应的区域，而在其左边一侧及上边一侧成为切割道23在该非所需半导体器件形成区域22b内横贯的区域。
从而，对于图4(A)所示的所需半导体器件形成区域22a的部分，连接焊盘2及布线5配置到切割道23的内侧。另一方面，对于图4(B)所示的非所需半导体器件形成区域22b的部分，右侧的连接焊盘2配置到比切割道23更靠器件区域的内侧(左侧)，而左侧的连接焊盘2配置在比切割道23更靠外侧(左侧)，且布线5的一部分和切割道23重合。
这样，在准备了图4(A)、(B)所示的加工物之后，接着如图5(A)所示，在与沿着所需半导体器件形成区域22a的4边的切割道23对应的区域内的钝化膜7上，采用光刻法形成第1沟槽(激光沟槽形成预备沟槽)24。此时，如图5(B)所示，在非所需半导体器件形成区域22b上，不在钝化膜7上形成那种沟槽。
接着，如图6(A)所示，在所需半导体器件形成区域22a的部分，通过照射激光束的激光加工，在与钝化膜7的第1沟槽24(也就是切割道23)对应的区域的4层的低介电常数膜4上形成第2沟槽25。在该状态下，切割道23上的半导体晶片21的上表面通过第1、第2沟槽24、25得以露出。另外，通过由第1、第2沟槽24、25分离半导体晶片21上所层叠的4层低介电常数膜4及钝化膜7，来形成图1所示的低介电常数膜布线层叠构造部3。
另外，如图6(B)所示，在非所需半导体器件形成区域22b的部分，通过照射激光束的激光加工，在切割道23上的钝化膜7及4层的低介电常数膜4上形成沟槽26。此时，在非所需半导体器件形成区域22b中，因为布线5的一部分和切割道23重合，所以该重合部分内的布线5被去除。另外，切割道23上的半导体晶片21的上表面通过沟槽26露出。
这里，因为在通过激光束的照射来加工第2沟槽25及沟槽26时，若激光束照射到半导体晶片21的上表面，则半导体晶片21的上表面熔化，从半导体晶片21跳起，之后在半导体晶片21上落下，所以第2沟槽25及沟槽26的底面为凹凸。
另外，在非所需半导体器件形成区域22b上，由于通过激光束的照射去除了与切割道23范围对应的钝化膜7、低介电常数膜4及布线5，形成左侧的沟槽26，因而这些去除面被露出。这种情况下，低介电常数膜4和钝化膜7及布线5之间的粘合强度较低，有时从该去除面产生脱落物。另外，由于通过激光束的照射去除了与切割道23上对应的钝化膜7及低介电常数膜4，形成右侧的沟槽26，因而有时从该去除面产生脱落物。
另一方面，在所需半导体器件形成区域22a的部分上，由于在沿着其4边的切割道23上，在钝化膜7上采用光刻法形成第1沟槽24，之后通过激光束的照射只去除了4层低介电常数膜4，形成第2沟槽25，因而4层低介电常数膜4的去除面相互间的粘合强度比上述异种材料间的粘合强度更高，比较不易从该去除面产生脱落物。
因此，接着如图7(A)、(B)所示，采用丝网印刷法、旋涂法等，在包括通过所需半导体器件形成区域22a的钝化膜7的开口部8所露出的最上层布线5的连接焊盘部5a上表面、通过第1、第2沟槽24、25所露出的半导体晶片21上表面以及通过沟槽26所露出的半导体晶片21上表面的钝化膜7的上表面，形成由聚酰亚胺类树脂等有机材料构成的保护膜9。
接着，如图8(A)所示，在所需半导体器件形成区域22a的部分，采用光刻法，在与最上层布线5的连接焊盘部5a对应的部分上的保护膜9及钝化膜7上形成开口部10、8，且只在沿着所需半导体器件形成区域22a的4边的切割道23上的保护膜9、钝化膜7及4层低介电常数膜4上形成沟槽27(另外的沟槽)，在此外区域内的切割道23上例如图8(B)所示，不形成那种沟槽。
从而，在该状态下例如图8(B)的左侧所示，由于利用保护膜9覆盖钝化膜7、低介电常数膜4及布线5的由激光束照射而产生的去除面，因而可以在尽可能靠前的阶段可靠地防止从该去除面产生脱落物。另外，例如图8(B)的右侧所示，由于利用保护膜9覆盖钝化膜及低介电常数膜4的由激光束照射而产生的去除面，因而可以在尽可能靠前的阶段可靠地防止从该去除面产生脱落物。
另一方面，如图8(A)所示，在所需半导体器件形成区域22a的部分，虽然低介电常数膜4的由激光束照射而产生的去除面通过沟槽27露出，但是如上所述，由于比较不易从该去除面产生脱落物，因而即便在该原状下也没有大的妨碍。还有，在图8(A)所示的工序中，也可以只形成开口部8、10，不形成沟槽27。在这样的场合下，能够可靠防止从该去除面产生脱落物。
接着，如图9(A)、(B)所示，在包括通过所需半导体器件形成区域22a的钝化膜7及保护膜9的开口部8、10所露出的最上层布线5的连接焊盘部5a上表面以及通过沟槽27所露出的半导体晶片21上表面的保护膜9的整个上表面，形成基底金属层12。这种情况下，基底金属层12既可以只是通过非电解镀所形成的铜层，并且也可以只是通过溅射所形成的铜层，再者还可以是在通过溅射所形成的钛等薄膜层上通过溅射形成铜层后的层。
接着，在基底金属层12的上表面使用光刻技术对电镀保护膜28进行图案形成。此时，已经在所需半导体器件形成区域22a的与上部金属层13形成区域对应的部分上的电镀保护膜28上，形成开口部29。接着，通过进行以基底金属层12作为电镀电流路的铜的电解镀，在电镀保护膜28的开口部29内的基底金属层12的上表面形成上部金属层13。接着，剥离电镀保护膜28。
接着，如图10(A)、(B)所示，在包含上部金属层13的基底金属层12的上表面对电镀保护膜30进行图案形成。此时，在上部金属层13的与连接焊盘部(柱状电极14形成区域)对应的部分内的电镀保护膜30上，形成有开口部31。接着，通过进行以基底金属层12作为电镀电流路的铜的电解镀，在电镀保护膜30的开口部31内的上部金属层13的连接焊盘部上表面形成高度为50～150μm的柱状电极14。
接着，剥离电镀保护膜30，接下来，若以上部金属层13作为掩膜来蚀刻并去除了基底金属层12的不要部分，则如图11(A)所示，只在上部金属层13下残留基底金属层12。在该状态下，由基底金属层12及上部金属层13形成双层构造的上层布线11。这里，如图11(B)所示，在非所需半导体器件形成区域22b上，由于是不要区域，因而未形成上层布线及柱状电极。
接着，如图12(A)、(B)所示，采用丝网印刷法、旋涂法等，在包含上层布线11及柱状电极14的保护膜9上表面及通过沟槽27所露出的半导体晶片21的上表面，形成由环氧类树脂等有机材料构成的密封膜15，以使该密封膜的厚度比柱状电极14的高度更厚。从而，在该状态下，柱状电极14的上表面由密封膜15覆盖。
接着，适当磨削密封膜15的上表面侧，如图13(A)、(B)所示，使柱状电极14的上表面露出，且使包含该露出的柱状电极14的上表面的密封膜15上表面平坦化。当使该密封膜15的上表面平坦化时，也可以和密封膜15一起将柱状电极14的上表面部磨削几μm～十几μm。
接着，如图14(A)、(B)所示，在柱状电极14的上表面形成焊球16。接着，如图15(A)、(B)所示，沿着切割道23切割密封膜15、保护膜9及半导体晶片21。于是，从所需半导体器件形成区域22a的部分获得图1所示的半导体器件，从非所需半导体器件形成区域22b的部分获得不要的半导体器件。
(第2实施方式)
图16表示采用作为本发明第2实施方式的制造方法制造出的半导体器件一例的剖面图。在该半导体器件中，和图1所示的半导体器件的不同之处为，将低介电常数膜布线层叠构造部3、钝化膜7及保护膜9的周边侧面51设置于硅基板1的周边侧面52的内侧，将密封膜15设置于保护膜9的上表面以及低介电常数膜布线层叠构造部3的外侧的硅基板1的周边部上表面。
下面，对于该半导体器件的制造方法的一例进行说明。这时，在准备了图4(A)、(B)所示的加工物之后，如图17(A)所示，在沿着所需半导体器件形成区域22a的4边的切割道23上以及其两侧区域内的钝化膜7上，采用光刻法形成第1沟槽(激光沟槽形成预备沟槽)41。此时，如图17(B)所示，在非所需半导体器件形成区域22b上，不在钝化膜7上形成那种沟槽。
接着，如图18(A)所示，在所需半导体器件形成区域22a的部分，通过照射激光束的激光加工，在钝化膜7的与第1沟槽41(也就是切割道23上及其两侧的区域)对应的区域内的4层的低介电常数膜4上，形成第2沟槽42。在该状态下，切割道23上及其两侧区域内的半导体晶片21的上表面通过第1、第2沟槽41、42露出。
另外，如图18(B)所示，在非所需半导体器件形成区域22b的部分上，通过照射激光束的激光加工，在切割道23及其两侧区域内的钝化膜7及4层低介电常数膜4上形成沟槽43。此时，在非所需半导体器件形成区域22b上，因为布线5的一部分和切割道23重合，所以该重合部分内的布线5被去除。另外，在该状态下，切割道23上及其两侧区域内的半导体晶片21上表面通过沟槽23露出。
接着，如图19(A)、(B)所示，采用丝网印刷法、旋涂法等，在包含通过所需半导体器件形成区域22a的钝化膜7的开口部8所露出的最上层布线5的连接焊盘部5a的上表面、通过第1、第2沟槽41、42所露出的半导体晶片21的上表面以及通过沟槽43所露出的半导体晶片21的上表面的钝化膜7的上表面，形成由聚酰亚胺类树脂等有机材料构成的保护膜9。
接着，如图20(A)所示，在所需半导体器件形成区域22a的部分，采用光刻法，在与最上层布线5的连接焊盘部5a对应的部分上的保护膜9及钝化膜7上形成开口部10、8，且只在沿着所需半导体器件形成区域22a的4边的切割道23上以及其两侧区域内的保护膜9、钝化膜7及4层的低介电常数膜4上形成沟槽(另外的沟槽)44。在沟槽44中露出的保护膜9、钝化膜7及4层的低介电常数膜4构成图16的周边侧面51。在所需半导体器件形成区域22a之外的区域内，在切割道23及其两侧的区域上例如图20(B)所示不形成沟槽44。
下面，若经过了和在上述第1实施方式中所说明的图9(A)、(B)～图14(A)、(B)相同的工序，则从所需半导体器件形成区域22a的部分获得图16所示的半导体器件，从非所需半导体器件形成区域22b的部分获得不要的半导体器件。此时，在所需半导体器件形成区域22a上如图16所示，硅基板1的周边侧面52和密封膜15的周边侧面是同一面，保护膜9、钝化膜7及4层的低介电常数膜4位于硅基板1的周边侧面52的内侧。这样，对于从所需半导体器件形成区域22a的部分获得的半导体器件而言，由于在完成的状态下，在硅基板1上除周边部外的区域内设置低介电常数膜布线层叠构造部3，低介电常数膜布线层叠构造部3、钝化膜7及保护膜9的周边侧面51利用密封膜15来覆盖，因而可以成为不易从硅基板1剥离低介电常数膜布线层叠构造部3的构造。
(第3实施方式)
图21表示采用作为本发明第3实施方式的制造方法制造出的半导体器件的一例的剖面图。在该半导体器件中，和图1所示的半导体器件的不同之处为，在硅基板1的上表面在除连接焊盘2外侧的周边部外的区域上设置低介电常数膜布线层叠构造部3，在低介电常数膜布线层叠构造部3的外侧的硅基板1的周边部上表面，在硅基板1的全部范围内设置上表面为平坦的保护膜9，在该保护膜9上设置密封膜15。
下面，对于该半导体器件的制造方法一例进行说明。这种情况下，在如图20所示的工序中，只形成开口部8、10，不形成沟槽44。换言之，在沟槽44内如同图19(A)所图示的那样，残留有保护膜9。下面，若经过了和上述第1实施方式的情形相同的工序，则从所需半导体器件形成区域22a的部分获得图21所示的半导体器件，从非所需半导体器件形成区域22b的部分获得不要的半导体器件。另外，对于从所需半导体器件形成区域22a的部分获得的图21所示的半导体器件，由于在完成的状态下，在硅基板1上除周边部外的区域内设置低介电常数膜布线层叠构造部3，低介电常数膜布线层叠构造部3及钝化膜7的侧面利用保护膜9来覆盖，因而可以成为不易从硅基板1剥离低介电常数膜布线层叠构造部3的构造。
(其他的实施方式)
在上述各实施方式中，具有在保护膜9上形成上层布线11、在该上层布线11的连接焊盘部上形成柱状电极14的构造，但是本发明也可以使用于在保护膜9上形成只由连接焊盘部构成的上层布线，在该只由连接焊盘部构成的上层布线上形成焊球16等外部连接用凸起电极的构造。

Claims (11)

1.一种半导体器件的制造方法，其特征为，包含：
准备晶片加工体的工序，该晶片加工体在半导体晶片(21)的一面上具有平面尺寸不同的多个半导体形成区域(22a、22b)，在上述多个半导体形成区域(22a、22b)上形成有低介电常数膜布线层叠构造部(3)，上述低介电常数膜布线层叠构造部(3)层叠有低介电常数膜(4)和布线(5)；
选定上述半导体形成区域(22a、22b)之中至少1个平面尺寸的半导体形成区域(22a、22b)，来作为所需半导体形成区域(22a)，选定上述半导体形成区域(22a、22b)之中的、上述所需半导体形成区域(22a)的切割道(23)在该半导体形成区域(22a、22b)的区域内横贯的至少另1个平面尺寸的半导体形成区域(22a、22b)，来作为非所需半导体形成区域(22b)，在包含上述所需半导体形成区域(22a)的切割道(23)在内的规定宽度区域及上述规定宽度区域的直线延长上照射激光束，去除与上述所需半导体形成区域(22a)的上述规定宽度区域及上述非所需半导体形成区域(22b)的上述规定宽度区域的直线延长上对应的上述低介电常数膜布线层叠构造部(3)的区域，来形成沟槽(25、26、42、43)的工序；
至少在上述非所需半导体形成区域(22b)内形成的上述沟槽(26、43)内及上述低介电常数膜布线层叠构造部(3)上，形成保护膜(9)的工序；
在上述所需半导体形成区域(22a)内的上述保护膜(9)上，形成与上述低介电常数膜布线层叠构造部(3)的上述布线(5)连接的上层布线(11)的工序；
在上述所需半导体形成区域(22a)内的上述低介电常数膜布线层叠构造部(3)上及上述上层布线(11)上，形成密封膜(15)的工序；以及
至少将上述保护膜(9)及上述密封膜(15)的一个以及上述半导体晶片(21)，沿着上述切割道(23)进行切断的工序。
2.如权利要求1所述的半导体器件的制造方法，其特征为，
形成上述沟槽(25、26、42、43)的工序中的上述规定宽度区域具有实际上和切割道(23)相同的宽度。
3.如权利要求1所述的半导体器件的制造方法，其特征为，
在上述非所需半导体形成区域(22b)内形成的上述沟槽(26、43)内及上述低介电常数膜布线层叠构造部(3)上形成保护膜(9)的工序，包含在所需半导体形成区域(22a)内的上述沟槽(25、42)内及非所需半导体形成区域(22b)内的上述沟槽(26、43)内形成上述保护膜(9)的工序。
4.如权利要求3所述的半导体器件的制造方法，其特征为，
在上述非所需半导体形成区域(22b)内形成的上述沟槽(26、43)内及上述低介电常数膜布线层叠构造部(3)上形成保护膜(9)的工序，包含除上述非所需半导体形成区域(22b)内形成的上述沟槽(26、43)内之外，去除上述所需半导体形成区域(22a)内的上述沟槽(25、42)内所形成的上述保护膜(9)，来形成另外的沟槽(27、44)的工序。
5.如权利要求1所述的半导体器件的制造方法，其特征为，
在上述所需半导体形成区域(22a)内的上述保护膜(9)上形成与上述低介电常数膜布线层叠构造部(3)的上述布线(5)连接的上层布线(11)的工序，包含在上述上层布线(11)上形成柱状电极(14)的工序。
6.如权利要求1所述的半导体器件的制造方法，其特征为，
形成上述沟槽(42、43)的工序中的上述规定宽度区域包含上述切割道(23)，并且具有比该切割道(23)更宽的宽度。
7.如权利要求6所述的半导体器件的制造方法，其特征为，
在上述非所需半导体形成区域(22b)内形成的上述沟槽(43)内及上述低介电常数膜布线层叠构造部(3)上形成保护膜(9)的工序，包含在所需半导体形成区域(22a)内的上述沟槽(42)内及非所需半导体形成区域(22b)内的上述沟槽(43)内形成上述保护膜(9)的工序。
8.如权利要求7所述的半导体器件的制造方法，其特征为，
在上述非所需半导体形成区域(22b)内形成的上述沟槽(43)内及上述低介电常数膜布线层叠构造部(3)上形成保护膜(9)的工序，包含除上述非所需半导体形成区域(22b)内形成的上述沟槽(26、43)内之外，去除上述所需半导体形成区域(22a)内的上述沟槽(42)内形成的上述保护膜(9)，来形成另外的沟槽(44)的工序。
9.如权利要求6所述的半导体器件的制造方法，其特征为，
上述至少将上述保护膜(9)及上述密封膜(15)的一个以及上述半导体晶片(21)，沿着上述切割道(23)进行切断的工序，是将上述密封膜(15)、上述保护膜(9)及上述半导体晶片(21)按比上述规定宽度区域的宽度更窄的上述切割道(23)的宽度进行切断的工序。
10.一种半导体器件的制造方法，其特征为，包含：
准备晶片加工体的工序，该晶片加工体在半导体晶片(21)的一面上具有平面尺寸不同的多个半导体形成区域(22a、22b)，在上述多个半导体形成区域(22a、22b)上形成有低介电常数膜布线层叠构造部(3)，上述低介电常数膜布线层叠构造部(3)层叠有低介电常数膜(4)和布线(5)；
选定上述半导体形成区域(22a、22b)之中至少1个平面尺寸的半导体形成区域(22a、22b)，来作为所需半导体形成区域(22a)，选定上述半导体形成区域(22a、22b)之中的、上述所需半导体形成区域(22a)的切割道(23)在该半导体形成区域(22a、22b)的区域内横贯的至少另1个平面尺寸的半导体形成区域(22a、22b)，来作为非所需半导体形成区域(22b)，在包含上述所需半导体形成区域(22a)的切割道(23)在内的宽度比该切割道(23)宽的规定宽度区域及上述规定宽度区域的直线延长上照射激光束，去除与上述所需半导体形成区域(22a)的上述规定宽度区域及上述非所需半导体形成区域(22b)的上述规定宽度区域的直线延长上对应的上述低介电常数膜布线层叠构造部(3)的区域，来形成沟槽(42、43)的工序；
至少在上述非所需半导体形成区域(22b)内形成的上述沟槽(43)内及上述低介电常数膜布线层叠构造部(3)上，形成保护膜(9)的工序；
在上述所需半导体形成区域(22a)内的上述保护膜(9)上，形成与上述低介电常数膜布线层叠构造部(3)的上述布线(5)连接的上层布线(11)的工序；
在上述所需半导体形成区域(22a)内的上述低介电常数膜布线层叠构造部(3)上及上述上层布线(11)上、以及上述沟槽(42)内，形成密封膜(15)的工序；以及
按宽度比上述规定宽度区域窄的上述切割道(23)的宽度，将上述密封膜(15)、上述保护膜(9)以及上述半导体晶片(21)沿着上述切割道(23)进行切断的工序。
11.一种半导体器件的制造方法，其特征为，包含：
准备晶片加工体的工序，该晶片加工体在半导体晶片(21)的一面上具有包含低介电常数膜布线层叠构造部(3)的规定平面尺寸的所需半导体形成区域(22a)、以及包含低介电常数膜布线层叠构造部(3)的与上述所需半导体形成区域(22a)不同平面尺寸的非所需半导体形成区域(22b)，上述低介电常数膜布线层叠构造部(3)层叠有低介电常数膜(4)和布线(5)，上述所需半导体形成区域(22a)的切割道(23)在上述非所需半导体形成区域(22b)内横贯；
在包含上述所需半导体形成区域(22a)的切割道(23)在内的规定宽度区域及上述规定宽度区域的直线延长上照射激光束，去除与上述所需半导体形成区域(22a)的上述规定宽度区域及上述非所需半导体形成区域(22b)的上述规定宽度区域的直线延长上对应的上述低介电常数膜布线层叠构造部(3)的区域，来形成沟槽(27、26、44、43)的工序；
在上述非所需半导体形成区域(22b)内形成的上述沟槽(26、43)内及上述低介电常数膜布线层叠构造部(3)上，形成保护膜(9)的工序；
在上述所需半导体形成区域(22a)内的上述保护膜(9)上，形成与上述低介电常数膜布线层叠构造部(3)的上述布线(5)连接的柱状电极(14)的工序；
在上述所需半导体形成区域(22a)内，在上述低介电常数膜布线层叠构造部(3)上的上述柱状电极(14)间及上述沟槽(27、43)内，形成密封膜(15)的工序；以及
按宽度比上述规定宽度区域窄的上述切割道(23)的宽度，将上述密封膜(15)、上述保护膜(9)及上述半导体晶片(21)沿着上述切割道(23)进行切断的工序。
CN2008101843979A 2007-12-12 2008-12-12 半导体器件的制造方法 Expired - Fee Related CN101459055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007320303A JP4596001B2 (ja) 2007-12-12 2007-12-12 半導体装置の製造方法
JP320303/2007 2007-12-12

Publications (2)

Publication Number Publication Date
CN101459055A CN101459055A (zh) 2009-06-17
CN101459055B true CN101459055B (zh) 2010-12-22

Family

ID=40753825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101843979A Expired - Fee Related CN101459055B (zh) 2007-12-12 2008-12-12 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7888238B2 (zh)
JP (1) JP4596001B2 (zh)
KR (1) KR101053026B1 (zh)
CN (1) CN101459055B (zh)
TW (1) TW200935517A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
JP4645863B2 (ja) * 2008-09-09 2011-03-09 カシオ計算機株式会社 半導体装置の製造方法
JP2010263145A (ja) * 2009-05-11 2010-11-18 Panasonic Corp 半導体装置及びその製造方法
WO2011027193A1 (en) * 2009-09-04 2011-03-10 X-Fab Semiconductor Foundries Ag Reduction of fluorine contamination of bond pads of semiconductor devices
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8563405B2 (en) * 2010-05-06 2013-10-22 Ineffable Cellular Limited Liability Company Method for manufacturing semiconductor device
TWI509739B (zh) * 2010-05-06 2015-11-21 Xenogenic Dev Ltd Liability Company 半導體裝置的製造方法
US10153237B2 (en) * 2016-03-21 2018-12-11 Xintec Inc. Chip package and method for forming the same
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057324A (zh) * 2004-11-16 2007-10-17 罗姆股份有限公司 半导体装置及半导体装置的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150646A (ja) * 1998-11-11 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP4285079B2 (ja) 2003-05-22 2009-06-24 カシオ計算機株式会社 半導体装置の製造方法
US7944064B2 (en) * 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
JP2006173548A (ja) * 2004-11-16 2006-06-29 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置
JP2007287780A (ja) * 2006-04-13 2007-11-01 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR100703816B1 (ko) * 2006-04-21 2007-04-04 삼성전자주식회사 웨이퍼 레벨 반도체 모듈과 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057324A (zh) * 2004-11-16 2007-10-17 罗姆股份有限公司 半导体装置及半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-287780A 2007.11.01

Also Published As

Publication number Publication date
JP4596001B2 (ja) 2010-12-08
TW200935517A (en) 2009-08-16
JP2009146960A (ja) 2009-07-02
CN101459055A (zh) 2009-06-17
KR20090063126A (ko) 2009-06-17
US20090155982A1 (en) 2009-06-18
US7888238B2 (en) 2011-02-15
KR101053026B1 (ko) 2011-08-01

Similar Documents

Publication Publication Date Title
CN101459055B (zh) 半导体器件的制造方法
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP5099377B2 (ja) 配線基板製造方法
US7294932B2 (en) Semiconductor device
US7642650B2 (en) Semiconductor device having a pillar structure
US7323784B2 (en) Top via pattern for bond pad structure
KR100556641B1 (ko) 반도체 장치
US7888236B2 (en) Semiconductor device and fabrication methods thereof
KR20000011661A (ko) 능동집적회로상의본딩을위한시스템및방법
US20060006547A1 (en) Semiconductor device and a method of manufacturing the semiconductor device
KR101124898B1 (ko) 저유전체 절연막을 가지는 반도체 장치 및 그 제조 방법
CN101673708A (zh) 具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法
US20060125090A1 (en) Heat dissipation structure and method thereof
JP4956465B2 (ja) 半導体装置の製造方法
CN101569010B (zh) 具有低介电性绝缘膜的半导体器件及其制造方法
JP4913563B2 (ja) 半導体装置の製造方法
JP2010093273A (ja) 半導体装置の製造方法
US9887170B2 (en) Multi-layer metal pads
CN107068617B (zh) 半导体器件及其制造方法以及分割半导体器件的方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
JP2005317704A (ja) 半導体装置、配線基板および配線基板製造方法
JP2005317705A (ja) 半導体装置、配線基板および配線基板の製造方法
WO2017072871A1 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120314

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120314

Address after: Tokyo, Japan, Japan

Patentee after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Patentee before: CASIO Computer Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20151212

EXPY Termination of patent right or utility model