TWI509739B - 半導體裝置的製造方法 - Google Patents

Description

半導體裝置的製造方法

本發明是有關於半導體裝置，且特別是有關於一種半導體裝置的製造方法。

現有的半導體加工設備中最基本的加工單位為整片晶圓，而整片晶圓在加工後，不可避免地因加工製程的缺陷而有部分區域發生電性或結構不良的情況。當這些不良區佔晶圓總面積面積的比例過高時，若後續再以整片晶圓進行加工處理，無異於浪費了加工設備的產能，進而增加製程成本，並降低了製程效率。

本發明的目的就是在提供一種半導體裝置的製造方法，可降低製程成本及提高製程效率。

為達成上述目的，本發明提出一種半導體裝置的製造方法。首先，提供承載基底及多個晶圓切片。各晶圓切片具有主動表面與背面，其中主動表面與背面相對，且各晶圓切片包括至少一個連接墊，位於主動表面上。接著，在承載基底與晶圓切片之主動表面間形成黏著層，以將晶圓切片黏著至承載基底上。再於各晶圓切片中形成至少一個矽導通孔而與對應的連接墊電性連接。之後，令這些晶圓切片與承載基底分離。

在本發明的較佳實施例中，上述之黏著層係呈圖案化分佈於承載基底與晶圓切片之間。

在本發明的較佳實施例中，在令上述這些晶圓切片與承載基底分離之後，更包括對各晶圓切片進行切割，以或得多個晶粒(chip)。

在本發明的較佳實施例中，移除上述黏著層的方法包括紫外光照射、熱熔、機械剝離或溶劑溶解。

在本發明的較佳實施例中，形成矽導通孔的方法是先在各晶圓切片中形成至少一個貫孔，接著在晶圓切片的背面形成介電層，以使介電層填入這些貫孔內。然後，移除位在貫孔內的部分介電層，以暴露出對應的連接墊。之後，在這些貫孔內填入金屬層，以形成與連接墊電性連接的矽導通孔。

在本發明的較佳實施例中，提供上述晶圓切片的方法可以是先提供具有至少一個可用區與至少一個不良區的晶圓，然後沿可用區切割晶圓，以獲得上述晶圓切片。

在本發明的較佳實施例中，上述之承載基底為透明基底。

在本發明的較佳實施例中，其中在形成上述這些矽導通孔之前，更包括薄化上述這些晶圓切片。

本發明之半導體裝置的製造方法可先挑選出各晶圓的可用區並將其切割下來之後，再將這些晶圓切片黏著在符合機台規格的承載基底上，以利於進行後續的矽導通孔製程。而且，由於這些晶圓切片是以具暫時性黏著力的黏著層黏著於承載基底上，因此可在將晶圓切片切割成晶粒之前先將晶圓切片與承載基底分離，以使承載基底具可重複利用性。也就是說，本發明可針對單片晶圓中良率高的部分進行後續製程，以節省成本並提高總製程良率。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

請參閱圖1A至圖1H，其繪示為本發明之一實施例的半導體裝置在部分製程中的剖面示意圖。

請參閱圖1A，首先提供承載基底110及多個晶圓切片120。承載基底110可以是透明的圓形基底，以符合現有機台，但不以此為限。各晶圓切片120分別具有彼此相對的主動表面122與背面124，且各晶圓切片120可包括至少一個連接墊126，位於主動表面122上。具體來說，連接墊126是與形成在晶圓切片120之主動表面122上的線路(圖未示)電性連接。除此之外，晶圓切片120的主動表面122上已形成有至少一個半導體元件128，其是透過線路與連接墊126而與外部電路電性連接。在本實施例中，半導體元件128例如是微透鏡陣列(microlens array)及彩色濾光片(color filter)陣列，但本發明不以此為限。

值得一提的是，這些晶圓切片120可以是來自同一片晶圓，也可以是來自不同片晶圓。詳細來說，如圖2A所示，本實施例係先提供具有已知的可用區102與不良區104的晶圓100，然後再如圖2B所示，沿可用區102切割晶圓100，以獲得晶圓切片120。換言之，晶圓切片120是透過切割下晶圓100的可用區102而得。

請參閱圖1B，在承載基底110與晶圓切片120的主動表面122間形成黏著層130，以將晶圓切片120黏著至承載基底110上。在本實施例中，黏著層130可佈滿於晶圓切片120的主動表面122與承載基底110之間。特別的是，黏著層130是具有暫時性黏著力的黏著層，例如紫外膠、熱熔膠或者可以溶劑將其溶解的可溶解膠，但本發明不以此為限。

請參閱圖1C，從這些晶圓切片120的背面124進行薄化製程，以縮減晶圓切片120的厚度。而本實施例之晶圓切片120在薄化製程後的厚度約介於100～200微米之間，但本發明不以此為限，熟習此技藝者可自行依據實際需求而定。

請參閱圖1D至圖1F，於各晶圓切片120中形成至少一個矽導通孔127而與連接墊126電性連接。詳細來說，形成矽導通孔127的方法係先在各晶圓切片120中形成至少一個貫孔127a，如圖1D所示，而形成貫孔127a的方法可以是雷射穿孔或深反應式離子蝕刻(deep reactive ion etching,DRIE)，但不以此為限。

請再參閱圖1E，接著在晶圓切片120之背面124上形成介電層127b，並使其填入貫孔127a內。然後，移除位於貫孔127a內以及連接墊126表面上之部分介電層127b，以暴露出連接墊126。在本實施例中，介電層127b例如是二氧化矽，但不以此為限。而移除位於部分介電層127b之方法可以是使用雷射或深反應式離子蝕刻，但不以此為限。

之後，請參照圖1F，在貫孔127a內填入金屬層127c，而形成與對應之連接墊126電性連接的矽導通孔127。在此，金屬層127c即是藉由介電層127b而與晶圓切片120電性絕緣，以避免各矽導通孔127之間發生短路的問題。而且，各金屬層127c係自對應之貫孔127a延伸至該晶圓切片120的背面124。詳細來說，形成金屬層127c的方法是先在這些晶圓切片120的背面124上形成一層金屬層129a，如圖3A所示，以填滿各晶圓切片120的貫孔127a。然後，如圖3B所示，移除位於晶圓切片120之背面124上的部分金屬層129a。舉例來說，位在晶圓切片120之背面124上的部分金屬層129a例如是透過化學機械研磨(Chemical Mechanical Polishing,CMP)的方式而移被除。

後續，於晶圓切片120之背面124上形成圖1F所示之多個金屬圖案129b，而分別與金屬層129a電性連接。也就是說，本實施例之金屬層127c是由金屬層129a與金屬圖案129b所構成，其中金屬層129a與金屬圖案129b的材質不同，但本發明不限於此。在其他實施例中，金屬層127c也可以是形成在晶圓切片120之背面124上，並共形地填入貫孔127a內的單一膜層，如圖4所示。在此，金屬層127c可由高導電材料例如銅、鋁或者其他高導電材料製成，但不以此為限。

在形成金屬層127c後，令晶圓切片120與承載基底110分離，如圖1G所示。具體來說，本實施例例如是以紫外光照射黏著層130、熱熔黏著層130、利用機械力將晶圓切片120自承載基底110上剝離或以溶劑溶解黏著層130等方式來分離晶圓切片120與承載基底110，但本發明不以此為限。

需要注意的是，雖然本實施例是將黏著層130佈滿於承載基底110與晶圓切片120之間，但在其他實施例中，如圖5所示，黏著層130還可呈圖案化地分佈於承載基底110與晶圓切片120之間，而不與晶圓切片120之主動表面122上的元件接觸，以避免在移除黏著層130時損壞這些半導體元件128。

請參閱圖1H，本實施例在將晶圓切片120與承載基底110分離之後，更接著對各晶圓切片120進行切割，以獲得多個晶粒200供後續封裝製程使用。舉例來說，這些晶粒200可以是CMOS影像感測器、微機電系統晶粒、高頻半導體元件或是其他無須彼此堆疊封裝的半導體晶粒，但本發明不以此為限。

綜上所述，本發明之半導體裝置的製造方法可先挑選出各晶圓的可用區並將其切割下來之後，再將這些晶圓切片黏著在符合機台規格的承載基底上，以進行後續製程。也就是說，本發明可針對單片晶圓中良率高的部分進行後續製程，以節省成本並提高總製程良率。

而且，這些晶圓切片可以藉由具暫時性黏著力的黏著層黏著於承載基底上，並且在將晶圓切片切割成晶粒之前，先將晶圓切片與承載基底分離。如此一來，承載基底即可重複使用，以進一步降低製程成本。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．晶圓

102．．．可用區

104．．．不良區

110．．．承載基底

120．．．晶圓切片

122．．．主動表面

124．．．背面

126．．．連接墊

127．．．矽導通孔

127a．．．貫孔

127b．．．介電層

127c、129a．．．金屬層

129b．．．金屬圖案

128．．．半導體元件

130．．．黏著層

200．．．晶粒

圖1A至圖1H繪示為本發明之一實施例中半導體裝置在部分製程中的剖面示意圖。

圖2A至圖2B繪示為本發明之一實施例中提供晶圓切片之方法的示意圖。

圖3A至圖3B繪示為本發明之一實施例中在貫孔中形成金屬層的流程剖面圖。

圖4為本發明之一實施例中半導體裝置在部分製程中的剖面示意圖。

圖5繪示為本發明之一實施例中半導體裝置在部分製程中的剖面示意圖。

110．．．承載基底

120．．．晶圓切片

122．．．主動表面

124．．．背面

126．．．連接墊

128．．．半導體元件

130．．．黏著層

Claims (14)

1. 一種製造半導體裝置的方法，該方法包括：在一承載基底與一第一晶圓切片及一第二晶圓切片間分別形成一黏著層，其中該第一晶圓切片包括一第一主動表面、相對該第一主動表面之一第一背面以及位於該第一主動表面之一第一連接墊，其中該第二晶圓切片包括一第二主動表面、相對該第二主動表面之一第二背面以及位於該第二主動表面之一第二連接墊，且其中該黏著層係圖案化而使該黏著層覆蓋少於該第一主動表面或該第二主動表面之整體；於該第一晶圓切片中形成一孔，其中該孔電性連接該第一連接墊；以及令該第一晶圓切片及該第二晶圓切片與該承載基底分離。
2. 如申請專利範圍第1項所述之方法，其中該第一晶圓切片包括位於該主動表面之一半導體元件，其中該黏著層係圖案化而使該黏著層不與該半導體元件接觸。
3. 如申請專利範圍第2項所述之方法，其中該半導體元件包括微透鏡陣列或彩色濾光片。
4. 如申請專利範圍第2項所述之方法，其中該黏著層不接觸該半導體元件。
5. 如申請專利範圍第1項所述之方法，其中令該第一晶圓切片及該第二晶圓切片與該承載基底分離之後，更包括切割該第一晶圓切片，以獲得額外的晶粒。
6. 如申請專利範圍第1項所述之方法，其中令該第一晶圓切片及該第二晶圓切片與該承載基底分離的方法包括以紫外光照射該黏著層、熱熔該黏著層、機械剝離或以溶劑溶解該黏著層。
7. 如申請專利範圍第1項所述之方法，其中形成該孔的方法包括：於該第一晶圓切片中形成一貫孔；於該第一晶圓切片之該第一背面上形成一介電層，其中該介 電層是位於該貫孔內；移除位於該貫孔內之部分該介電層，以暴露出該第一連接墊；以及於該貫孔內沉積一金屬層，以形成該孔，其中該金屬層電性連接該第一連接墊。
8. 如申請專利範圍第1項所述之方法，其中該第一晶圓切片包括一可用區與一不良區，該方法更包括沿該可用區及該不良區之一邊緣切割該晶圓，以獲得該第一晶圓切片。
9. 如申請專利範圍第1項所述之方法，該承載基底為一透明基底。
10. 如申請專利範圍第1項所述之方法，其中在形成該孔之前，更包括薄化該第一晶圓切片。
11. 如申請專利範圍第1項所述之方法，其中該第一晶圓切片為不同於該第二晶圓切片的晶圓。
12. 如申請專利範圍第1項所述之方法，其中該第一晶圓切片與該第二晶圓切片為同一晶圓。
13. 如申請專利範圍第1項所述之方法，其中該黏著層形成於至少一部分之該第一連接墊及至少一部分之該晶圓上。
14. 如申請專利範圍第1項所述之方法，其中在該承載基底與該第一晶圓切片及該第二晶圓切片間分別形成該黏著層的方法包括在該承載基底上以符合現有機台之排列重新排列該第一晶圓切片及該第二晶圓切片。