TWI817915B - 半導體元件的薄膜沉積方法 - Google Patents

半導體元件的薄膜沉積方法 Download PDF

Info

Publication number
TWI817915B
TWI817915B TW112113444A TW112113444A TWI817915B TW I817915 B TWI817915 B TW I817915B TW 112113444 A TW112113444 A TW 112113444A TW 112113444 A TW112113444 A TW 112113444A TW I817915 B TWI817915 B TW I817915B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
thin film
film deposition
deposition method
semiconductor
Prior art date
Application number
TW112113444A
Other languages
English (en)
Other versions
TW202416358A (zh
Inventor
劉吉峰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI817915B publication Critical patent/TWI817915B/zh
Publication of TW202416358A publication Critical patent/TW202416358A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45597—Reactive back side gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申請提供一種半導體元件及其薄膜沉積方法與設備。該薄膜沉積方法包括透過一固定組件將一半導體元件固定在一腔體中，其中該腔體由一氣體擴散板與一底座定義，透過該氣體擴散板從該腔體的一底面提供一反應氣體，並在該半導體元件的一背面形成一第一介電層。

Description

半導體元件的薄膜沉積方法
本申請案主張美國第17/966,110號專利申請案之優先權(即優先權日為「2022年10月14日」)，其內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其薄膜沉積方法。
在半導體元件的製備過程中，由於各層之間的機械性能不匹配，可能會出現翹曲。這種翹曲會嚴重增加半導體元件的疊置誤差(overlay error)。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種薄膜沉積方法，包括提供一半導體元件，該半導體元件包括一主動表面及與該主動表面相對的一背面；透過一固定組件固定該半導體元件的該背面；以及在該半導體元件的該背面形成一介電層。
本揭露的另一個方面提供一種薄膜沉積方法，包括透過一固定組件將一半導體元件固定在一腔體中，其中該腔體由一氣體擴散板與一底座定義，透過該氣體擴散板從該腔體的一底面提供一反應氣體，以及在該半導體元件的一背面形成一第一介電層。
本揭露的另一個方面提供一種半導體元件，該半導體元件包括一主動表面、一背面以及一介電層。該主動表面與該背面相對。該介電層設置於該背面的一第一部分上。該半導體元件的該主動表面沒有鈍化層的殘留物。
本揭露的另一個方面提供一種薄膜沉積設備，包括一底座、一氣體擴散板以及一固定組件。該氣體擴散板設置於該底座下。該固定組件比該氣體擴散板更靠近該底座。該固定組件具有面向該底座的一固定表面，經配置以固定該半導體元件的該背面。
在一些實施例中，該半導體元件的該背面具有被該固定組件覆蓋的一第一部分，該固定組件包括與該半導體元件的該背面的該第一部分接觸的複數個突出部分，並且該氣體擴散板經配置以提供一反應氣體，該底座經配置以提供一中性氣體。
本揭露的薄膜沉積方法包括提供一半導體元件，該半導體元件包括主動表面及與主動表面相對的背面，透過一固定組件固定半導體元件的背面，並在半導體元件的背面上形成一介電層以形成半導體元件。本揭露的方法能夠在單個步驟中直接在半導體元件的背面形成介電層，以形成半導體元件。所述的單個步驟方法降低了成本並提高了產量。由於半導體元件的主動表面與實施本發明方法的設備的任何部分是物理分離，因此不需要在半導體元件的主動表面沉積鈍化層(或保護層)。因此，半導體 元件的主動表面仍然沒有鈍化層的殘留物或在去除鈍化層時引起的損壞。在本揭露的方法中，介電層在單個步驟中直接形成於半導體元件的背面，而無需翻轉或形成或去除鈍化層。在其背面製備介電層的過程中，半導體元件的主動表面是完整的，防止了任何殘留的鈍化層以及/或在去除鈍化層時引起的任何損壞或特性轉變。此外，在本揭露的方法中，介電層在單個步驟中直接製備在半導體元件的背面上，而不形成或去除任何臨時層(例如鈍化層)。根據介電層製備之前的半導體元件的彎曲值，可以確定介電層的厚度或類型，以補償半導體元件的翹曲，使其達到明顯的低程度，例如，彎曲值約為+/-1μm。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
11:底座
12:氣體擴散板
13:固定組件
14:電漿
20:半導體元件
21:介電層
22:基底
23:晶粒
24:介電層
100:設備
100A:設備
111:表面
121:表面
131:表面
132:表面
133:固定表面
135:突出部分
201:主動表面
202:背面
300:薄膜沉積方法
300A:薄膜沉積方法
400:薄膜沉積方法
400A:薄膜沉積方法
2011:部分
2012:部分
2021:部分
2022:部分
C1:腔體
D1:第一距離
D2:第二距離
D3:第三距離
D4:第四距離
G1:反應氣體
G2:中性氣體
S301:操作
S303:操作
S305:操作
S306:操作
S307:操作
S309:操作
S311:操作
S313:操作
S401:操作
S403:操作
S405:操作
S406:操作
S407:操作
S409:操作
S411:操作
S413:操作
x:軸
y:軸
z:軸
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件，並且：圖1是示意圖，例示本揭露一些實施例之用於薄膜沉積的設備。
圖2是底視圖，例示本揭露一些實施例之圖1中的固定組件及半導體元件。
圖3是示意圖，例示本揭露一些實施例之用於薄膜沉積的設備。
圖4是底視圖，例示本揭露一些實施例之圖3中的固定組件及介電層。
圖5是示意圖，例示本揭露一些實施例之半導體元件。
圖6是底視圖，例示本揭露一些實施例之圖5中的半導體元件。
圖7是流程圖，例示本揭露一些實施例之薄膜沉積方法。
圖8是分佈圖，例示本揭露一些實施之半導體元件的彎曲值。
圖9是分佈圖，例示本揭露一些實施之半導體元件的彎曲值。
圖10是分佈圖，例示本揭露一些實施例之半導體元件的疊置(overlay)值。
圖11是流程圖，例示本揭露一些實施例之薄膜沉積方法。
圖12是流程圖，例示本揭露一些實施例之薄膜沉積方法。
圖13是流程圖，例示本揭露一些實施例之薄膜沉積方法。
圖14是示意圖，例示本揭露一些實施例之用於薄膜沉積的設備。
現在用具體的語言來描述附圖中說明的本揭露的實施例，或實例。應理解的是，在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改，以及對本文所描述的原理的任何進一步應用，都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複，但這並不一定表示一實施例的特徵適用於另一實施例，即使它們共用相同的參考數字。
應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不 受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
本文使用的用語僅用於描述特定的實施例，並不打算局限於本發明的概念。正如本文所使用的，單數形式的"一"、"一個"及"該"也包括複數形式，除非上下文明確指出。應進一步理解，用語"包含"及"包括"，當在本說明書中使用時，指出了所述特徵、整數、步驟、操作、元素或元件的存在，但不排除存在或增加一個或複數個其他特徵、整數、步驟、操作、元素、元件或其組。
圖1是示意圖，例示本揭露一些實施例之用於薄膜沉積的設備100。設備100包括底座11、氣體擴散板12，以及固定組件13。底座11設置於氣體擴散板12的上面。氣體擴散板12設置於底座11的下面。底座11具有面向氣體擴散板12的一表面(或一底部表面)111。氣體擴散板12具有面向底座11的一表面(或一頂部表面)121。底座11與氣體擴散板12定義一個腔體C1。腔體C1具有一頂面(即底座11的表面111)及一底面(即氣體擴散板12的表面121)。腔體C1可以是一真空室，壓力範圍從常壓到低於，例如，10-8Torr。
固定組件13設置於底座11與氣體擴散板12之間。固定組件13具有表面131及與表面131相對的表面132。固定組件13的表面131面向底座11(或底座11的表面111)。固定組件13的表面132面向氣體擴散板12(或氣體擴散板12的表面121)。固定組件13更具有固定表面133在固定組件13的表面131與表面132之間。固定組件13的固定表面133面向底座 11。固定組件13的固定表面133背向氣體擴散板12。固定組件13在腔體C1內。固定組件13的表面131與底座11的表面111之間的第一距離D1小於固定組件13的表面132與氣體擴散板12的表面121之間的第二距離D2。
如圖1所示，固定組件13(或固定表面133)可經配置以固定或固定半導體元件20。半導體元件20可以包括，例如，但不限於，一基底、一載體、一晶圓、一封裝、一半導體晶片，或任何包括半導體晶粒或晶片的元件。此外，設備100可以包括一個或多個埠(未顯示)，經配置以載入或卸載半導體元件20，並且固定元件13可以由機器手臂或其他適合的致動組件(未顯示)經致動以接收半導體元件20。固定組件13可以經配置以在x、y或z方向(沿x軸、y軸或z軸)的至少一個方向移動。
如圖1所示，半導體元件20具有主動表面201及與主動表面201相對的背面202。半導體元件20的主動表面201面向底座11。半導體元件20的背面202面向氣體擴散板12。半導體元件20的主動表面201與底座11的表面111之間的第三距離D3小於半導體元件20的背面202與氣體擴散板12的表面121之間的第四距離D4。
半導體元件20的背面202包括部分2021及部分2022。部分2021可以是半導體元件20的背面202的中心部分。部分2022可以是半導體元件20的背面202的邊緣部分。圖2是底視圖，例示本揭露一些實施例之圖1中的固定組件13及半導體元件20。部分2021被部分2022包圍。部分2021透過固定組件13曝露。部分2021不與固定組件13接觸。2022部分被固定組件13覆蓋。在一些實施例中，部分2022被組件13的固定表面133覆蓋。部分2022可以與固定組件13的固定表面133接觸。固定組件13可以是環形的形狀。
圖3是示意圖，例示本揭露一些實施例之用於薄膜沉積的設備100。在一些實施例中，圖3例示半導體元件20的背面202上的薄膜的製備。
氣體擴散板12可經配置以提供反應氣體G1。氣體擴散板12可包括複數個出口，以將反應氣體G1分配到腔體C1中。反應氣體G1可以從一底面，即氣體擴散板12的表面121流向半導體元件20的背面202。
底座11可經配置以提供中性氣體G2。底座11可包括複數個出口，以將中性氣體G2分配到腔體C1中。中性氣體G2可以從頂面，即底座11的表面111流向半導體元件20的主動表面201。中性氣體G2可以將電漿或反應氣體G1從半導體元件20的主動表面201上清除。因此，沒有介電材料沉積在半導體元件20的主動表面201上。
在一些實施例中，底座11可以包括一個板狀電極。氣體擴散板12可以包括一個板狀電極。底座11的板狀電極與氣體擴散板12的板狀電極可以與射頻產生器(未顯示)電耦合，以產生電漿14。反應氣體G1可以與電漿14相互作用。在一些實施例中，電漿14的能量被轉移到反應氣體G1中，將反應氣體G1轉化為活性自由基、離子以及其他高激發物種。反應氣體G1的高能物種然後流過半導體元件20的背面202，在那裡它們被沉積為一介電材料或薄膜。在該介電材料沉積後，在半導體元件20的背面202上形成介電層21。在本揭露中，用於薄膜沉積的設備100的一個範例包含電漿增強化學氣相反應(PECVD)。介電層21可以包括一薄膜。本實施例只是為了說明目的，並不旨在限制本發明的申請專利範圍。本領域具有通常技藝之人應理解，介電層21可以在一化學氣相反應(CVD)製程或物理氣相反應(PVD)製程中形成。CVD製程可包括常壓(AP)CVD、低壓 (LP)CVD、PECVD或類似製程。PVD製程可包括濺鍍式PVD、蒸鍍式PVD、離子鍍PVD或類似製程。
圖4是底視圖，例示本揭露一些實施例之圖3中的固定組件13及介電層21。如圖4所示，介電層21形成在半導體元件20的背面202的部分2021上。由於半導體元件20的背面202的部分2022被固定組件13覆蓋，因此沒有介電材料或只有少數介電材料被沉積在半導體元件20的背面202的部分2022上。介電層21可以部分地覆蓋半導體元件20的背面202。
介電層21可以包括氮化矽、氧化矽或類似物。在另一個實施例中，透過改變前趨物或反應氣體，用於薄膜沉積的設備100可以在半導體元件20的背面202上沉積金屬材料。
圖5是示意圖，例示本揭露一些實施例之半導體元件20。半導體元件20包括基底22、介電層21、複數個半導體晶粒23，以及介電層24。基底22可以包括一摻雜的半導體晶圓。
介電層21設置於基底22上。圖6是底視圖，例示本揭露一些實施例之圖5中的半導體元件20。半導體元件20的背面202的部分2022透過介電層21曝露。半導體元件20的背面202的部分2022可以是環形的形狀。
復參照圖5，複數個半導體晶粒23設置於半導體元件20的主動表面201附近，而沒有半導體晶粒23可以設置於半導體元件20的背面202附近。半導體元件20的主動表面201可以不含鈍化層殘餘物。半導體元件20的主動表面201可以具有實質平坦的態樣。半導體元件20的主動表面201可以包括部分(或一中心部分)2011及圍繞部分2011的部分(或一邊緣部分)2012。主動表面201的中央部分2011與主動表面201的邊緣部分2012 的粗糙度可以實質相同。
複數個半導體晶粒23設置於基底20上。複數個半導體晶粒23可以被介電層24包圍。介電層24可以包括層間介電質(ILD)。半導體晶粒23可以包括一積體電路、一邏輯元件、一處理器、一控制器(如記憶體控制器)、一微控制器、一記憶體晶粒、高速輸入/輸出元件或其他電子組件。半導體晶粒23可以包括複數個主動元件，如電晶體。
圖7是流程圖，例示本揭露一些實施例之薄膜沉積方法300。薄膜沉積方法300可透過用於薄膜沉積的設備100來實施。
薄膜沉積方法300從操作S301開始，包括提供一半導體元件(例如，半導體元件20)，半導體元件包括一主動表面及與主動表面相對的一背面(例如，半導體元件20的主動表面201及背面202)。在操作S301之前，該沉積方法可更包括透過設備100的埠裝載半導體元件20以進行薄膜沉積。
薄膜沉積方法300繼續進行操作S303，包括透過一固定組件(例如，薄膜沉積設備的固定組件13)固定半導體元件的背面。在操作S303之前，薄膜沉積方法300可更包括致動固定組件13以接收半導體元件20。
在一些實施例中，固定半導體元件的背面可以更包括透過固定組件的一固定表面(例如，固定表面133)來固定半導體元件的背面。固定表面面向一底座(例如，用於薄膜沉積的設備100的底座11)。在一些實施例中，固定半導體元件的背面可以更設置半導體元件，使得半導體元件的背面面向一氣體擴散板(例如，用於薄膜沉積的設備100的氣體擴散板12)，並且半導體元件的主動表面面向底座。在一些實施例中，固定半導 體元件的背面可以更透過固定組件曝露背面的一部分(例如，背面202的部分2021)。
在一些實施例中，固定半導體元件的背面可以更包括將半導體元件設置於比氣體擴散板更靠近底座的位置。半導體元件的主動表面與底座的表面之間的距離(例如，距離D3)小於半導體元件的背面與氣體擴散板的表面之間的距離(例如，距離D4)。
薄膜沉積方法300繼續進行操作S305，包括透過一氣體擴散板(例如，用於薄膜沉積的設備100的氣體擴散板12)將反應氣體(例如，反應氣體G1)提供到半導體元件的背面。薄膜沉積方法300可更包括透過氣體擴散板的複數個出口來分配反應氣體。
薄膜沉積方法300繼續進行操作S307，包括透過底座(例如，用於薄膜沉積的設備100的底座11)將中性氣體(例如，中性氣體G2)提供到半導體元件的主動表面。該沉積方法可更包括透過底座的複數個出口來分配中性氣體。薄膜沉積方法300可更包括用中性氣體將反應氣體從半導體元件的主動表面清除。因此，沒有介電材料沉積在半導體元件的主動表面上。
薄膜沉積方法300繼續進行操作S309，包括透過底座加熱半導體元件。半導體元件的溫度可被提高以達到預定的程度，以促進介電材料的沉積。半導體元件的溫度可能取決於要沉積的介電材料的類型。
薄膜沉積方法300繼續進行操作S311，包括從反應氣體中沉積一介電材料在半導體元件的背面上。在一些實施例中，沉積介電材料可包括在基底上熱解反應氣體，以提供一固體反應產物的塗層。
薄膜沉積方法300繼續進行操作S313，包括在半導體元件 的背面上形成一介電層(例如，介電層21)。在一些實施例中，介電層的製備可以包括在半導體元件的背面的一曝露部分上形成介電層。介電層可以不形成在半導體元件背面的覆蓋部分。由於在半導體元件的主動表面上存在中性氣體，介電層可以不形成在半導體元件的主動表面上。在步驟S313之後，該沉積方法可更包括透過薄膜沉積設備的埠卸下半導體元件。
薄膜沉積方法300僅僅是一個例子，並不旨在將本揭露內容限制在申請專利範圍中明確提到的範圍之外。可以在薄膜沉積方法300的每個操作之前、期間或之後提供額外的操作，並且所述的一些操作可以被替換、消除或重新排序，以用於該方法的其他實施例。在一些實施例中，薄膜沉積方法300可以包括圖7中未描繪的進一步操作。在一些實施例中，薄膜沉積方法300可以包括圖7中描繪的一個或多個操作。
本揭露的薄膜沉積方法300能夠致能在單個步驟中直接製備在半導體元件的背面上的介電層，以形成半導體元件。該單個步驟方法降低了成本，並提高了半導體元件的製備產量。由於半導體元件的主動表面與薄膜沉積設備的任何部分都是物理分離，因此不需要在半導體元件的主動表面沉積鈍化層(或保護層)。因此，半導體元件的主動表面可以沒有任何鈍化層的殘留物，也沒有在去除鈍化層時引起的任何損壞。
在一些比較性的實施例中，為了在晶圓的背面形成介電層以減輕其翹曲，實施了多步驟的製程。多步驟的製程可包括至少在晶圓的主動表面上形成鈍化層，因此使主動表面受到鈍化層的保護，在載入設備之前翻轉晶圓以實現在背面上介電層的製備，透過保護層固定晶圓的主動表面，在晶圓的背面沉積介電材料以形成介電層，以及透過，例如，乾式 或濕式蝕刻或研磨除去鈍化層。然而，在一些情況下，如果用於去除鈍化層的蝕刻或研磨時間不足，鈍化層可能會留在主動表面上。在一些情況下，可以透過過度蝕刻或過度研磨的方式完全去除鈍化層。然而，設置有半導體晶粒的晶圓的主動表面可能被損壞，例如劃傷，或者其特徵可能發生變化(例如，關鍵尺寸、輪廓、厚度或態樣)。在本揭露的薄膜沉積方法300中，介電層在單個步驟中直接製備在半導體元件的背面，而不需要翻轉或形成或去除任何臨時層(例如，鈍化層)。在其背面製備介電層的過程中，半導體元件的主動表面是完整的，防止了鈍化層的任何遺留物以及/或在去除鈍化層時引起的任何損壞或特性轉變。因此，半導體元件20的主動表面201可以具有實質平坦的態樣，主動表面201的中央部分2011與主動表面201的邊緣部分2012的粗糙度可以實質相同。
此外，在比較性實施例中，為了減輕晶圓的翹曲，可以事先測量晶圓的一彎曲值。預計在介電層形成於晶圓的背面之後，晶圓的彎曲值可以得到補償或減少。然而，在晶圓上任何一層的製備或去除都可能不可避免地改變晶圓的彎曲值。換言之，當在晶圓的主動表面上形成鈍化層，在晶圓的背面上形成介電層，以及去除鈍化層時，晶圓的彎曲值會經歷一個獨立而明顯的變化，使得晶圓的翹曲補償不穩定且難以預測。因此，晶圓的彎曲值可能無法有效降低。在本揭露的薄膜沉積方法300中，在單個步驟中直接在半導體元件的背面形成介電層，而不形成或去除任何臨時層(例如鈍化層)。根據介電層製備之前的半導體元件的彎曲值，可以確定介電層的厚度或類型，以將半導體元件的翹曲補償到一個顯著的低程度，例如，彎曲值在+/-1μm左右。
圖8是分佈圖，例示本揭露一些實施之在製備介電層(例 如，介電層21)之前的半導體元件的彎曲值。如圖8所示，半導體元件具有相對較大的翹曲度。沿x軸的彎曲值(Bow-X)可能約為-120μm，y軸(Bow-Y)約為-116μm。半導體元件的這種翹曲可能會降低晶粒內疊置(intra-die overlay)以及/或晶粒間疊置(inter-die overlay)的效果。
圖9是分佈圖，例示本揭露一些實施之半導體元件在薄膜沉積方法300的介電層(例如，介電層21)製備之後的彎曲值。如圖9所示，半導體元件具有相對較小的翹曲度。彎曲值可以是+/-1μm左右。沿x軸的彎曲值(Bow-X)可約為-1.6μm，y軸(Bow-Y)約為-1.8μm。
圖10是分佈圖，例示本揭露一些實施例之半導體元件在薄膜沉積方法300的介電層(例如，介電層21)製備之後的疊置值(例如，疊置誤差)。疊置值的分佈顯示出均勻的輪廓，表明半導體元件的疊置得到顯著改善。在一些實施例中，三個標準差(3sd)內的覆蓋層的平均值可以是4.31奈米(nm)左右。在一些實施例中，疊置的最大值可以是5.20nm左右。在一些實施例中，平均值加上3sd的疊置值可以是4.90nm左右。
圖11是流程圖，例示本揭露一些實施例之薄膜沉積方法300A。薄膜沉積方法300A類似於圖7的薄膜沉積方法300，兩者的區別如下。
薄膜沉積方法300A更包括步驟S306：在半導體元件的背面與氣體擴散板之間產生一電漿(例如，電漿14)。由氣體擴散板提供的反應氣體可與電漿相互作用。電漿的能量可以轉移到反應氣體中，將反應氣體轉化為活性自由基、離子以及其他高激發物種。反應氣體的高能物種然後流過半導體元件的背面，在那裡它們被沉積為一介電材料或薄膜。電漿的能量被轉移到反應氣體中，因此，半導體元件的溫度可以降低。
圖12是流程圖，例示本揭露一些實施例之薄膜薄膜沉積方法400。薄膜沉積方法400可透過用於薄膜沉積的設備100來實施。
薄膜沉積方法400從操作S401開始，包括提供一半導體元件(例如，半導體元件20)，半導體元件包括一主動表面及與主動表面相對的一背面(例如，半導體元件20的主動表面201及背面202)。在操作S401之前，該沉積方法可更包括透過設備100的埠裝載半導體元件20以進行薄膜沉積。
薄膜沉積方法400繼續進行操作S403，包括透過一固定組件(例如，薄膜沉積設備的固定組件13)將半導體元件固定在一腔體(例如，腔體C1)中。腔體由一氣體擴散板(例如，用於薄膜沉積的設備100的氣體擴散板12)及一底座(例如，用於薄膜沉積的設備100的底座11)來定義。在操作S403之前，薄膜沉積方法400可更包括致動固定組件13以接收半導體元件20。
在一些實施例中，固定半導體元件的背面可更包括透過固定組件的一固定表面(例如，固定表面133)來固定半導體元件的背面。固定表面面向一底座。在一些實施例中，固定半導體元件的背面可以更設置半導體元件，因此使半導體元件的背面面向氣體擴散板，並且半導體元件的主動表面面向底座。在一些實施例中，固定半導體元件的背面可以更透過固定組件曝露背面的一部分(例如，背面202的部分2021)。
在一些實施例中，固定半導體元件的背面可以更包括將半導體元件設置於比氣體擴散板更靠近底座的位置。半導體元件的主動表面與底座的表面之間的距離(例如，距離D3)小於半導體元件的背面與氣體擴散板的表面之間的距離(例如，距離D4)。
薄膜沉積方法400繼續進行操作S405，包括透過氣體擴散板從腔體的一底面(例如，氣體擴散板12的表面121)向半導體元件的背面提供反應氣體(例如，反應氣體G1)。薄膜沉積方法400可更包括透過氣體擴散板的複數個出口分配反應氣體。
薄膜沉積方法400繼續進行操作S407，包括透過底座從腔體的頂面提供中性氣體(例如，中性氣體G2)。薄膜沉積方法400可更包括透過底座的複數個出口來分配中性氣體。該沉積方法可更包括用中性氣體將反應氣體從半導體元件的主動表面清除。因此，沒有介電材料沉積在半導體元件的主動表面上。
薄膜沉積方法400繼續進行操作S409，包括透過底座從腔體的頂面加熱半導體元件。半導體元件的溫度可被提高以達到預定的程度，以促進介電材料的沉積。半導體元件的溫度可能取決於要沉積的介電材料的類型。
薄膜沉積方法400繼續進行操作S411，包括從反應氣體中沉積一介電材料在半導體元件的背面上。在一些實施例中，沉積介電材料可包括在基底上熱解反應氣體，以提供一固體反應產物的塗層。
薄膜沉積方法400繼續進行操作S413，包括在半導體元件的背面上形成一介電層(例如，介電層21)。在一些實施例中，介電層的製備可以包括在半導體元件的背面的一曝露部分上形成介電層。介電層可以不形成在半導體元件背面的覆蓋部分。由於在半導體元件的主動表面上存在中性氣體，介電層可以不形成在半導體元件的主動表面上。在步驟S313之後，該沉積方法可更包括透過薄膜沉積設備的埠卸載半導體元件。
圖13是流程圖，例示本揭露一些實施例之薄膜薄膜沉積方法400A。圖13的薄膜薄膜沉積方法400A與圖12的薄膜薄膜沉積方法400相似，兩者的區別如下。
薄膜沉積方法400A更包括在腔體內產產生一電漿(例如，電漿14)的步驟406。由氣體擴散板提供的反應氣體可與電漿相互作用。電漿的能量可以轉移到反應氣體中，將反應氣體轉化為活性自由基、離子以及其他高激發物種。反應氣體的高能物種然後流過半導體元件的背面，在那裡它們被沉積為一介電材料或薄膜。電漿的能量被轉移到反應氣體中，因此，半導體元件的溫度可以降低。
圖14是示意圖，例示本揭露一些實施例之用於薄膜沉積的設備100A。圖14的設備100A與圖3的設備100相似，兩者的區別如下。
設備100A的固定組件13更包括固定組件13的固定表面133上的複數個突出部分135。複數個突起部分135可與半導體元件20的背面202的部分2022接觸。複數個突出部分135可以減少固定組件13與半導體元件20的背面202之間的接觸面積。因此，當從固定組件13釋放時，半導體元件20的裂縫概率可以較低。
本揭露的一個方面提供一種薄膜沉積方法，包括提供一半導體元件，該半導體元件包括一主動表面及與該主動表面相對的一背面；透過一固定組件固定該半導體元件的該背面；以及在該半導體元件的該背面形成一介電層。
本揭露的另一個方面提供一種薄膜沉積方法，包括透過一固定組件將一半導體元件固定在一腔體中，其中該腔體由一氣體擴散板與一底座定義，透過該氣體擴散板從該腔體的一底面提供一反應氣體，以及 在該半導體元件的一背面形成一第一介電層。
本揭露的另一個方面提供一種半導體元件，該半導體元件包括一主動表面、一背面以及一介電層。該主動表面與該背面相對。該介電層設置於該背面的一第一部分上。該半導體元件的該主動表面沒有鈍化層的殘留物。
本揭露的另一個方面提供一種薄膜沉積設備，包括一底座、一氣體擴散板以及一固定組件。該氣體擴散板設置於該底座下。該固定組件比該氣體擴散板更靠近該底座。該固定組件具有面向該底座的一固定表面，經配置以固定該半導體元件的該背面。
本揭露的薄膜沉積方法包括提供一半導體元件，該半導體元件包括主動表面及與主動表面相對的背面；透過一固定組件固定半導體元件的背面，並在半導體元件的背面上形成一介電層以形成半導體元件。本揭露的方法能夠在單個步驟中直接在半導體元件的背面形成介電層，以形成半導體元件。所揭露的單個步驟方法降低了成本並提高了產量。由於半導體元件的主動表面與實施本發明方法的設備的任何部分都是物理分離，因此不需要在半導體元件的主動表面沉積鈍化層(或保護層)。因此，半導體元件的主動表面可以沒有任何鈍化層的殘留物或在去除鈍化層時引起的任何損壞。在本揭露的方法中，介電層是在單個步驟中直接形成於半導體元件的背面，而不需要翻轉或形成或去除鈍化層。在其背面製備介電層的過程中，半導體元件的主動表面是完整的。它可以防止鈍化層的任何遺留物以及/或在去除鈍化層時誘發的任何損壞或特性轉變。此外，在本揭露的方法中，介電層在單個步驟中直接形成在半導體元件的背面上，而不形成或去除任何臨時層(例如鈍化層)。根據介電層製備之前半導體元件 的彎曲值，可以確定介電層的厚度或類型，以補償半導體元件的翹曲，使其達到明顯的低程度，例如，彎曲值約為+/-1μm。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
11:底座
12:氣體擴散板
13:固定組件
20:半導體元件
100:設備
111:表面
121:表面
131:表面
132:表面
133:固定表面
201:主動表面
202:背面
2021:部分
2022:部分
C1:腔體
D1:第一距離
D2:第二距離
D3:第三距離
D4:第四距離
x:軸
y:軸
z:軸

Claims (12)

  1. 一種薄膜沉積方法，包括：提供一半導體元件，該半導體元件包括一主動表面及與該主動表面相對的一背面；透過一固定組件固定該半導體元件的該背面；在該半導體元件的該背面形成一介電層；透過一氣體擴散板提供一反應氣體；在該半導體元件的該背面與該氣體擴散板之間產生一電漿，其中該反應氣體與該電漿相互作用；從該反應氣體在該半導體元件的該背面沉積一介電材料；以及透過一底座將一中性氣體提供到半導體元件的該主動表面。
  2. 如請求項1所述的薄膜沉積方法，更包括透過該底座加熱該半導體元件。
  3. 如請求項1所述的薄膜沉積方法，其中該半導體元件的該主動表面與該底座物理隔離。
  4. 如請求項1所述的薄膜沉積方法，其中該半導體元件的該主動表面與該固定組件物理隔離。
  5. 如請求項1所述的薄膜沉積方法，其中該半導體元件的該主動表面與 該底座之間的一距離小於該半導體元件的該背面與該氣體擴散板之間的一距離。
  6. 如請求項1所述的薄膜沉積方法，其中固定該半導體元件包括透過該固定組件的一固定表面固定該半導體元件的該背面，其中該固定組件的該固定表面面向該底座。
  7. 如請求項1所述的薄膜沉積方法，其中該半導體元件的該背面具有被該固定組件覆蓋的一第一部分，該第一部分與該固定組件接觸，並且該固定組件包括與該半導體元件的該背面的該第一部分接觸的複數個突出部分。
  8. 如請求項1所述的薄膜沉積方法，其中在形成該介電層後，該半導體元件的一彎曲值下降。
  9. 如請求項1所述的薄膜沉積方法，其中複數個半導體晶粒設置於該主動表面附近，該半導體元件包括一晶圓，並且該固定組件具有一環形的形狀。
  10. 如請求項1所述的薄膜沉積方法，其中該介電層包括一薄膜，且該介電層是在一CVD製程中形成。
  11. 一種薄膜沉積方法，包括： 透過一固定組件將一半導體元件固定在一腔體中，其中該腔體由一氣體擴散板與一底座定義；透過該氣體擴散板從該腔體的一底面提供一反應氣體；在該半導體元件的一背面形成一第一介電層；以及在該腔體內產生一電漿；透過該底座從該腔體的一頂部提供一中性氣體；以及透過該底座從該腔體的一頂面加熱該半導體元件；其中該主動表面與該底座物理隔離，該半導體元件的該背面具有被該固定組件覆蓋的一第一部分。
  12. 如請求項11所述的薄膜沉積方法，其中該半導體元件具有與該半導體元件的該背面相對的一主動表面，該半導體元件的該主動表面面向該腔體的一頂面，該半導體元件的背面面向該腔體的該底面；以及該半導體元件的該主動表面與該腔體的該頂面之間的一距離小於該半導體元件的該背面與該腔體的該底面之間的一距離。
TW112113444A 2022-10-14 2023-04-11 半導體元件的薄膜沉積方法 TWI817915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/966,110 US20240128077A1 (en) 2022-10-14 2022-10-14 Semiconductor device and a method for film deposition
US17/966,110 2022-10-14

Publications (2)

Publication Number Publication Date
TWI817915B true TWI817915B (zh) 2023-10-01
TW202416358A TW202416358A (zh) 2024-04-16

Family

ID=89857465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113444A TWI817915B (zh) 2022-10-14 2023-04-11 半導體元件的薄膜沉積方法

Country Status (3)

Country Link
US (2) US20240128077A1 (zh)
CN (1) CN117894669A (zh)
TW (1) TWI817915B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559933B (en) * 2002-09-25 2003-11-01 Applied Materials Inc An apparatus and a method for reducing copper oxide on a copper layer
TWI509739B (zh) * 2010-05-06 2015-11-21 Xenogenic Dev Ltd Liability Company 半導體裝置的製造方法
TW202203310A (zh) * 2020-03-27 2022-01-16 台灣積體電路製造股份有限公司 晶圓接合方法及晶圓裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559933B (en) * 2002-09-25 2003-11-01 Applied Materials Inc An apparatus and a method for reducing copper oxide on a copper layer
TWI509739B (zh) * 2010-05-06 2015-11-21 Xenogenic Dev Ltd Liability Company 半導體裝置的製造方法
TW202203310A (zh) * 2020-03-27 2022-01-16 台灣積體電路製造股份有限公司 晶圓接合方法及晶圓裝置

Also Published As

Publication number Publication date
US20240128078A1 (en) 2024-04-18
US20240128077A1 (en) 2024-04-18
CN117894669A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US7288284B2 (en) Post-cleaning chamber seasoning method
US9184074B2 (en) Apparatus and methods for edge ring implementation for substrate processing
US10896821B2 (en) Asymmetric wafer bow compensation by physical vapor deposition
US9978634B2 (en) Method for fabricating shallow trench isolation and semiconductor structure using the same
US7384486B2 (en) Chamber cleaning method
KR20130033261A (ko) Ⅲ－ⅴ족 제조 공정에서 실리콘 웨이퍼 후면에 보호막을 형성하는 방법
US20180087155A1 (en) Sputtering showerhead
TW202249084A (zh) 用於半導體處理的應力與覆蓋管理
TWI817915B (zh) 半導體元件的薄膜沉積方法
TW202416358A (zh) 半導體元件的薄膜沉積方法
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
US9721766B2 (en) Method for processing target object
US20080174029A1 (en) semiconductor device and method of forming metal pad of semiconductor device
US8039400B2 (en) Reducing contamination of semiconductor substrates during BEOL processing by performing a deposition/etch cycle during barrier deposition
JPH11186393A (ja) 半導体素子及びその製造方法
US7696108B2 (en) Method of forming shadow layer on the wafer bevel
CN117153672B (zh) 一种介电层及其制作方法
US10344383B2 (en) Semiconductor package device and method of manufacturing the same
JPS63131519A (ja) ドライエツチング装置
US20150187635A1 (en) Method to reduce particles during sti fill and reduce cmp scratches
US20210017645A1 (en) Resolving spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition
TW202200812A (zh) Pvd裝置
KR20220067696A (ko) 가스 공급부재 및 이를 구비한 기판처리장치
KR20220113088A (ko) 물질막 형성방법
KR100557062B1 (ko) 반도체 막증착공정의 잔류물 제거방법