CN117153672B - 一种介电层及其制作方法 - Google Patents

一种介电层及其制作方法 Download PDF

Info

Publication number
CN117153672B
CN117153672B CN202311435064.XA CN202311435064A CN117153672B CN 117153672 B CN117153672 B CN 117153672B CN 202311435064 A CN202311435064 A CN 202311435064A CN 117153672 B CN117153672 B CN 117153672B
Authority
CN
China
Prior art keywords
dielectric layer
helium cooling
wafer
independent helium
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311435064.XA
Other languages
English (en)
Other versions
CN117153672A (zh
Inventor
苗良爽
施敏
官亚洲
赵艺超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202311435064.XA priority Critical patent/CN117153672B/zh
Publication of CN117153672A publication Critical patent/CN117153672A/zh
Application granted granted Critical
Publication of CN117153672B publication Critical patent/CN117153672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种介电层及其制作方法，该介电层的制作方法包括以下步骤：提供至少一晶圆，将晶圆固定于静电吸附盘上，静电吸附盘上设有独立氦气冷却模块，依次执行沉积前的设备启动操作及加热工作；将独立氦气冷却模块的压力值设为第一预设值并稳定膜层沉积腔室气压，于沉积设备上设置预设偏置功率；将独立氦气冷却模块的压力值设为第二预设值并进行第一膜层的沉积；将独立氦气冷却模块的压力值设为第三预设值并进行第二膜层的沉积，第一、二膜层构成介电层，于形成介电层后关断偏置功率；关闭独立氦气冷却模块并取出晶圆。本发明于稳定沉积腔室气压至关断偏置功率阶段将独立氦气冷却模块的压力值设为预设值，提升器件中介电层的完整性。

Description

一种介电层及其制作方法
技术领域
本发明属于半导体集成电路制造领域，涉及一种介电层及其制作方法。
背景技术
在晶体管发明后的近60年里，集成电路技术取得了举世瞩目的发展。一个关键的因素就是对材料特性和材料物理尺寸的精确控制。发展至今，集成电路经历了从小规模、大规模到超大规模的发展，目前生产工艺已经进入深亚微米和超深亚微米工艺时代。器件特征尺寸的缩小是实现高密度和高集成度的关键。但是，尺寸的不断缩小给制造带来了很多的困难。而等离子体工艺技术的引入解决了小尺寸制造中的诸多难题。当前先进的制造过程中，等离子工艺被应用于超过20步的关键步骤中，如多晶硅、栅氧化膜、金属线的刻蚀，介质层的淀积前的预清洗溅射，光刻胶层的去胶等。
等离子体被称作物质存在的第四态（除了气态、固态和液态）。它是带电离子正电或负电、电子、中性原子和分子的混合物，整体呈电中性，处于高度激发的不稳定态。在等离子工艺中，离子、电子、光子等高能粒子连续的轰击硅片表面，给本身就很脆弱的硅器件造成各种损伤。等离子工艺引入的损伤在工业上已经存在了很多年，它需要各个学科间的相互协作来解决。
和集成电路工艺中许多其它问题一样，等离子损伤对器件的影响会随着器件尺寸的不断缩小和互联层数的增加而加剧。在目前技术中，电容通常做成金属-绝缘层-金属的形式，由于绝缘层非常薄，金属在高密度等离子下的刻蚀使得电容很容易受到等离子损伤的破坏。
在等离子工艺刚被引入集成电路制造中时，人们就意识到等离子损伤对器件的潜在威胁。大量试验被用于研究损伤的机理以及避免损伤、修复损伤的方法。在开始阶段，研究主要专注于高能粒子对硅晶体的物理损伤。随着研究的不断深入，人们发现等离子充电损伤才是最主要的损伤机理。在等离子工艺中，MOSFET的绝缘层上存在较高的电场应力，高的电场强度使得绝缘层击穿或失效寿命缩短。等离子工艺充电损伤存主要包括：在一些等离子工艺中，硅片表面会聚集大量电荷，在硅片表面和衬底间产生很大的电势差，继而产生表面电荷放电，易造成绝缘层击穿，导致绝缘层损伤；等离子体不均匀使得局部电子和离子不平衡，硅片表面中心和边缘的净电荷量相反，表面电荷会通过硅衬底流动穿过绝缘层以达到平衡，造成绝缘层损伤；当天线密度很大的时候，刻蚀时光刻胶上积累的负电荷会阻止电子进入天线，大量带正电荷的离子穿过绝缘层到达金属导体，造成绝缘层损伤；等离子中的辐射能使介电层中价带的电子激发到导带，使光电子注入绝缘层，使器件参数漂移，造成绝缘层损伤，这些造成绝缘层损伤的因素相互制约。此外，不同的设备引起的等离子损伤也有很大区别。高密度等离子刻蚀设备和中密度等离子刻蚀设备造成的放电损伤有不同的效应。例如PECVD（等离子体增强化学真空沉积）结束时的解吸附（De-chuck）过程也会产生很大的损伤，静电吸附盘（E-CHUCK）的设计和De_Chuck的过程对损伤程度有很大的影响。而绝缘层的损伤导致绝缘层的完整性变差，影响器件的性能，如图1所示，为采用常规工艺制作的绝缘层的晶圆中GOI（栅氧层完整性）失效个数统计表，从表中可以看出，采用常规工艺制作的绝缘层，在制作完成器件后，几乎每个晶圆上均有GOI失效。
因此，急需寻找一种能够提升介电层完整性的介电层的制作方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种介电层及其制作方法，用于解决现有技术中器件的介电层的完整性差而影响器件性能的问题。
为实现上述目的及其他相关目的，本发明提供了一种介电层的制作方法，包括以下步骤：
提供至少一待沉积介电层的晶圆，将所述晶圆固定于沉积设备的静电吸附盘上，所述静电吸附盘上设有独立氦气冷却模块，对所述沉积设备依次执行沉积前的设备启动操作，并对膜层沉积腔室进行加热；
开启所述独立氦气冷却模块，将所述独立氦气冷却模块的压力值设为第一预设值，并稳定所述膜层沉积腔室的气压，于所述沉积设备上施加预设偏置功率；
将所述独立氦气冷却模块的压力值设为第二预设值，同时对所述晶圆的显露上表面进行第一膜层的沉积；
将所述独立氦气冷却模块的压力值设为第三预设值，同时对所述晶圆的显露上表面进行第二膜层的沉积，所述第一膜层与所述第二膜层构成介电层，并于形成所述介电层后关断沉积设备的偏置功率；
于关断沉积设备的偏置功率后，关闭所述独立氦气冷却模块，取出所述晶圆。
可选地，所述独立氦气冷却模块包括内独立氦气冷却单元及外独立氦气冷却单元。
可选地，所述内独立氦气冷却单元中所述第一预设值的范围为4 Torr~7 Torr，所述外独立氦气冷却单元中所述第一预设值的范围为6 Torr~9 Torr。
可选地，所述内独立氦气冷却单元中所述第二预设值的范围为9 Torr~12 Torr，所述外独立氦气冷却单元中所述第二预设值的范围为10 Torr~16 Torr。
可选地，所述内独立氦气冷却单元中所述第三预设值的范围为4 Torr~7 Torr，所述外独立氦气冷却单元中所述第三预设值的范围为6 Torr~9 Torr。
可选地，稳定所述膜层沉积腔室气压之后，对所述沉积设置施加预设偏置功率之前，还包括开启反应气源及生长预设厚度的缓冲层的步骤。
可选地，所述缓冲层的厚度小于所述第一膜层及所述第二膜层的厚度。
可选地，所述第二膜层包括至少一层膜层。
可选地，在形成所述第一膜层及所述第二膜层的过程中还包括调整沉积过程中的沉积刻蚀比的步骤。
本发明还提供了一种介电层，所述介电层是采用上述所述的介电层制作方法制作得到。
如上所述，本发明的介电层及其制作方法通过改进制作所述介电层的沉积工艺，于稳定所述膜层沉积腔室中的气压至设置偏置功率阶段，将所述独立氦气冷却模块的压力值设置为所述第一预设值，在沉积所述第一膜层阶段，将所述独立氦气冷却模块的压力值设置为所述第二预设值，在沉积所述第二膜层至关断偏置功率阶段，将所述独立氦气冷却模块的压力值设为所述第三预设值，可以提升制作器件后的所述介电层的完整性，提高器件的良率及可靠性；在沉积所述第一膜层和所述第二膜层的过程中，分别调控沉积工艺的沉积刻蚀比，保证制作器件后所述介电层完整性的同时，还可以保证形成的所述介电层的填孔能力，具有高度产业利用价值。
附图说明
图1显示为介电层的制作方法制作得到的不同晶圆中芯片失效个数统计图。
图2显示为本发明的介电层的制作方法的工艺流程图。
图3显示为本发明的介电层的制作方法的不同内独立氦气冷却单元压力值制作介电层过程中晶圆的温度随时间的变化曲线。
图4显示为图3中各内独立氦气冷却单元压力值制作介电层过程中晶圆的温度平均值统计表。
图5显示为本发明的介电层的制作方法的不同外独立氦气冷却单元压力值制作介电层过程中晶圆的温度随时间的变化曲线。
图6显示为图5中各外独立氦气冷却单元压力值制作介电层过程中晶圆的温度平均值统计表。
图7显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为7.5/10.5 Torr制作得到的晶圆中各区域介电层的击穿电压测试图。
图8显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为7.5/12 Torr制作得到的晶圆中各区域介电层的击穿电压测试图。
图9显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为7.5/14 Torr制作得到的晶圆中各区域介电层的击穿电压测试图。
图10显示为图7~图9中各晶圆的GOI失效个数统计表。
图11显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为5.9/7 Torr制作得到的晶圆的SEM图。
图12显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为7.5/12 Torr制作得到的晶圆的SEM图。
图13显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为7.5/14 Torr制作得到的晶圆的SEM图。
图14显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为9/14Torr制作得到的晶圆的SEM图。
图15显示为图11~图14中各晶圆的GOI失效个数及填充空洞情况统计表。
图16显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为5.9/7 Torr及沉积刻蚀比为3.35时制作得到的晶圆的SEM图。
图17显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为9/14Torr及沉积刻蚀比为3.72时制作得到的晶圆的SEM图。
图18显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为9/14Torr及沉积刻蚀比为3.74时制作得到的晶圆的SEM图。
图19显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值为9/14Torr及沉积刻蚀比为3.36时制作得到的晶圆的SEM图。
图20显示为图16~图19中各晶圆中GOI失效个数及填充空洞统计表。
图21显示为改动制作介电层的其他工艺参数与本发明的介电层的制作方法制作得到的介电层完整性统计表。
图22显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值7.5/10Torr制作得到的晶圆的电荷分布图。
图23显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值7.5/12Torr制作得到的晶圆的电荷分布图。
图24显示为本发明的介电层的制作方法的内/外独立氦气冷却单元压力值7.5/13Torr制作得到的晶圆的电荷分布图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图24。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种介电层的制作方法，如图2所示，为所述介电层的制作方法的工艺流程图，包括以下步骤：
S1：提供至少一待沉积介电层的晶圆，将所述晶圆固定于沉积设备的静电吸附盘上，所述静电吸附盘上设有独立氦气冷却模块，对所述沉积设备依次执行沉积前的设备启动操作，并对膜层沉积腔室进行加热；
S2：开启所述独立氦气冷却模块，将所述独立氦气冷却模块的压力值设为第一预设值，并稳定所述膜层沉积腔室的气压，于沉积设备施加预设偏置功率；
S3：将所述独立氦气冷却模块的压力值设为第二预设值，同时对所述晶圆的显露上表面进行第一膜层的沉积；
S4：将所述独立氦气冷却模块的压力值设为第三预设值，同时对所述晶圆的显露上表面进行第二膜层的沉积，所述第一膜层与所述第二膜层构成介电层，并于形成所述介电层后关断沉积设备的偏置功率；
S5：于关断沉积设备的偏置功率后，关闭所述独立氦气冷却模块，取出所述晶圆。
请参阅图3至图6，执行所述步骤S1及所述步骤S2：提供至少一待沉积介电层的晶圆，将所述晶圆固定于沉积设备的静电吸附盘上，所述静电吸附盘上设有独立氦气冷却模块（Independent Helium Cooling，简称IHC），对所述沉积设备依次执行沉积前的设备启动操作，并对膜层沉积腔室进行加热；开启所述独立氦气冷却模块，将所述独立氦气冷却模块的压力值设为第一预设值，稳定所述膜层沉积腔室的气压，于沉积设备施加预设偏置功率。
具体的，所述晶圆为待进行生长介电层的晶圆，所述晶圆的尺寸及厚度可以根据实际情况进行选择，这里不再限制。
具体的，沉积所述介电层的沉积设备包括化学气相沉积设备或者其他适合的沉积设备。本实施例中，采用高密度化学气相沉积设备于所述晶圆的显露表面沉积介电层。
具体的，所述静电吸附盘用于在沉积膜层的过程中固定所述晶圆，以便于所述晶圆的在膜层沉积过程中的取放及传送运输，在保证固定于所述静电吸附盘上的所述晶圆的安全的情况下，所述静电吸附盘的尺寸可以根据实际情况进行选择，这里不再限制。
具体的，所述静电吸附盘包括电子稳定控制单元、陶瓷隔离层、O型环、陶瓷隔离层及阴极冷却连接部件。
具体的，所述静电吸附盘的底部还设有实时监测固定于所述静电吸附盘上的所述晶圆表面温度的温度监测装置。
作为示例，所述独立氦气冷却模块包括内独立氦气冷却单元及外独立氦气冷却单元。
具体的，所述内独立氦气冷却单元与所述外独立氦气冷却单元分别分布于所述晶圆的下方的所述静电吸附盘的表面，且所述晶圆与所述内独立氦气冷却单元和所述外独立氦气冷却单元接触，并分别冷却所述静电吸附盘表面的不同区域。
具体的，所述静电吸附盘的下方还设有用于向所述独立氦气冷却模块提供冷却剂的冷却剂输入端口。
具体的，所述独立氦气冷却模块用于控制形成膜层过程中所述晶圆表面的温度。
具体的，当所述晶圆在所述膜层沉积腔室之外固定于所述静电吸附盘上时，还包括将固定有所述晶圆的所述静电吸附盘转移至所述膜层沉积腔室的步骤。
具体的，沉积前的设备启动操作包括设备增压（Pressuring）、开启射频电源（Strike）、抽真空（Open TV）及开启侧边射频电源（Side RF ON）。
具体的，通过输入控制指令，将固定与所述静电吸附盘上的所述晶圆传送至所述膜层沉积腔室中。
具体的，所述膜层沉积腔室用于沉积构成所述介电层的各膜层，膜层沉积腔室的个数可以根据实际情况进行选择，这里不再限制。本实施例，选择A、B、D三个膜层沉积腔室同时对位于三个腔室的所述晶圆进行所述介电层的制作。
作为示例，所述内独立氦气冷却单元中所述第一预设值的范围为4 Torr~7 Torr，所述外独立氦气冷却单元中所述第一预设值的范围为6 Torr~9 Torr。
具体的，如图3及图5所示，分别为不同所述内独立氦气冷却单元压力值下的所述晶圆表面温度随时间的变化曲线图（所述外独立氦气冷却单元的压力值固定为14 Torr，且开启所述独立氦气冷却模块的阶段，所述独立氦气冷却模块的压力值不变）、不同所述外独立氦气冷却单元压力值下的所述晶圆表面温度随时间的变化曲线图（所述内独立氦气冷却单元的压力值固定为7.5 Torr，且开启所述独立氦气冷却模块的阶段，所述独立氦气冷却模块的压力值不变），从图中可以看出，在主沉积步骤中，所述外独立氦气冷却单元的压力值不变的情况下，所述晶圆表面的温度随所述内独立氦气冷却单元的压力值的增大而降低，所述内独立氦气冷却单元的压力值不变的情况下，所述晶圆表面的温度随所述外独立氦气冷却单元的压力值的增大而降低，即在主沉积步骤中，所述内独立氦气冷却单元与所述外独立氦气冷却单元均能对所述晶圆表面的温度产生调节作用。
具体的，如图4及图6所示，分别为图3中各所述内独立氦气冷却单元压力值制作所述介电层过程中所述晶圆的温度平均值统计表及图5中各所述外独立氦气冷却单元压力值制作所述介电层过程中所述晶圆的温度平均值统计表，从图表中可以看出，所述内独立氦气冷却单元对所述晶圆表面的温度影响程度大于所述外独立氦气冷却单元对所述晶圆表面的温度的影响程度。
具体的，通过设置所述内独立氦气冷却单元与所述外独立氦气冷却单元的压力值，以分别控制所述内独立氦气冷却单元冷却区域与所述外独立氦气冷却单元冷却区域的冷却效果，继而可以更好的控制固定于所述静电吸附盘上的所述晶圆表面的温度。
作为示例，稳定所述膜层沉积腔室气压之后，对所述沉积设置施加偏置功率之前，还包括开启反应气源及生长预设厚度的缓冲层的步骤。
具体的，通过控制沉积设备上的对应的控制键控制腔室顶部的反应气源的开启。
具体的，形成所述缓冲层的方法包括热氧化或者其他适合的方法。本实施例中，采用热氧化工艺于硅晶圆中显露的硅表面形成预设厚度的氧化硅作为所述缓冲层。
具体的，所述缓冲层的形成便于提高后续沉积的膜层的质量，在保证后续沉积膜层的质量的情况下，所述缓冲层的厚度可以根据实际情况进行选择，这里不再限制。
具体的，在所述沉积设备上施加偏置功率以增强沉积过程中等离子体的能量，在保证沉积的膜层的质量的情况下，于所述沉积设备上施加的偏置功率值的数值可以根据实际情况进行选择，这里不再限制。
具体的，请参阅图7至图24，执行所述步骤S3、所述步骤S4及所述步骤S5：将所述独立氦气冷却模块的压力值设为第二预设值，同时对所述晶圆的显露上表面进行第一膜层的沉积；将所述独立氦气冷却模块的压力值设为第三预设值，同时对所述晶圆的显露上表面进行第二膜层的沉积，所述第一膜层与所述第二膜层构成介电层，并于形成所述介电层后关断沉积设备的偏置功率；于关断沉积设备的偏置功率后，关闭所述独立氦气冷却模块，取出所述晶圆。
作为示例，所述内独立氦气冷却单元中所述第二预设值的范围为9 Torr~12Torr，所述外独立氦气冷却单元中所述第二预设值的范围为10 Torr~16 Torr。
具体的，在进行膜层沉积的过程中，通过将所述内独立氦气冷却单元及所述外独立氦气冷却单元中的压力值设定在所述第二预设值范围内，以控制膜层沉积过程中所述晶圆表面的温度，保证沉积膜层时所述晶圆的表面具有良好的沉积温度范围，继而提升沉积的所述第一膜层的沉积质量。
具体的，所述第一膜层的材质包括氧化硅或者其他适合的介电材料。
具体的，在保证形成的介电层的质量的情况下，形成的所述第一膜层的厚度可以根据实际情况进行选择，这里不再限制。
具体的，于形成所述第一膜层之后，进行构成所述介电层的所述第二膜层的沉积，且在进行所述第二膜层沉积的过程中，改变所述独立氦气冷却模块的压力值以调控所述晶圆表面的温度，以保证沉积所述第二膜层的质量。
作为示例，所述内独立氦气冷却单元中所述第三预设值的范围为4 Torr~7 Torr，所述外独立氦气冷却单元中所述第三预设值的范围为6 Torr~9 Torr。
具体的，在沉积所述第二膜层的过程中，通过将所述独立氦气冷却模块的压力值设置为所述第三预设值，以调控沉积所述第二膜层时，所述晶圆表面的沉积温度，继而保证沉积所述第二膜层的时，所述晶圆表面具有合适的沉积温度，提升沉积膜层的质量。
作为示例，所述第二膜层至少包括一层膜层。
具体的，所述第二膜层的材质包括氧化硅、氮化硅、氮氧化硅中的至少一种，也可以是其他适合的介电材料。
作为示例，所述第一膜层与所述第二膜层的材质相同。本实施例中，所述第一膜层与所述第二膜层的材质均为氧化硅。
作为示例，所述缓冲层的厚度小于所述第一膜层及所述第二膜层的厚度。
具体的，在保证形成的所述介电层的质量的情况下，形成的所述第二膜层的厚度及膜层的层数可以根据实际情况进行选择，这里不再限制。
具体的，于形成所述第二介电层之后，关断偏置功率并停止提供沉积气体，以终止膜层的沉积。
具体的，关断偏置功率之后，取出所述晶圆之前，还包括排出所述膜层沉积腔室中残存的反应气体的步骤。
具体的，排出所述膜层沉积腔室中的残留气体之后，依次进行关断所述静电吸附盘的卡盘电压（ESC OFF）、释放静电吸附盘上的晶圆（RELEASE WAFER）、升起支撑针（LIFT）、退出晶圆（LOAD）及静电中和（PLASMA PURGE）的步骤，然后取出所述晶圆，并将所述晶圆传送至下一工序。
具体的，如图7至图10所示，分别为所述独立氦气冷却模块的压力值为7.5/10.5Torr（所述内独立氦气冷却单元的压力值为7.5 Torr，所述外独立氦气冷却单元的压力值为10.5 Torr，后面该格式表达的意思相同）制作得到的所述晶圆中各区域所述介电层的击穿电压测试图、所述独立氦气冷却模块的压力值为7.5/12 Torr制作得到的所述晶圆中各区域所述介电层的击穿电压测试图、所述独立氦气冷却模块的压力值为7.5/14 Torr制作得到的所述晶圆中各区域所述介电层的击穿电压测试图及图7至图9中各所述晶圆的GOI失效个数统计图表，其中制作所述介电层的过程中，开启所述独立氦气冷却模块的阶段，所述独立氦气冷却模块的压力值不变，且对所述介电层的击穿电压进行测试时，所述介电层的击穿电压低于5.0V，则认定为GOI失效，从图中可以看出，随着所述外独立氦气冷却单元的压力值的增大，GOI失效的数量减少，且当所述外独立氦气冷却单元的压力值为14 Torr时，GOI失效数目最少。
作为示例，在形成所述第一膜层及所述第二膜层的过程中还包括调整沉积过程中的沉积刻蚀比的步骤。
具体的，由于形成所述介电层的工艺条件改变，可能会对沉积的膜层的填充能力产生影响，如图11至图15所示，分别为所述独立氦气冷却模块的压力值为5.9/7 Torr制作得到的所述晶圆的SEM图、所述独立氦气冷却模块的压力值为7.5/12 Torr制作得到的所述晶圆的SEM图、所述独立氦气冷却模块的压力值为7.5/14 Torr制作得到的所述晶圆的SEM图、所述独立氦气冷却模块的压力值为9/14 Torr制作得到的所述晶圆的SEM图及图11至图14中各所述晶圆的GOI失效个数及填充空洞情况统计表，其中，制作所述介电层的过程中，开启所述独立氦气冷却模块的阶段，所述独立氦气冷却模块的压力值不变，从图中可以看出，在相同的沉积条件且仅改变所述独立氦气冷却模块的压力值的情况下，所述独立氦气冷却模块采用5.9/7 Torr的压力值，沉积工艺的填充效果较好，接触孔中无填充空洞，但是所述晶圆中的芯片的所述介电层的失效个数最多，所述独立氦气冷却模块采用7.5/12Torr的压力值，该沉积工艺的膜层填充能力降低，接触孔中产生较小的填充空洞，所述晶圆中的芯片的所述介电层的失效个数也相对降低，所述独立氦气冷却模块采用7.5/14 Torr的压力值，该沉积工艺的膜层填孔能力明显下降，接触孔中产生明显的填充空洞，但所述晶圆中的芯片的所述介电层的失效个数明显下降，所述独立氦气冷却模块采用9/14 Torr的压力值，该沉积工艺的膜层填充能力较差，触孔中产生很大的填充空洞，但所述晶圆中芯片的所述介电层的耐击穿能力明显提升，没有发生介电层失效的现象，故而当所述独立氦气冷却模块的压力值在5.9/7 Torr~9/14 Torr之间变化时，随着所述独立氦气冷却模块的压力值的增大，该沉积工艺形成的膜层的填孔能力变差，填孔后产生空洞逐渐增大，故而可以看出仅增加所述独立氦气冷却模块的压力值，对沉积工艺形成的膜层的填孔能力及成膜质量均有有影响。
具体的，如图16至图20所示，分别为所述独立氦气冷却模块的压力值为5.9/7Torr及沉积刻蚀比为3.35时制作得到的所述晶圆的SEM图、所述独立氦气冷却模块的压力值为9/14 Torr及沉积刻蚀比为3.72时制作得到的所述晶圆的SEM图、所述独立氦气冷却模块的压力值为9/14 Torr及沉积刻蚀比为3.74时制作得到的所述晶圆的SEM图、所述独立氦气冷却模块的压力值为9/14 Torr及沉积刻蚀比为3.36时制作得到的所述晶圆的SEM图及图16至图19中各所述晶圆中GOI失效个数及填充空洞统计表，其中，图中所述介电层的制作是基于图15中最佳的所述独立氦气冷却模块的压力值下制作的介电层性能的进一步调整，制作所述介电层的过程中，开启所述独立氦气冷却模块的阶段，所述独立氦气冷却模块的压力值不变，从图中可以看出，通过调节沉积刻蚀比可以改善沉积工艺的填充效果同时保证所述介电层的GOI，提升所述介电层制作工艺适用范围，即通过调整所述独立氦气冷却模块的压力值及沉积刻蚀比，可以兼顾制作的介电层的耐击穿性能及填孔能力，提升介电层的应用范围。
具体的，如图21所示，为改动制作介电层的其他工艺参数与本发明的介电层的制作方法制作得到的所述介电层完整性统计表，其中除了改变的各工艺参数，其他沉积条件均相同，从图中可以看出改变形成所述介电层过程中的多个沉积工艺，仅有通过增大IHC压力值对形成的所述介电层的GOI有提升，而调整所述晶圆的放置角度，介电层的失效区域也与所述晶圆的旋转同步旋转（结果图未图示）；通过调整膜层沉积过程中的偏置功率，介电层的失效区域分布在晶圆的90°~180°（以晶圆中心至晶圆顶部的径向方向为0°）之间的扇形区域边缘；通过分别调整侧边RF功率、顶部RF功率、减少工艺过程的高能光线、静电吸附盘电压及内部介电层（金属间富硅氧化硅层）厚度，栅介质那个的失效情况均未有改善。
具体的，如图22至图24所示，分别为所述独立氦气冷却模块的压力值为7.5/10Torr制作得到的所述晶圆的电荷分布图、所述独立氦气冷却模块的压力值为7.5/12 Torr制作得到的所述晶圆的电荷分布图及所述独立氦气冷却模块的压力值为7.5/13 Torr制作得到的所述晶圆的电荷分布图，其中，制作所述介电层的过程中，开启所述独立氦气冷却模块的阶段，所述独立氦气冷却模块的压力值不变，从图中可以看出，通过调整制作所述介电层过程中的所述独立氦气冷却模块的压力值，可以影响所述晶圆中的电荷分布，且随着所述独立氦气冷却模块的压力值的增加，所述晶圆边缘量测的电荷数量明显降低，电荷分布缩小并向所述晶圆中心移动，调整所述独立氦气冷却模块的压力值可以有效影响到形成所述介电层的过程对所述晶圆的损伤，提高所述介电层的完整性。
具体的，通过改进制作所述介电层的工艺条件，在启动所述沉积设备之后，稳定所述膜层沉积腔室气压至设置所述偏置功率阶段，将所述独立氦气冷却模块的压力值设置为所述第一预设值，以调控所述晶圆表面的温度，在形成所述第一膜层阶段，将所述独立氦气冷却模块的压力值设置为所述第二预设值，以调控沉积所述第一膜层的过程中的所述晶圆表面的温度，保证形成所述第一膜层的质量，于形成所述第二膜层阶段，将所述独立氦气冷却模块的压力值设置为所述第三预设值，以调控沉积所述第二膜层的过程中的所述晶圆表面的温度，保证形成所述第二膜层的质量，提升所述介电层的GOI。
具体的，通过所述独立氦气冷却模块调控沉积膜层过程中所述晶圆的温度，即分别在进行膜层沉积前、进行膜层沉积过程中及膜层沉积后分别控制调控所述晶圆的温度，使所述晶圆在合适的沉积温度下形成膜层，可以提高形成的膜层的质量，使器件中的所述介电层击穿测试中几乎无GOI失效，提升所述介电层的完整性，提高器件的良率及可靠性。
具体的，通过调整形成所述第一膜层及所述第二膜层过程中的沉积刻蚀比，可以实现提升形成所述介电层的完整性的同时，保证沉积的膜层的填孔能力，扩大所述介电层的适用范围。
本实施例的介电层的制备方法通过改进制作所述介电层的制作工艺，于沉积膜层前的稳定所述膜层沉积腔室气压至设置偏置功率阶段，将所述独立氦气冷却模块的压力值设为所述第一预设值，在形成所述第一膜层阶段，将所述独立氦气冷却模块的压力值设为所述第二预设值，在形成所述第二膜层至关闭偏置功率阶段，将所述独立氦气冷却模块的压力值设为所述第三预设值，提升了所述介电层完整性，提高了器件的良率及可靠性；此外，在形成所述第一膜层及所述第二膜层的过程中，通过调整沉积工艺的沉积刻蚀比，实现提升所述介电层的完整性的同时，保证了形成的所述介电层的填孔能力。
实施例二
本实施例提供一种介电层，所述介电层是采用上述所述的介电层的制作方法制作得到。
具体的，所述介电层位于所述晶圆的上表面，所述介电层包括依次层叠的第一膜层及第二膜层。
具体的，所述介电层还包括预设厚度的缓冲层，所述缓冲层位于所述第一膜层与所述晶圆之间，所述缓冲层与所述栅第一膜层及所述第二膜层的材质相同，且所述缓冲层的厚度小于所述第一膜层及所述第二膜层的厚度。
具体的，通过采用实施例一中所述的介电层的制作方法制作得到的所述介电层，可以提升所述介电层的完整性，减少制作包含有所述介电层的器件的过程中对所述介电层的损伤，提高器件的可靠性及良率。
具体的，通过采用实施例一中所述的介电层的制作方法制作所述介电层，且制作所述第一膜层及所述第二膜层的同时，通过调控沉积刻蚀比，可以提升所述介电层完整性的同时保证形成的所述介电层的填孔能力，提高所述介电层的应用范围。
本实施例的介电层通过采用实施例一中所述的介电层的制作方法制作，提升了介电层的完整性，减少了制作包含所述介电层的器件的过程中对所述介电层的损伤，提高器件的可靠性及良率。
综上所述，本发明的介电层及其制作方法通过改进制作介电层的沉积工艺，于沉积前的稳定膜层沉积腔室气压至设置沉积的偏置功率阶段，将独立氦气冷却模块的压力值设为所述第一预设值，在沉积第一膜层阶段，将独立氦气冷却模块的压力值设为所述第二预设值，在沉积第二膜层阶段，将独立氦气冷却模块的压力值设为所述第三预设值，提升形成的介电层的完整性，减少了制作包含介电层的器件的过程中对介电层的损伤，提高器件的可靠性及良率；此外，沉积第一膜层及第二膜层的过程中调整沉积膜层的沉积刻蚀比，可以保证介电层完整性的同时保证形成的介电层的填孔能力。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种介电层的制作方法，其特征在于，包括以下步骤：
提供至少一待沉积介电层的晶圆，将所述晶圆固定于沉积设备的静电吸附盘上，所述静电吸附盘上设有独立氦气冷却模块，对所述沉积设备依次执行沉积前的设备启动操作，并对膜层沉积腔室进行加热，所述独立氦气冷却模块包括内独立氦气冷却单元及外独立氦气冷却单元；
开启所述独立氦气冷却模块，将所述独立氦气冷却模块的压力值设为第一预设值，并稳定所述膜层沉积腔室的气压，于所述沉积设备上施加预设偏置功率，所述内独立氦气冷却单元中所述第一预设值的范围为4Torr～7Torr，所述外独立氦气冷却单元中所述第一预设值的范围为6Torr～9Torr；
将所述独立氦气冷却模块的压力值设为第二预设值，同时对所述晶圆的显露上表面进行第一膜层的沉积，所述内独立氦气冷却单元中所述第二预设值的范围为9Torr～12Torr，所述外独立氦气冷却单元中所述第二预设值的范围为10Torr～16Torr；
将所述独立氦气冷却模块的压力值设为第三预设值，同时对所述晶圆的显露上表面进行第二膜层的沉积，所述第一膜层与所述第二膜层构成介电层，并于形成所述介电层后关断沉积设备的偏置功率，所述内独立氦气冷却单元中所述第三预设值的范围为4Torr～7Torr，所述外独立氦气冷却单元中所述第三预设值的范围为6Torr～9Torr；
于关断沉积设备的偏置功率后，关闭所述独立氦气冷却模块，取出所述晶圆。
2.根据权利要求1所述的介电层的制作方法，其特征在于：稳定所述膜层沉积腔室气压之后，对所述沉积设备施加预设偏置功率之前，还包括开启反应气源及生长预设厚度的缓冲层的步骤。
3.根据权利要求2所述的介电层的制作方法，其特征在于：所述缓冲层的厚度小于所述第一膜层及所述第二膜层的厚度。
4.根据权利要求1所述的介电层的制作方法，其特征在于：所述第二膜层包括至少一层膜层。
5.根据权利要求1所述的介电层的制作方法，其特征在于：在形成所述第一膜层及所述第二膜层的过程中还包括调整沉积过程中的沉积刻蚀比的步骤。
6.一种介电层，其特征在于，所述介电层是采用如权利要求1～5任意一项所述的介电层的制作方法制作得到。
CN202311435064.XA 2023-11-01 2023-11-01 一种介电层及其制作方法 Active CN117153672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311435064.XA CN117153672B (zh) 2023-11-01 2023-11-01 一种介电层及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311435064.XA CN117153672B (zh) 2023-11-01 2023-11-01 一种介电层及其制作方法

Publications (2)

Publication Number Publication Date
CN117153672A CN117153672A (zh) 2023-12-01
CN117153672B true CN117153672B (zh) 2024-01-26

Family

ID=88912514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311435064.XA Active CN117153672B (zh) 2023-11-01 2023-11-01 一种介电层及其制作方法

Country Status (1)

Country Link
CN (1) CN117153672B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279865A (en) * 1991-06-28 1994-01-18 Digital Equipment Corporation High throughput interlevel dielectric gap filling process
US6346476B1 (en) * 1999-09-27 2002-02-12 Taiwan Semiconductor Manufacturing Company Method for enhancing line-to-line capacitance uniformity of plasma enhanced chemical vapor deposited (PECVD) inter-metal dielectric (IMD) layers
JP2004183071A (ja) * 2002-12-05 2004-07-02 Tokyo Electron Ltd プラズマ成膜方法及びプラズマ成膜装置
CN1832125A (zh) * 2005-02-24 2006-09-13 台湾积体电路制造股份有限公司 形成高密度电浆化学气相沉积的前金属介电层的方法
TW201526105A (zh) * 2013-11-25 2015-07-01 Lam Res Corp 用於低溫原子層沉積膜之腔室底塗層準備方法
TW202114097A (zh) * 2019-09-25 2021-04-01 大陸商中微半導體設備（上海）股份有限公司 一種利用原子層沉積製程對靜電吸盤進行處理的方法及其製品，以及電漿處理裝置運行方法
CN113964080A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN114402417A (zh) * 2019-09-20 2022-04-26 应用材料公司 沉积介电材料的方法与设备
CN115148653A (zh) * 2021-03-30 2022-10-04 中微半导体设备(上海)股份有限公司 一种静电吸盘及等离子体反应装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279865A (en) * 1991-06-28 1994-01-18 Digital Equipment Corporation High throughput interlevel dielectric gap filling process
US6346476B1 (en) * 1999-09-27 2002-02-12 Taiwan Semiconductor Manufacturing Company Method for enhancing line-to-line capacitance uniformity of plasma enhanced chemical vapor deposited (PECVD) inter-metal dielectric (IMD) layers
JP2004183071A (ja) * 2002-12-05 2004-07-02 Tokyo Electron Ltd プラズマ成膜方法及びプラズマ成膜装置
CN1832125A (zh) * 2005-02-24 2006-09-13 台湾积体电路制造股份有限公司 形成高密度电浆化学气相沉积的前金属介电层的方法
TW201526105A (zh) * 2013-11-25 2015-07-01 Lam Res Corp 用於低溫原子層沉積膜之腔室底塗層準備方法
CN114402417A (zh) * 2019-09-20 2022-04-26 应用材料公司 沉积介电材料的方法与设备
TW202114097A (zh) * 2019-09-25 2021-04-01 大陸商中微半導體設備（上海）股份有限公司 一種利用原子層沉積製程對靜電吸盤進行處理的方法及其製品，以及電漿處理裝置運行方法
CN113964080A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN115148653A (zh) * 2021-03-30 2022-10-04 中微半导体设备(上海)股份有限公司 一种静电吸盘及等离子体反应装置

Also Published As

Publication number Publication date
CN117153672A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US9184074B2 (en) Apparatus and methods for edge ring implementation for substrate processing
US20130065399A1 (en) Plasma processing method
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
US20130137274A1 (en) Substrate processing method
JP2007027777A (ja) 電子デバイス材料の製造方法
US11289308B2 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
US11043391B2 (en) Etching method and etching processing apparatus
US7354525B2 (en) Specimen surface processing apparatus and surface processing method
US7858155B2 (en) Plasma processing method and plasma processing apparatus
US20190284697A1 (en) Deposition apparatus and deposition method
US10950444B2 (en) Metal hard mask layers for processing of microelectronic workpieces
US20040222190A1 (en) Plasma processing method
KR20140116811A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP2011530170A (ja) チャンバのプラズマ洗浄プロセス方法
CN117153672B (zh) 一种介电层及其制作方法
JP4060941B2 (ja) プラズマ処理方法
CN108511389B (zh) 半导体制造方法和等离子体处理装置
CN109300781B (zh) Ono膜层的制造方法
US8263495B2 (en) Release accumulative charges by tuning ESC voltages in via-etchers
US20040261714A1 (en) Plasma processing apparatus
JP2015056499A (ja) 基板処理方法及び基板処理装置
JPH02110925A (ja) 真空処理装置
US20230307217A1 (en) Operation method of etching apparatus and method of manufacturing semiconductor device using the same
JP2008227506A (ja) 基板処理方法
TW201201273A (en) Release accumulative charges by tuning ESC voltages in via-etchers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant