JP3284731B2 - 配線評価装置およびその使用方法 - Google Patents

配線評価装置およびその使用方法

Info

Publication number
JP3284731B2
JP3284731B2 JP02793494A JP2793494A JP3284731B2 JP 3284731 B2 JP3284731 B2 JP 3284731B2 JP 02793494 A JP02793494 A JP 02793494A JP 2793494 A JP2793494 A JP 2793494A JP 3284731 B2 JP3284731 B2 JP 3284731B2
Authority
JP
Japan
Prior art keywords
wiring
temperature
layer
melting point
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02793494A
Other languages
English (en)
Other versions
JPH07235577A (ja
Inventor
浩一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP02793494A priority Critical patent/JP3284731B2/ja
Publication of JPH07235577A publication Critical patent/JPH07235577A/ja
Application granted granted Critical
Publication of JP3284731B2 publication Critical patent/JP3284731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線評価装置およびそ
の使用方法に関し、特に、多層の配線の構造を持つ半導
体デバイスのエレクトロマイグレーション耐性評価を行
い、半導体製品の設計基準を定める配線評価装置および
その使用方法に関するものである。
【0002】
【従来の技術】従来、表面が絶縁層で覆われた半導体基
板の上層に形成される配線層と層間絶縁膜とを有する多
層配線構造を持つ半導体デバイスの配線エレクトロマイ
グレーション耐性の評価は、半導体基板あるいは評価対
象とする配線の近傍の絶縁膜に温度測定用素子を設け、
その配線温度を測定して、評価対象とする配線のエレク
トロマイグレーション耐性を評価することが提案されて
いる(例:特開平2−90646号公報)。
【0003】以下に従来の配線評価装置およびその方法
について説明する。図6は従来の配線評価装置の断面図
である。図6に示すように、p型シリコン基板1の上に
気相成長法で形成されたn層2がある。その内部に熱拡
散で形成されたp層3がある。シリコン基板1表面には
二つの開口部をもつフィールド酸化膜4が形成されてい
る。その開口部には、コンタクトのn+層5およびp+
6と、ダイオード電極7,8が設けられている。フィー
ルド酸化膜4の表面には第1のアルミニウム(Al)配
線9が、さらに層間絶縁膜10の表面に第2のAl配線
11が形成され、最後にチップ表面を覆うパッシベーシ
ョン膜12が形成されている。
【0004】上記配線評価装置の使用方法は、エレクト
ロマイグレーション耐性評価しようとする対象の第1の
Al配線9および第2のAl配線11の電流印加時の配
線温度を、n層2とp層3のpn接合部の順方向電圧降
下Vpの温度係数を利用して測定し、第1のAl配線9
および第2のAl配線11のエレクトロマイグレーショ
ン耐性評価を行い、それによって半導体製品の設計基準
を定めていた。
【0005】図7は従来の配線評価装置の別の断面図で
ある。図7に示すように、p型シリコン基板11の上の
フィールド酸化膜12の表面に第1のAl配線13が設
けられている。また層間絶縁膜14の表面には第2のA
l配線15が形成されている。シリコン基板11表面を
覆うパッシベーション膜16が形成されている。パッシ
ベーション膜16の表面には薄膜抵抗層17が形成され
ており、その両端が抵抗電極層18,19によって接続
されている。
【0006】上記配線評価装置の使用方法は、パッシベ
ーション膜16の表面に両端が抵抗電極層18,19と
接続された薄膜抵抗層17が設けられているので、薄膜
抵抗層17の抵抗値を利用して、エレクトロマイグレー
ション耐性評価を行う対象の第1のAl配線13および
第2のAl配線15の電流印加時の配線温度を測定し、
第1のAl配線13および第2のAl配線15のエレク
トロマイグレーション耐性評価を行う。
【0007】
【発明が解決しようとする課題】一般に、高電流密度に
よる信頼性評価の場合には、評価される配線から発生す
るジュール発熱による温度上昇がいちじるしくなり、比
較的融点の低い配線では結晶体が変化し、温度依存抵抗
係数および配線抵抗値を利用した配線温度の特定値と、
実際の配線温度に誤差が生じることが特開昭63−51
654号公報の図3に示されている。このため、従来の
配線温度測定による配線寿命予測の信頼性になお改善の
余地が残されており、適切な半導体製品の設計基準を定
めるのに支障をきたすおそれがあった。
【0008】また、上述した従来の半導体評価装置の場
合は、評価対象となる配線自体の温度測定を行っている
ので、あくまで近傍の温度を測定している。このため、
温度測定素子の測定誤差を考慮すれば、測定によって得
られる温度の値の精度は、高信頼を要求される半導体製
品の設計基準を定めるために十分とは言えないものであ
った。
【0009】本発明の目的は、多層配線構造を有した半
導体装置の電流印加時の配線温度を、高精度で特定し、
確度のよいエレクトロマイグレーション耐性評価がで
き、高信頼を要求される半導体製品の設計基準を定める
ための配線評価装置とその使用方法を提供することにあ
る。
【0010】
【課題を解決するための手段】上記課題を解決するため
に本発明の配線評価装置は、絶縁層を形成させた半導体
基板の上部に、配線層と層間絶縁膜とを順次形成させた
多層配線に、前記配線と同層で同形状の高融点配線と、
前記配線と前記高融点配線から等距離で、前記半導体基
板あるいは前記層間絶縁膜上に温度測定用素子を有す
る。
【0011】上記課題を解決するために本発明の配線評
価装置の使用方法は、絶縁層を形成させた半導体基板の
上部に、配線層と層間絶縁膜とを順次形成させた多層配
線に、前記配線と同層で同形状の高融点配線と、前記配
線と前記高融点配線から等距離で、前記半導体基板ある
いは前記層間絶縁膜に温度測定用素子を有し、前記高融
点配線のみに電流を印加したときの前記高融点配線の温
度と、このときの前記温度測定素子の感応度の関係を測
定し、前記配線のみに電流を印加したときの前記配線の
温度を特定している。
【0012】
【作用】本発明の配線評価装置およびその使用方法によ
れば、高融点配線のみに電流印加したときの温度測定素
子の感応度と、評価対象配線のみに電流印加したときの
温度測定素子の感応度が同じであれば、このときの高融
点配線と評価対象配線の温度が同じとなる。高融点配線
のみに電流を印加したときの高融点配線温度と、このと
きの温度測定素子の感応度のモニタ結果があれば、評価
対象配線のみの電流印加時の評価対象配線温度が、高融
点配線温度と温度測定素子の感応度のモニタ結果と比較
して特定することができる。
【0013】特に、高電流印加時において、高融点配線
の結晶体は安定であり、温度依存抵抗係数および配線抵
抗値を利用して高精度で高融点配線温度が特定できるた
め、高電流印加により結晶体が不安定な評価対象となる
配線の温度を特定することが可能となる。また、温度測
定素子は評価対象とする配線の近傍に設置する必要がな
くなる。このとき温度測定用素子は、評価対象配線と高
融点配線とから等距離に設置すればよい。これによって
温度測定用素子と評価対象とする配線との間の距離によ
って生じる配線温度測定誤差は非常に小さくおさえられ
る。
【0014】したがって、多層配線構造を有する半導体
装置に使用される評価対象配線の温度を、より高精度で
特定ができ、より高信頼な多層配線構造を有する半導体
装置のより高信頼なエレクトロマイグレーション耐性評
価を行うことができる。
【0015】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
【0016】図1は本発明の第1の実施例における配線
評価装置およびその使用方法を説明するための模式図
(平面図)である。図2は図1のA−A’断面図であ
る。図3は、図1のB−B’断面図である。以下本発明
の第1の実施例について図面を参照しながら説明する。
【0017】p型シリコン基板31の上に気相成長法で
n層32が形成されている。その中にp層22が設けら
れている。またシリコン基板31の表面に設けられたフ
ィールド酸化膜33には二つの開口部が形成されてい
る。n+層21およびp+層23のそれぞれには、コンタ
クト孔を通して、ダイオード電極24および同25が設
けられている。
【0018】フィールド酸化膜33の表面には第1のA
l配線26および第1のタングステン(W)配線27が
形成されている。また、層間絶縁膜34の表面には第2
のAl配線28および第2のW配線29が形成されてい
る。それらの上にチップ表面を覆うパッシベーション膜
35が設けられている。
【0019】上記配線評価装置の使用方法について説明
する。まず、第1のW配線27のみに電流印加を行い、
配線抵抗と温度依存抵抗係数とから、第1のW配線27
の配線温度を求める。このときの、n層32とp層22
よりなるダイオードのpn接合部の順方向電圧降下Vp
値をモニタする。次に、第1のW配線27のみの電流印
加量を変化させ、第1のW配線27の配線温度と前記p
n接合部の順方向電圧降下Vp値のモニタ結果を測定す
る。次に、第1のAl配線26のみに電流印加を行う。
このとき、pn接合部の順方向電圧降下Vp値を読み取
る。次に第1のW配線27の配線温度とpn接合部の順
方向電圧降下Vp値のモニタ結果とを比較して、第1の
Al配線26の配線温度を特定する。第2のAl配線2
8の配線温度についても、第1のAl配線26の配線温
度の特定と同様に行う。すなわち、第2のW配線29の
配線温度と前記pn接合部の順方向電圧降下Vp値のモ
ニタ結果を利用して求める。
【0020】このようにして得られた第1のAl配線2
6および第2のAl配線28の電流印加量と配線温度か
ら、第1のAl配線26および第2のAl配線28のエ
レクトロマイグレーション耐性の評価を行い半導体製品
の設計基準を求める。
【0021】図4は本発明の第2の実施例における配線
評価装置およびその使用方法を説明するための模式図
(平面図)である。図5は図1のC−C’断面図であ
る。以下本発明の第2の実施例について図面を参照しな
がら説明する。
【0022】p型シリコン基板51の上のフィールド酸
化膜52の表面に第1のAl配線41および第1のW配
線42が形成されている。その上に、層間絶縁膜53が
形成され、その表面に第2のAl配線43および第2の
W配線44が形成されている。さらにその表面を覆うパ
ッシベーション膜54が形成され、パッシベーション膜
54の表面に両端が抵抗電極層46,47と接続された
薄膜抵抗層45が形成されている。
【0023】上記配線評価装置の使用方法は、まず、第
1のW配線42のみに電流印加を行い、配線抵抗と温度
依存抵抗係数を利用して、第1のW配線42の配線温度
を求める。このとき、薄膜抵抗層45の抵抗値をモニタ
する。次に、第1のW配線42のみの電流印加量を変化
させ、第1のW配線42の配線温度と薄膜抵抗層45の
抵抗値のモニタ結果を得る。次に、第1のAl配線41
のみに電流印加を行う。このとき、前記薄膜抵抗層45
の抵抗値を読み取り、第1のW配線42の配線温度と前
記薄膜抵抗層45の抵抗値のモニタ結果と比較して、第
1のAl配線41の配線温度を特定する。
【0024】第2のAl配線43の配線温度について
も、第1のAl配線41の配線温度の特定と同様にし
て、第2のW配線44の配線温度と薄膜抵抗層45の抵
抗値のモニタ結果を利用して求める。
【0025】このようにして得られた第1のAl配線4
1および第2のAl配線43の電流印加量と配線温度か
ら、第1のAl配線41および第2のAl配線43のエ
レクトロマイグレーション耐性評価を行い半導体製品の
設計基準を求める。
【0026】
【発明の効果】本発明は、評価対象配線の温度が高電流
印加の高融点配線温度と温度測定用素子の感応度の関係
を利用して特定することができ、評価対象配線の温度測
定が従来よりも正確に行うことができる。このため、評
価用半導体装置により得られたデータに基づき、高信頼
を要求される半導体製品の寿命予測を、より高精度で実
施できるという効果がある。
【図面の簡単な説明】
【図1】本発明による第1の実施例を説明するための模
式図
【図2】図1のA−A’断面図
【図3】図1のB−B’断面図
【図4】本発明による第2の実施例を説明するための模
式図
【図5】図4のC−C’断面図
【図6】本発明による第1の従来例を説明するための断
面図
【図7】本発明による第2の従来例を説明するための断
面図
【符号の説明】
21 n+層 22 p層 23 p+層 24,25 ダイオード電極 26 第1のAl配線 27 第1のW配線 28 第2のAl配線 29 第2のW配線 31 p型シリコン基板 32 n層 33 フィールド酸化膜 34 層間絶縁膜 35 パッシベーション膜 41 第1のAl配線 42 第1のW配線 43 第2のAl配線 44 第2のW配線 45 薄膜抵抗層 46,47 抵抗電極層 51 p型シリコン基板 52 フィールド酸化膜 53 層間絶縁膜 54 パッシベーション膜
フロントページの続き (56)参考文献 特開 平2−90646(JP,A) 特開 平2−112254(JP,A) 特開 昭63−190353(JP,A) 特開 平5−67664(JP,A) 特開 昭63−51654(JP,A) 特開 昭60−66442(JP,A) 特開 平3−211855(JP,A) 特開 平4−154142(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁層を形成させた半導体基板の上部
    に、配線層と層間絶縁膜とを順次形成させた多層配線
    に、前記配線と同層で同形状の高融点配線と、前記配線
    と前記高融点配線から等距離で、前記半導体基板あるい
    は前記層間絶縁膜上に温度測定用素子を有することを特
    徴とする配線評価装置。
  2. 【請求項2】 絶縁層を形成させた半導体基板の上部
    に、配線層と層間絶縁膜とを順次形成させた多層配線
    に、前記配線と同層で同形状の高融点配線と、前記配線
    と前記高融点配線から等距離で、前記半導体基板あるい
    は前記層間絶縁膜に温度測定用素子を有し、前記高融点
    配線のみに電流を印加したときの前記高融点配線の温度
    と、このときの前記温度測定素子の感応度の関係を測定
    し、前記配線のみに電流を印加したときの前記配線の温
    度を特定することを特徴とする配線評価装置の使用方
    法。
JP02793494A 1994-02-25 1994-02-25 配線評価装置およびその使用方法 Expired - Fee Related JP3284731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02793494A JP3284731B2 (ja) 1994-02-25 1994-02-25 配線評価装置およびその使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02793494A JP3284731B2 (ja) 1994-02-25 1994-02-25 配線評価装置およびその使用方法

Publications (2)

Publication Number Publication Date
JPH07235577A JPH07235577A (ja) 1995-09-05
JP3284731B2 true JP3284731B2 (ja) 2002-05-20

Family

ID=12234732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02793494A Expired - Fee Related JP3284731B2 (ja) 1994-02-25 1994-02-25 配線評価装置およびその使用方法

Country Status (1)

Country Link
JP (1) JP3284731B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541717B2 (ja) 2004-02-09 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置及びその製造方法
CN101142668A (zh) 2005-03-16 2008-03-12 富士通株式会社 半导体装置及其制造方法
KR102224850B1 (ko) 2013-10-07 2021-03-08 삼성전자주식회사 온도측정용 전극을 구비하는 반도체 소자

Also Published As

Publication number Publication date
JPH07235577A (ja) 1995-09-05

Similar Documents

Publication Publication Date Title
US6320201B1 (en) Semiconductor reliability test chip
US6508585B2 (en) Differential scanning calorimeter
US6928380B2 (en) Thermal measurements of electronic devices during operation
JP5736226B2 (ja) パワー半導体の温度を決定するための方法
US8323991B2 (en) Method for detecting stress migration properties
US5846848A (en) Polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures with improved sensitivity
US6118166A (en) Thin-film microstructure sensor having a temperature-sensitive resistor to provide a large TCR with little variation
JP3284731B2 (ja) 配線評価装置およびその使用方法
US6147361A (en) Polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures with improved sensitivity
JP3741885B2 (ja) 半導体素子の金属配線パッケージレベルテストパターン及びテスト方法
US8294247B2 (en) High-power device having thermocouple embedded therein and method for manufacturing the same
US6784000B2 (en) Method for measurement of electromigration in semiconductor integrated circuits
JPH11118616A (ja) 温度センサ、測温機能付き半導体ウエハ、および熱電対センサを形成する方法
JPH0290646A (ja) 試験用半導体素子
EP1215484A2 (en) Differential scanning calorimeter
JPH10335739A (ja) 発光素子モジュールおよび発光素子の温度制御方法
JPH11126807A (ja) 半導体集積回路の検査方法
KR100331843B1 (ko) 반도체 소자의 금속 배선 테스트 패턴
JP2002100659A (ja) 配線の信頼性測定方法、半導体装置の製造方法及び半導体製造システム
US20060091383A1 (en) Semiconductor structure and testing method thereof
Kollar 3/spl times/3 heat-flux sensor array for the thermal measurement of IC packages
JP2001135694A (ja) 半導体装置および半導体装置の試験方法
JPH0864651A (ja) 微細配線の温度測定方法及び装置
JPH06160199A (ja) 加熱温度測定方法
JPH03211855A (ja) コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees