CN1959964A - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN1959964A
CN1959964A CNA2006101099255A CN200610109925A CN1959964A CN 1959964 A CN1959964 A CN 1959964A CN A2006101099255 A CNA2006101099255 A CN A2006101099255A CN 200610109925 A CN200610109925 A CN 200610109925A CN 1959964 A CN1959964 A CN 1959964A
Authority
CN
China
Prior art keywords
peristome
dielectric layer
electrode
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101099255A
Other languages
English (en)
Inventor
山西良树
原田宗生
北野高弘
川口达三
广田良浩
山田欣司
篠田智隆
奥村胜弥
河野秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Tokyo Electron Ltd
Octec Inc
Original Assignee
Ibiden Co Ltd
Tokyo Electron Ltd
Octec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd, Tokyo Electron Ltd, Octec Inc filed Critical Ibiden Co Ltd
Publication of CN1959964A publication Critical patent/CN1959964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种高质量的电容器及其制造方法。电容器(10)包括：形成在氧化膜(12)上的下部电极(13a)；形成在下部电极(13a)上的电介质层(14)；间隔电介质层(14)而与下部电极(13a)相对形成的上部电极(15a)；以及覆盖上部电极(15a)并覆盖上部电极(15a)的开口部(62v)和电介质层(14)的开口部(61v)的上部电极(15b)。通过在电介质层(14)上形成上部电极(15a)，可将该上部电极作为掩模来对电介质层(14)进行图案化，从而抑制杂质向电介质层(14)内扩散，另外，可以通过上部电极(15b)来防止电介质层(14)暴露在蚀刻液、显影液等中的情况，从而能够提供具有高质量的电介质层(14)的电容器(10)。

Description

电容器及其制造方法
技术领域
本发明涉及电容器及其制造方法。
背景技术
以往，为了抑制在电子电路中产生的噪声等以使半导体集成电路装置等稳定工作，将电容器连接在半导体集成电路元件的电极端子和接地端子之间。另外，例如在日本专利文献特开2005-123250号公报中所记载的，还开发有下述技术：在转接板(interposer)内形成这种电容器，所述转接板被用作形成半导体芯片和布线基板之间的、或半导体芯片层间的连接布线的转接用基板。
在日本专利文献特开2005-123250号公报所公开的技术中，在对电介质层进行图案化之后，在电介质层的上表面上形成上部电极，从而形成电容器。因此，当对电介质层进行图案化时，由于在电介质层上形成光刻胶图案(photoresist pattern)，所以光刻胶中包含的杂质会扩散到电介质层中，从而引起电介质层的质量恶化。另外，当去除光刻胶时，电介质层整体会暴露在蚀刻液中，因此会产生电介质层的表面变得粗糙等问题。
基于上述原因，在日本专利文献特开2005-123250号公报所公开的技术中存在有电介质层的质量恶化、发生漏电、介电损失增加、静电容量下降、经年老化加快等所制造的电容器的质量下降的问题。
发明内容
本发明是鉴于上述实际情况而作出的，其目的在于提供一种高质量的电容器及其制造方法。
为了达到上述目的，本发明第一观点的电容器的特征在于，包括：基板；形成在所述基板的一个主面上的下部电极；形成在所述下部电极上、并具有开口部的电介质层；以及形成在所述电介质层上并与所述下部电极相对的上部电极。其中，所述上部电极包括：形成在所述电介质层上、并具有与所述电介质层的所述开口部对应的开口部的第一层；和形成在该第一层、该第一层的该开口部以及所述电介质层的所述开口部上的第二层。
为了达到上述目的，本发明第二观点所述的电容器制造方法的特征在于，包括下述工序：在基板上形成下部电极的下部电极形成工序；在所述下部电极上形成电介质层的电介质层形成工序；在所述电介质层上形成上部电极的第一层的第一层形成工序；在所述第一层上形成开口部的开口部形成工序；通过所述第一层的开口部，在所述电介质层上形成开口部的电介质层开口部形成工序；以及在所述上部电极的第一层、所述第一层的开口部以及所述电介质层的所述开口部上形成所述上部电极的第二层的第二层形成工序。
附图说明
图1示出的是具有本发明实施方式的电容器的转接板的结构示例的截面图；
图2是用于说明图1所示转接板的功能的图；
图3是图1所示的转接板、电路基板以及半导体封装的各个电极的位置关系示意图；
图4A～图4I是本发明实施方式的电容器的制造方法的示意图。
具体实施方式
参照附图说明本发明实施方式的电容器及其制造方法。在本实施方式中，特别以在转接板内形成电容器的情况为例来进行说明。
例如如图1所示，本发明实施方式的电容器10形成在转接板30内。如图2示意性所示，转接板30被配置在半导体封装(芯片)50和电路基板40之间。转接板30是下述装置：分别通过连接导体Iv、Ig、Is而将半导体封装50的电源端子Tv、接地端子Tg、多个信号端子Ts连接在电路基板40的电源线Lv、接地线Lg、多个信号线Ls上，并在半导体封装50的电源端子Tv和接地端子Tg之间连接用于降低电源噪声的电容器C(电容器10)。
如图3以平面图示意性所示，半导体封装50的各个连接端子、转接板30的上下的各个连接端子、以及电路基板40的各个布线的连接触点相对配置在相同的位置上。它们在水平方向上进行对位来叠放，由此通过转接板30来连接半导体封装50的各个连接端子和电路基板40的对应的连接触点。另外，在电路基板40和转接板30之间的空隙、以及转接板30和半导体封装50之间的空隙中适当填充了树脂等填充材料。
下面，说明电容器10以及具有该电容器10的转接板30的结构。
图1示出了转接板30的截面结构，相当于图3所示的平面图的I-I线截面。如图所示，转接板30包括：电容器10、引出用电极层13b、金属膜16v、16g、绝缘膜17、电极触点18g、18v、金属层19g、19v、凸点(bump)20g、20v、绝缘层21、金属层22g、22v、电极触点23g、23v。电容器10由基板11、氧化膜12、下部(下层)电极13a、电介质层14、上部电极15a～15d构成。
基板11例如由单晶硅构成。基板11例如具有50μm左右的厚度，支撑整个该转接板10。
氧化膜12形成在基板11的整个上主面上，使基板11和下部电极13a、引出用电极层13b之间绝缘。绝缘膜12例如由形成在基板11的整个上主面上的、厚度为100nm～300nm左右的硅氧化膜(SiO2)构成。另外，氧化膜12不限于硅氧化膜，而是可以用任何绝缘材料。
下部电极13a由金属等导电体形成，具体地说例如由铂(Pt)等形成。并且，下部电极13a在氧化膜12上的电容器C的形成区域和接地连接用导体Ig的形成区域上形成，作为该电容器C的下部电极来发挥功能，并与接地用电极触点23g电连接。
引出用电极层13b由金属等导电体形成，具体地说例如由铂(Pt)等形成。并且，引出用电极层13b在氧化膜12上的电源连接用导体Iv的形成区域上形成，并与下部电极13a绝缘。引出用电极层13b具有下述功能：其通过上部电极15a的开口部62v以及电介质层14的开口部61v与上部电极15b相连，从而将电容器C的上部电极连接到电源电压用电极触点23v上。
电介质层14由常温下具有高相对介电常数的电介质、例如钛酸钡(BaTiO3)构成，作为用于增大电容器的容量的电介质层来发挥功能。电介质层14的厚度被形成为能够确保形成的电容器具有期望的容量和必要的耐压，例如被形成为250nm。另外，电介质层14在对应连接用导体Iv、Ig的区域中分别具有开口部61g和61v。
上部电极15a～15d由与电介质层14的紧贴性良好的导电体等形成，例如由镍(Ni)、钨(W)、铝(Al)等形成。另外，上部电极15a～15d的厚度例如为100nm。
上部电极15a形成在电介质层14上的电容器的形成区域中，与下部电极13a相对，并在贯穿电极形成区域中具有开口部62v。上部电极15b覆盖在上部电极15a上，并覆盖上部电极15a的开口部62v和电介质层14的开口部61v的整个内壁。另外，上部电极15b与引出用电极层13b连接。上部电极15a和15b与电源电极电连接，并与连接在接地电极上的下部电极13a、以及形成在上部电极15a、15b和下部电极13a之间的电介质层14共同构成电容器。
上部电极15c形成在电介质层14上的接地用连接导体Ig的形成区域中，并具有与电介质层14的贯穿孔61g连通的开口部62g。上部电极15d覆盖上部电极15c，并覆盖上部电极15c的开口部62g和电介质层14的开口部61g的整个内壁。另外，上部电极15d与下部电极13a连接。
如后所述，由于在形成电介质层14时，上部电极15a和15c起屏障和掩模的作用，因此能够形成高质量的电介质层14。另外，上部电极15b和15d分别覆盖开口部61v、62v、61g、62g的整个内壁，如后面详细叙述的那样，当形成绝缘层17时，可防止电介质层14因有机溶剂和光刻工序而变得粗糙。
金属膜16v、16g由导电体、例如镍(Ni)形成。金属膜16v覆盖以覆盖电介质层14的开口部61v和上部电极15a的开口部62v的方式而形成的上部电极15b、绝缘膜17的开口部63v、以及开口部63v附近的绝缘膜17的上表面。同样地，金属膜16g也同样覆盖上部电极15d、开口部63g、以及开口部63g附近的绝缘膜17的上表面。
绝缘膜17由感光型绝缘膜构成，并被形成在上部电极15b、15d上。另外，绝缘膜17在对应开口部61v、61g以及开口部62v、62g的区域上分别具有开口部63v、63g，并且在开口部的内壁上分别形成有金属膜16v、16g。
电极触点18v由导电体形成，例如由镍形成。电极触点18v通过金属膜16v来填充开口部61v、62v、63v，并覆盖形成在绝缘膜17的上表面上的金属膜16v。另外，电极触点18v作为电源电极一侧的电极触点而发挥作用。在电极触点18v上形成有例如由金(Au)形成的金属层19v。金属层19v用于保护电极触点18v免受腐蚀。另外，在金属层19v上形成有由焊锡层形成的凸点20v。
和电极触点18v相同，电极触点18g也由导电体形成，例如由镍形成。电极触点18g通过金属膜16g来填充开口部61g、62g、63g，并覆盖形成在绝缘膜17的上表面上的金属膜16g。电极触点18g作为接地电极一侧的电极触点而发挥作用。另外，在电极触点18g上形成有例如由金(Au)形成的金属层19g。并且，在金属层19g上形成有由焊锡层形成的凸点20g。
在前述基板11的连接用导体形成区域中分别形成有起接触孔(contacthole)作用的开口67v、67g。
绝缘层21用于使金属层22v、22g和基板11绝缘，并被形成在基板11的下主面以及开口部67v、67g的内壁上。绝缘层21由绝缘体、例如聚酰亚胺构成。
金属层22v、22g由导电体、例如镍(Ni)形成。金属层22v覆盖形成在基板11的开口部67v上的绝缘层21，金属层22g覆盖形成在开口部67g上的绝缘层21。
电极触点23v、23g由电阻值低的金属、例如铜等构成，并分别填充开口部67v、67g。电极触点23v和23g分别与形成于半导体封装50中的电源端子Tv、接地端子Tg连接。
这样，通过具有后面详细叙述的由两层构成的上部电极15a～15d，能够防止抗蚀图中包含的杂质扩散到电介质层14内，或能防止因照相平版印刷工序中的显影液或有机溶剂等使电介质层14的表面变得粗糙，因此本实施方式的电容器10具有没有劣化的电介质层14。从而能够提供高质量的电容器10。
下面，参照附图说明具有上述结构的电容器10的制造方法。下面记载的制造方法仅为一个示例，只要能够得到相同的结果即可，而不限于此。
图4A是形成电容器的基板的截面图。基板11例如使用50μm厚的单晶硅基板。在洗净并除去附着在基板11的表面上的灰尘等污秽之后，通过热氧化法对基板11的表面进行氧化，如图4A所示，形成例如具有100nm～300nm的厚度的氧化膜12。
图4B是在形成下部电极的过程中的基板的截面图。在氧化膜12上的不形成下部电极13a和引出用电极层13b的区域中，通过照相平板印刷等形成抗蚀图81。接着，在抗蚀图81和氧化膜12的上表面上，通过溅射沉积比较薄的、例如30nm左右的铂(Pt)，从而形成铂层71。
图4C是形成有下部电极的基板的截面图。用蚀刻液除去抗蚀图81。由此，如图4C所示，还除去了抗蚀图81上的铂层71。即，通过剥离(liftoff)法而在氧化膜12上形成下部电极13a和引出用电极层13b。
图4D是形成有作为电介质层的钛酸钡层和作为上部电极的导体层的基板的截面图。通过旋转涂布法等在氧化膜12、下部电极13a和引出用电极层13b上涂敷钛酸钡液，然后例如在250℃下进行预烧固。接着，例如在750℃下烧固60分钟，从而形成厚度为250μm左右的钛酸钡层72。
然后，通过溅射在电介质层14上沉积例如厚度为100nm左右的镍，从而形成第一镍层74。接着，如图4D所示，通过照相平版印刷等在第一镍层74上形成在电源用连接导体Iv和接地用连接导体Ig的形成区域上具有开口的抗蚀图82。
图4E是在作为上部电极的导体层上形成有开口部的基板的截面图。如图4E所示，将抗蚀图82作为掩模，用蚀刻液进行蚀刻以除去与第一镍层74的电极触点18v和18g对应的区域。该蚀刻液优选为仅蚀刻第一镍层74、而不蚀刻钛酸钡层72的蚀刻液。例如使用三氯化铁(FeCl3)溶液。由此来形成开口部62v和62g。
图4F是形成有电介质层及其开口部的基板的截面图。除去图4E的抗蚀图82。将第一镍层74作为掩模，例如使用稀释氢氟酸(HF)来蚀刻除去通过开口部而露出的钛酸钡层72。由此如图4F所示，电介体层14的开口部61v和61g相对于开口部62v、62g自对准(self-aligned)地形成。
通过将第一镍层74用作掩模而无需在钛酸钡层72上进一步形成抗蚀图，从而不会增加工序。并且，能够防止例如抗蚀图中包含的杂质扩散到钛酸钡层72中、或者因显影液等而使表面变得粗糙等在电介质层14中产生的不良。在该工序中，也可以在蚀刻钛酸钡层72之后除去抗蚀图82。
在这里，当蚀刻钛酸钡层72时，下部电极13a和引出用电极层13b起蚀刻阻止层的作用。如图1所示，金属层22v和上部电极15b通过引出用电极层13b而电连接。因此，也可以没有引出用电极层13b。也可以在转接板30的布线方面进行研究，以形成电极触点23v、23g与上部电极15b连接、而上部电极15d与下部电极13a不连接的电路结构。
图4G是形成有第二导体层的基板的截面图。通过溅射，以覆盖在第一镍层74以及接触孔(开口部61v、61g、62v、62g)的整个内壁上的方式沉积例如100nm左右厚的镍，从而如图4G所示形成第二镍层75。
图4H是形成有电容器的基板的截面图。通过照相平版印刷等在第二镍层75上形成抗蚀图之后，将抗蚀图作为掩模，用氯化铁溶液等进行蚀刻来形成开口部69和开口部70。由此如图4H所示，形成上部电极15a和15b、上部电极(上部布线)15c和15d。
通过灰化(ashing)等除去抗蚀图，并形成感光型绝缘膜17以填充上部电极15b、15d以及开口部69、开口部70。此时，由于电介质层14的侧面(开口部61v、61g)分别被上部电极15b和15d覆盖，因此，能够防止形成绝缘膜17时的有机溶剂和照相平版印刷工序的显影液等使电介质层14的侧面变得粗糙。
接着如图4H所示，通过溅射将镍沉积在通过绝缘膜17的开口部63v、63v而露出的上部电极15b、通过绝缘膜17的开口部63g、63g而露出的上部电极15d、以及绝缘膜17上，并通过图案化来形成金属膜16v、16g。
图4I是形成有电极触点的转接板的截面图。通过电镀来形成电极触点18v和18g。电极触点18v以填充开口部63v的方式形成，电极触点18g以填充开口部63g的方式形成。接着，通过电镀等在电极触点18v和18g上分别形成由金(Au)构成的金属层19v和19g。分别在金属层19v和19g上形成焊锡层，从而形成凸点20v和20g。
接着，在基板11的下表面上形成电极触点23v、23g以形成转接板30。在基板11的下表面上，对应形成电极触点23v和23g的区域来形成抗蚀图。以该抗蚀图作为掩模，通过各向同性蚀刻来形成例如近似圆锥状的开口部67v、67g。
以覆盖各个开口部67v、67g的表面和基板11的下表面的方式来形成由聚酰亚胺构成的绝缘层21。接着，通过溅射等在形成于开口部67v和67g上的绝缘层21上形成由镍构成的金属层22v和22g。接着，通过电镀等在金属层22v和22g上形成由铜构成的电极触点23v和23g。
根据上述工序来制造如图4I所示的具有电容器10的转接板30。
在本实施方式的电容器10的制造方法中，在钛酸钡层72上形成第一镍层74，并在第一镍层74上形成抗蚀图82。接着，在第一镍层74上形成开口部62v、62g之后，除去抗蚀图82，并将第一镍层74作为掩模对钛酸钡层72进行蚀刻来形成电介质层14。因此，能够通过第一镍层74(上部电极15a、15c)来防止抗蚀图82中包含的杂质扩散到电介质层14内。另外，由于能够将第一镍层74作为掩模来对钛酸钡层72进行蚀刻，因此不需要在钛酸钡层72上形成抗蚀图以形成电介质层14，从而不会增加制造工序的数量。并且，能够防止电介质层14由于照相平版印刷工序的显影液等而变得粗糙。
另外，通过将用作掩模的第一镍层74用作上部电极15a、15c，不再需要剥离掩模的工序，从而可以减少工序数量。并且，由于不需要剥离掩模等工序，因此能够保持良好的上部电极15a、15c和电介质层14的界面，从而进一步提高了电容器10的质量。
在本实施方式的电容器10的制造方法中，通过在电介质层14的开口部内形成第二镍层(上部电极15b、15d)，能够保护电介质层14的侧面(开口部61v、61g)免受形成绝缘层17时的有机溶剂和照相平版印刷工序中的显影液等的侵蚀。
这样，根据本实施方式，能够制造高质量的电容器10。
本发明不限于上述实施方式，而是可以进行各种修正和应用。
在本实施方式中，以在转接板30内形成电容器10的情况为例进行了说明，但本发明不限于此。
另外，在上述实施方式中，以上部电极15a～15d由两层构成的情况为例进行了说明，但本发明不限于此，也可以由三层以上构成。另外，上部电极不需要分别由相同的材料来形成，也可以组合不同材料。
应该认为这次公开的实施方式中的所有方面都是非限制性的例示。本发明的范围由权利要求来表示，而不是上述说明。与权利要求等同的意思和范围内的所有变更均包括在本发明的范围内。
工业实用性
根据本发明，通过使上部电极为两层结构以保护电介质层，能够提供一种电介质无劣化的高质量的电容器及其制造方法。

Claims (16)

1.一种电容器，其特征在于，包括：
基板；
形成在所述基板的一个主面上的下部电极；
形成在所述下部电极上、并具有开口部的电介质层；以及
形成在所述电介质层上并与所述下部电极相对的上部电极；
其中，所述上部电极包括：
形成在所述电介质层上、并具有与所述电介质层的所述开口部对应的开口部的第一层；和
形成在该第一层、该第一层的该开口部以及所述电介质层的所述开口部上的第二层。
2.如权利要求1所述的电容器，其特征在于，
所述上部电极的所述第二层覆盖所述电介质层的所述开口部的整个内壁。
3.如权利要求1所述的电容器，其特征在于，
在所述基板的另一主面上形成电极触点，
所述电介质层的所述开口部对应形成有该电极触点的区域来形成。
4.如权利要求2所述的电容器，其特征在于，
在所述基板的另一主面上形成电极触点，
所述电介质层的所述开口部对应形成有该电极触点的区域来形成。
5.如权利要求3所述的电容器，其特征在于，在所述上部电极的第二层上对应形成所述电极触点的区域来形成电极。
6.如权利要求4所述的电容器，其特征在于，在所述上部电极的第二层上对应形成所述电极触点的区域形成电极。
7.如权利要求1所述的电容器，其特征在于，所述上部电极的所述第一层和所述第二层还具有第二开口部。
8.如权利要求2所述的电容器，其特征在于，所述上部电极的所述第一层和所述第二层还具有第二开口部。
9.如权利要求1所述的电容器，其特征在于，
还包括配置在所述基板的一个主面的引出电极形成区域中、并与所述下部电极绝缘的引出用电极层，
所述上部电极的所述第二层通过所述开口部与所述引出用电极层连接。
10.如权利要求2所述的电容器，其特征在于，
还包括配置在所处基板的一个主面的引出电极形成区域中、并与所述下部电极绝缘的引出用电极层，
所述上部电极的所述第二层通过所述开口部与所述引出用电极层连接。
11.一种电容器的制造方法，其特征在于，包括下述工序：
在基板上形成下部电极的下部电极形成工序；
在所述下部电极上形成电介质层的电介质层形成工序；
在所述电介质层上形成上部电极的第一层的第一层形成工序；
在所述第一层上形成开口部的开口部形成工序；
通过所述第一层的开口部，在所述电介质层形成开口部的电介质层开口部形成工序；以及
在所述上部电极的第一层、所述第一层的开口部以及所述电介质层的所述开口部上形成所述上部电极的第二层的第二层形成工序。
12.如权利要求11所述的电容器的制造方法，其特征在于，
在所述第二层形成工序中，以覆盖所述电介质层的所述开口部的整个内壁的方式形成所述第二层。
13.如权利要求11所述的电容器的制造方法，其特征在于，
在所述开口部形成工序中，在所述上部电极的所述第一层上形成抗蚀图，将该抗蚀图用作蚀刻掩模对所述第一层进行蚀刻，从而形成所述第一层的所述开口部，
所述上部电极的所述第一层作为防止该抗蚀图中包含的杂质扩散到所述电介质层内的屏障而发挥作用。
14.如权利要求12所述的电容器的制造方法，其特征在于，
在所述开口部形成工序中，在所述上部电极的所述第一层上形成抗蚀图，将该抗蚀图用作蚀刻掩模对所述第一层进行蚀刻，从而形成所述第一层的所述开口部，
所述上部电极的所述第一层作为防止该抗蚀图中包含的杂质扩散到所述电介质层内的屏障而发挥作用。
15.如权利要求11所述的电容器的制造方法，其特征在于，
在所述电介质层开口部形成工序中，将形成在所述电介质层上的所述上部电极的所述第一层作为掩模，在通过第一层来保护所述电介质层的同时用蚀刻液来形成所述电介质层的所述开口部。
16.如权利要求12所述的电容器的制造方法，其特征在于，
在所述电介质层开口部形成工序中，将形成在所述电介质层上的所述上部电极的所述第一层作为掩模，在通过第一层来保护所述电介质层的同时用蚀刻液来形成所述电介质层的所述开口部。
CNA2006101099255A 2005-08-24 2006-08-24 电容器及其制造方法 Pending CN1959964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005243180 2005-08-24
JP2005243180A JP5111745B2 (ja) 2005-08-24 2005-08-24 コンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
CN1959964A true CN1959964A (zh) 2007-05-09

Family

ID=37453051

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101099255A Pending CN1959964A (zh) 2005-08-24 2006-08-24 电容器及其制造方法

Country Status (5)

Country Link
US (1) US8247289B2 (zh)
EP (1) EP1758151A3 (zh)
JP (1) JP5111745B2 (zh)
CN (1) CN1959964A (zh)
TW (1) TW200733302A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592639A (zh) * 2014-10-23 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
AU2022358422A1 (en) * 2021-10-01 2024-04-18 PsiQuantum Corp. Metal oxide wet etching method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648663A (en) * 1985-08-05 1997-07-15 Canon Kabushiki Kaisha Semiconductor structure having transistor and other elements on a common substrate and process for producing the same
US4804490A (en) * 1987-10-13 1989-02-14 Energy Conversion Devices, Inc. Method of fabricating stabilized threshold switching material
US6093615A (en) * 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
JP4795521B2 (ja) * 2000-10-16 2011-10-19 富士通株式会社 半導体装置及びその製造方法
US6958508B2 (en) 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP4447881B2 (ja) * 2003-10-14 2010-04-07 富士通株式会社 インターポーザの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592639A (zh) * 2014-10-23 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
JP2007059624A (ja) 2007-03-08
US8247289B2 (en) 2012-08-21
EP1758151A2 (en) 2007-02-28
JP5111745B2 (ja) 2013-01-09
TW200733302A (en) 2007-09-01
US20070181928A1 (en) 2007-08-09
EP1758151A3 (en) 2008-04-23

Similar Documents

Publication Publication Date Title
US20230230983A1 (en) Method of fabricating array substrate, array substrate and display device
CN1113401C (zh) 集成电路中的电容器及其制造方法
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
CN1815714A (zh) 半导体装置及其制造方法
KR19990087667A (ko) 유기 전압 발광 소자 및 유기 전압 발광 표시 장치
CN1925154A (zh) 金属－绝缘－金属结构的电容器、半导体装置及制造方法
US7534692B2 (en) Process for producing an integrated circuit comprising a capacitor
CN1707788A (zh) 半导体器件及其制造方法
CN1300850C (zh) 半导体器件及其制造方法
US11769722B2 (en) Method of forming a metal-insulator-metal (MIM) capacitor
CN1959964A (zh) 电容器及其制造方法
US7745280B2 (en) Metal-insulator-metal capacitor structure
JP4559757B2 (ja) 半導体装置およびその製造方法
CN101378085B (zh) 金属-绝缘体-金属电容器及其制造方法
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN1282248C (zh) 改进的存储单元接触部分
CN1699624A (zh) 低温沉积金属的方法
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
CN113013331B (zh) 半导体结构及其制造方法
CN1897267A (zh) 半导体装置及其制造方法
KR20070116464A (ko) 커패시터가 구비된 반도체 장치 및 그 제조 방법
TWI291759B (en) Method for fabricating a metal-insulator-metal capacitor
CN117156964A (zh) 半导体结构及其形成方法
CN114823640A (zh) Tddb性能提升的金属电容结构及其制造方法
CN1402328A (zh) 电容器制程运用于半导体制程的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication