CN1815714A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1815714A CN1815714A CNA2005101323542A CN200510132354A CN1815714A CN 1815714 A CN1815714 A CN 1815714A CN A2005101323542 A CNA2005101323542 A CN A2005101323542A CN 200510132354 A CN200510132354 A CN 200510132354A CN 1815714 A CN1815714 A CN 1815714A
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnecting wires
- metal interconnecting
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 145
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 47
- 239000003595 mist Substances 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
提供了一种半导体装置及其制造方法。该方法包括：形成通过层间绝缘层的接触塞；在所述层间绝缘层上顺序地形成下电极层，电介质层以及上电极层；图案化上电极层；图案化电介质层以及下电极层，从而获得包括上电极，图案化的电介质层以及下电极的电容器；以及顺序地形成与所述接触塞连接的第一金属互连线以及与所述电容器连接的第二金属互连线。
Description
技术领域
本发明涉及半导体装置及其制造方法，并且更具体地涉及这样的半导体装置及其制造方法，其中该半导体装置包括在金属互连线被形成之前形成的金属-绝缘体-金属电容器。
背景技术
应用到互补金属氧化物半导体(CMOS)图像传感器的集成电路(IC)逻辑装置的模拟电容器通常需要高精度。这样的半导体技术在涉及模数(AD)转换器和切换的电容器滤波器的技术领域中是基本的。
已经有各种电容器结构，包括多晶硅到多晶硅的结构，多晶硅到硅的结构，金属到硅的结构，金属到多晶硅的结构，金属到金属的结构，以及金属-绝缘-金属(MIM)的结构。在这些电容器结构中，由于金属到金属的结构或者MIM结构具有低水平的串联电阻，可形成具有高电容的电容器。另外，金属到金属的结构或者MIM结构具有热稳定性以及低水平的电源电压(VCC)，并且因此这些结构被频繁地用于模拟电容器。具体地，具有MIM结构的电容器一般配置在金属互连线之间。但是，在Cu线后端(Back-end-of-Line)(BEOL)中形成MIM型电容器经常是复杂的，从而增加了缺陷产生。结果，可减小半导体装置的生产率。
图1A到1E是常规半导体装置的横截面图，用于图示制造该装置的方法。
参见图1A，多个接触塞11被形成为通过第一层间绝缘层10。在接触塞11上，第二层间绝缘层12和多个第一金属互连线20通过执行镶嵌过程(damascene process)得以形成。下电极层30，电介质层40以及上电极层50被顺序地形成在第二层间绝缘层12和所述多个第一金属互连线20上以形成MIM型电容器。
下电极层30以及上电极层50是通过物理气相沉积(PVD)方法形成的，而电介质层40是通过化学气相沉积(CVD)方法形成的。下电极层30以及上电极层50由氮化钽(TaN)或者氮化钛(TiN)形成，并且电介质层40由氮化物，氧化物，氧化铝(Al2O3)，氧化铪(HfO2)，氧化锆(ZrO2)，以及氧化钽(Ta2O5)形成。
参见图1B，第一光刻胶图案60被形成在上电极层50上。通过使用Cl2/BCl3的混合气体来蚀刻上电极层50。随后通过使用CF4/O2/Ar的混合气体或CHF3/O2/Ar的混合气体来蚀刻电介质层40。随后使用Cl2/BCl3的混合气体来蚀刻下电极层30。如上形成的MIM结构被设计为与第一金属互连线20之一连接。
参见图1C，使用O2等离子体或者O3来去除第一光刻胶图案60，并且之后执行湿清洁过程。第二光刻胶图案65被形成在上电极层50上，并且使用Cl2/BCl3的混合气体来蚀刻上电极层50。但是，对上电极层50的蚀刻可能损坏由用于形成MIM型电容器结构的上述蚀刻过程所曝露的那些第一金属互连线20。该损坏以参考标记A示出。
参见图1D，扩散阻挡层70被形成在上述所得到的结构上以防止第一金属互连线20的延伸。
参见图1E，金属间绝缘层80被形成在上述所得到的结构上，并且通过执行镶嵌过程形成多个第二金属互连线。
当在第一金属互连线20被曝露的同时执行对上电极层50的蚀刻、使用O2等离子体或者O3对第一光刻胶图案60的去除以及对基板结构的湿清洁时，用于制造MIM型电容器的以上常规方法可具有严重缺陷，如电短路事件或者电断开。所述缺陷可成为降低半导体装置可靠性的原因。
需要不曝露第一金属互连线20的附加光刻胶掩模来防止上述的缺陷。但是，光刻胶掩模的附加使用使电容器制造过程变复杂，并且难以制造这样的仅掩蔽第一金属互连线20的光刻胶掩模。因此在阻挡层被形成在第一金属互连线20上之后形成MIM型电容器。
图2A到2H是图示用于制造半导体装置的另一种常规方法的横截面图。这里，相同的参考数字用于图1A到1E中描述的相同元件。
参见图2A，多个接触塞11被形成为通过第一层间绝缘层10。在接触塞11上，第二层间绝缘层12和多个第一金属互连线20通过执行镶嵌过程得以形成。由氮化物形成的扩散阻挡层25以近似200到近似700的厚度形成在第二层间绝缘层12上和第一金属互连线20上。通过CVD方法获得的氧化物层35形成在扩散阻挡层25上。氧化物层35具有近似1,000到近似5,000的厚度。
参见图2B，第一光刻胶图案45被形成在氧化物层35上，使得第一光刻胶图案45曝露氧化物层35的部分，在该处第一金属互连线20之一待与MIM型电容器连接。
参见图2C，使用第一光刻胶图案45作为蚀刻掩模来蚀刻氧化物层35。如果MIM型电容器的下电极层由TaN形成，由于TaN的不透明特性，用于形成光刻胶图案以便于形成MIM型电容器的覆盖键标(overlay key)或者对准键标(alignment key)在所述TaN层(即下电极层)形成之后可能是看不见的。因此，在形成TaN层之前，对氧化物层35的蚀刻以及对覆盖键标或者对准键标的蚀刻被同时执行以形成深覆盖键标或者对准键标。
对覆盖键标或者对准键标的蚀刻是在使用气体CHF3/CF4/O2/Ar的混合物或者CHF3/O2/Ar的混合气体的配方，以及相对于氮化物层的氧化物层35的低蚀刻选择性比下进行的。氧化物层35的低蚀刻选择性比使上述的同时蚀刻过程不停止于扩散阻挡层25，从而可形成深覆盖键标或者对准键标。
参见图2D，使用O2等离子体或者O3来去除第一光刻胶图案45，并且使用氧化物层35作为蚀刻掩模来蚀刻扩散阻挡层25。此时，当蚀刻扩散阻挡层25时，使用CHF3/O2/Ar的混合气体或者CHF3/CF4/O2/Ar的混合气体。在蚀刻扩散阻挡层25期间，聚合物被产生，并且该聚合物由湿清洁过程去除。由于氧化物层35被用作蚀刻掩模，氧化物层35的总厚度在蚀刻扩散阻挡层25之后减小。
参见图2E，将MIM型电容器与所选择的第一金属互连线20连接的连接器55被形成。如同用于形成金属互连线的过程，用于防止图案延伸的阻挡层并用于辅助对金属层的容易填充的种层(seed layer)被形成，以从而提供将MIM型电容器与所选择的第一金属互连线20连接的连接器55。
参见图2F，下电极层30，电介质层40，上电极层50以及蚀刻停止层75被形成。下电极层30和上电极层50由TaN形成，并且电介质层40由氮化物形成。蚀刻停止层75被形成以防止在用于形成第二金属互连线的镶嵌过程期间上电极层50处的穿通事件。此时，TaN层是通过采用PVD方法形成的，而氮化物层是通过采用CVD方法形成的。
参见图2G，第二光刻胶图案60被形成以形成上面提到的MIM型电容器。使用CHF3/O2/Ar的混合气体或者CHF3/CF4/O2/Ar的混合气体来蚀刻蚀刻停止层75。Cl2/BCl3的混合气体被用于蚀刻上电极层50和下电极层30，并且CHF3/O2/Ar的混合气体或者CHF3/CF4/O2/Ar的混合气体被用于蚀刻电介质层40。在这些用于形成MIM型电容器的顺序蚀刻过程之后，使用O2等离子体或者O3去除第二光刻胶图案60，并且之后，对以上所得到的结构执行湿清洁过程。
参见图2H，金属间绝缘层80被形成在以上所得到的结构上，并且上面提到的第二金属互连线90通过执行镶嵌过程而形成。
如上所述，在形成MIM型电容器之前，阻挡层被另外形成以防止对第一金属互连线的损坏。但是，需要另外形成覆盖键标或者对准键标，从而导致复杂的制造过程。因此，缺陷产生较有可能发生。另外，由于形成MIM型电容器的区域比其他区域高，用于第二金属互连线形成的过程裕度可以被减小。
发明内容
因此，本发明的目的是提供一种半导体装置及其制造方法，其中半导体装置是通过简化的过程获得的，其形成MIM型电容器以及随后的金属互连线，并且具有改进的装置特性。
根据本发明的一个方面，提供一种用于制造半导体装置的方法，包括：形成通过层间绝缘层的接触塞；在层间绝缘层上顺序形成下电极层，电介质层以及上电极层；图案化上电极层；图案化电介质层以及下电极层，从而获得包括上电极，图案化的电介质层以及下电极的电容器；并且顺序地形成与所述接触塞连接的第一金属互连线以及与所述电容器连接的第二金属互连线。
根据本发明的另一个方面，提供一种半导体装置，包括：通过层间绝缘层的接触塞；包括在层间绝缘层上顺序形成的下电极，电介质层以及上电极的电容器；形成在所述电容器上并且与所述接触塞连接的第一金属互连线；以及形成在电容器上并且与下电极和上电极的进行单独连接的第二金属互连线。
附图说明
关于下面结合附图给出的优选实施例的描述，本发明的上面的以及其他的目的和特征将被更好地理解，在附图中：
图1A到1E是常规半导体装置的横截面图，用于图示制造该装置的方法；
图2A到2H是常规半导体装置的横截面图，用于图示制造该装置的方法；并且
图3A到3F是根据本发明的特定实施例制造的半导体装置的横截面图，用于图示其制造方法。
具体实施方式
将参考附图详细描述根据本发明的示例性实施例的半导体装置及其制造方法。
图3A到3F是根据本发明的特定实施例制造的半导体装置的横截面图，用于图示其制造方法。
参见图3A，接触塞110被形成在层间绝缘层100内，并且第一基于氮化物层(nitride-based layer)125，下电极层130，电介质层140，上电极层150，以及第二基于氮化物层145被顺序地形成在接触塞110上和层间绝缘层100上。下电极层130和上电极层150包括从由氮化钛(TiN)，氮化钽(TaN)，铝(Al)，钨(W)和铜(Cu)组成的组中选择的材料。电介质层140包括从由四乙基原硅酸酯(TEOS)，硅烷(silane)，氮化物，氧氮化物(oxynitride)组成的组中选择的材料。第一基于氮化物层125以及第二基于氮化物层145可以包括具有用于电介质层140相对于氧化物的蚀刻选择性的材料。例如，第一基于氮化物层是氮化物层或者氧氮化物层。具体地，如果接触塞110是钨塞，则第一基于氮化物层125充当蚀刻停止层，用于防止在随后的顺序过程(即下电极层130的蚀刻过程，光刻胶图案剥除过程以及清洁过程，并且其详细描述将在后面提供)期间对接触塞110的损坏。第二基于氮化物层145也用作硬掩模层以及用作蚀刻停止层，用于在执行蚀刻过程以形成第一金属互连线时使对顶部电极的损坏最小。
参见图3B，第一光刻胶图案160被形成以限定金属-绝缘体-金属(MIM)型电容器的上电极。通过使用第一光刻胶图案160作为蚀刻掩模，第二基于氮化物层145和上电极层150被蚀刻以从而形成MIM型电容器的部分。CxFy/O2/Ar的混合气体，其中x和y是自然数，或者CHpFq/O2/Ar的混合气体，其中p和q是自然数，被用于蚀刻第二基于氮化物层145。Cl2/Ar/N2的混合气体或者BCl3/Cl2/Ar的混合气体被用于蚀刻上电极层150。
参见图3C，第一光刻胶图案160被去除，并且对其执行清洁过程。第二光刻胶图案165被形成以限定MIM型电容器的下电极。通过使用第二光刻胶图案165作为蚀刻掩模，电介质层140以及下电极层130被蚀刻。使用Cl2/Ar/N2的混合气体或者BCl3/Cl2/Ar的混合气体来蚀刻下电极层130。使用CxFy/O2/Ar的混合气体，其中x和y是自然数，或者CHpFq/O2/Ar的混合气体，其中p和q是自然数，来蚀刻电介质层140。使用O2等离子体或者O3去除第二光刻胶图案165，并且之后对其执行湿清洁过程。
参见图3D，扩散阻挡层155被形成在覆盖层间绝缘层100的MIM型电容器上。除了用作阻挡之外，当形成随后的第一金属互连线时，扩散阻挡层155还用作蚀刻停止层。因此，扩散阻挡层155包括从由氮化硅(SiN)，碳化硅(SiC)和氧氮化物组成的组中选择的材料。在某些情况中，扩散阻挡层155的形成可以被省略。
参见图3E，在扩散阻挡层155上，绝缘层300以及上面提到的第一金属互连线120被形成以与接触塞110，MIM型电容器连接。优选的是形成一组第一金属互连线120，以与下电极层130和上电极层150各个连接，以便MIM型电容器可适当地工作。
参见图3F，蚀刻停止层175以及金属间绝缘层180被顺序地形成在以上得到的结构上。之后，通过执行镶嵌过程来形成多个第二金属互连线190。蚀刻停止层175防止在上电极处穿通事件的发生。
根据本发明的特定实施例，通过在金属互连线下形成MIM电容器，有可能省略不必要的掩模过程，如覆盖键标或者对准键标的形成，以及防止在用于形成MIM型电容器的蚀刻过程期间对金属互连线的损坏。
由于制造过程被简化，缺陷产生的频率可被降低，并且由于MIM型电容器形成之后产生的高度差而导致趋于减小的过程裕度可得到充分地保证。另外，由于简化的制造过程，有可能减小制造成本并且提高装置可靠性。
本申请包含涉及2004年12月30日提交韩国专利局的韩国专利申请No.KR 2004-0116971的主题，其全部内容在此引入作为参考。
尽管已经针对某些优选实施例描述了本发明，对本领域的技术人员将显而易见的是，可以在如随后的权利要求所限定的本发明的精神和范围内进行各种变化和修改。
Claims (25)
1.一种用于制造半导体装置的方法，包括：
形成通过层间绝缘层的接触塞；
在所述层间绝缘层上顺序形成下电极层，电介质层以及上电极层；
图案化上电极层；
图案化电介质层以及下电极层，从而获得包括上电极，图案化的电介质层以及下电极的电容器；以及
顺序地形成与所述接触塞连接的第一金属互连线以及与所述电容器连接的第二金属互连线。
2.如权利要求1所述的方法，其中所述第二金属互连线包括：
与上电极连接的上电极金属互连线；以及
与下电极连接的下电极金属互连线。
3.如权利要求1所述的方法，在顺序地形成下电极层，电介质层以及上电极层之后，还包括形成用作蚀刻停止层的硬掩模层。
4.如权利要求3所述的方法，其中所述硬掩模层包括从氮化物材料和氧氮化物材料中选择的材料。
5.如权利要求4所述的方法，其中在上电极层的图案化时，使用CxFy/O2/Ar的混合气体和CHpFq/O2/Ar的混合气体之一来蚀刻所述硬掩模层，其中x和y是自然数，p和q是自然数。
6.如权利要求1所述的方法，还包括在上电极的形成之后以及下电极的形成之后执行清洁过程。
7.如权利要求1所述的方法，在电容器的形成之后还包括在电容器和层间绝缘层上的扩散阻挡层。
8.如权利要求7所述的方法，其中扩散阻挡层包括从由氮化硅，碳化硅和氧氮化物组成的组中选择的材料。
9.如权利要求1所述的方法，还包括在层间绝缘层和接触塞上形成基于氮化物层。
10.如权利要求1所述的方法，其中第一金属互连线和第二金属互连线通过镶嵌过程形成。
11.如权利要求1所述的方法，在形成第一金属线和第二金属线之后，还包括：
在第一金属互连线和第二金属互连线上形成蚀刻停止层；
在蚀刻停止层上形成层间绝缘层；以及
形成多个第三金属互连线。
12.如权利要求11所述的方法，其中所述多个第三金属互连线通过镶嵌过程形成。
13.如权利要求1所述的方法，其中所述下电极层和所述上电极层包括从由氮化钛(TiN)，氮化钽(TaN)，铝(Al)，钨(W)和铜(Cu)组成的组中选择的材料。
14.如权利要求13所述的方法，其中所述上电极层和所述下电极层是使用Cl2/Ar/N2的混合气体和BCl3/Cl2/Ar的混合气体之一来蚀刻的。
15.如权利要求1所述的方法，其中所述电介质层包括包括从由四乙基原硅酸酯(TEOS)，硅烷，氮化物，氧氮化物组成的组中选择的材料。
16.如权利要求15所述的方法，其中使用CxFy/O2/Ar的混合气体和CHpFq/O2/Ar的混合气体之一来蚀刻所述电介质层，其中x和y是自然数，p和q是自然数。
17.一种半导体装置，包括：
接触塞，其通过层间绝缘层；
电容器，其包括在所述层间绝缘层上顺序形成的下电极，电介质层以及上电极；
第一金属互连线，其形成在所述电容器上并且与所述接触塞连接；以及
第二金属互连线，其形成在所述电容器上并且与所述下电极和所述上电极进行单独连接。
18.如权利要求17所述的半导体装置，其中第二金属互连线包括：
与上电极连接的上电极金属互连线；以及
与下电极连接的下电极金属互连线，
19.如权利要求17所述的半导体装置，还包括：
蚀刻停止层，其形成在第一金属互连线和第二金属互连线上以防止在上电极处的穿通事件的发生；
层间绝缘层，其形成在所述蚀刻停止层上；以及
多个第三金属互连线。
20.如权利要求17所述的半导体装置，其中所述下电极和所述上电极包括从由TiN，TaN，Al，W和Cu组成的组中选择的材料。
21.如权利要求17所述的半导体装置，其中所述电介质层包括从由TEOS，硅烷，氮化物，以及氧氮化物组成的组中选择的材料。
22.如权利要求17所述的半导体装置，还包括上电极上的硬掩模层，其中所述硬掩模层包括氮化物材料和氧氮化物材料之一。
23.如权利要求17所述的半导体装置，还包括在所述层间绝缘层和所述接触塞上的基于氮化物层。
24.如权利要求17所述的半导体装置，还包括在所述电容器和所述层间绝缘层上形成的扩散阻挡层。
25.如权利要求24所述的半导体装置，其中所述扩散阻挡层包括从由氮化硅，碳化硅和氧氮化物组成的组中选择的材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116971 | 2004-12-30 | ||
| KR1020040116971A KR100588373B1 (ko) | 2004-12-30 | 2004-12-30 | 반도체 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1815714A true CN1815714A (zh) | 2006-08-09 |
| CN100411140C CN100411140C (zh) | 2008-08-13 |
Family
ID=36639449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101323542A Expired - Fee Related CN100411140C (zh) | 2004-12-30 | 2005-12-21 | 半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7683415B2 (zh) |
| JP (1) | JP2006191036A (zh) |
| KR (1) | KR100588373B1 (zh) |
| CN (1) | CN100411140C (zh) |
| TW (1) | TWI285940B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103337456A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 改善电容器件击穿电压的方法 |
| CN103675041A (zh) * | 2013-11-30 | 2014-03-26 | 江苏物联网研究发展中心 | 多量程叉指电容式湿度传感器 |
| CN105304616A (zh) * | 2015-10-12 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | Mim电容及其形成方法 |
| CN111584455A (zh) * | 2019-02-15 | 2020-08-25 | 三星电子株式会社 | 再分布基板、制造再分布基板的方法以及半导体封装 |
| CN111653544A (zh) * | 2020-06-11 | 2020-09-11 | 华虹半导体(无锡)有限公司 | Mim电容器及其制造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549002B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| US7964470B2 (en) * | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US8445913B2 (en) * | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| JP5446120B2 (ja) * | 2008-04-23 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| US8552485B2 (en) * | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
| US8878338B2 (en) * | 2012-05-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor for interposers and methods of manufacture thereof |
| US9276057B2 (en) * | 2014-01-27 | 2016-03-01 | United Microelectronics Corp. | Capacitor structure and method of manufacturing the same |
| US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
| US10497773B2 (en) | 2014-03-31 | 2019-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to improve MIM device performance |
| US9219110B2 (en) | 2014-04-10 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9368392B2 (en) | 2014-04-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9391016B2 (en) * | 2014-04-10 | 2016-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9425061B2 (en) | 2014-05-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buffer cap layer to improve MIM structure performance |
| KR101588524B1 (ko) * | 2014-06-10 | 2016-01-26 | 매그나칩 반도체 유한회사 | 배선 사이에 형성된 중공을 포함하는 반도체 소자 및 그 제조 방법 |
| US9257498B1 (en) | 2014-08-04 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process to improve performance for metal-insulator-metal (MIM) capacitors |
| US9793339B2 (en) * | 2015-01-08 | 2017-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors |
| US11038010B2 (en) * | 2015-01-29 | 2021-06-15 | Taiwan Semiconductor Manufacturing Company Limited | Capacitor structure and method of making the same |
| US10008559B2 (en) | 2016-03-24 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching process control in forming MIM capacitor |
| JP6542428B2 (ja) * | 2018-05-15 | 2019-07-10 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| US10490547B1 (en) * | 2018-08-03 | 2019-11-26 | Texas Instruments Incorporated | IC with larger and smaller width contacts |
| US10804230B2 (en) * | 2018-10-17 | 2020-10-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package and method of manufacturing the same |
| US11211290B2 (en) * | 2020-03-17 | 2021-12-28 | Qualcomm Incorporated | MIM capacitor with adjustable capacitance via electronic fuses |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022457A (ja) | 1996-07-03 | 1998-01-23 | Mitsubishi Electric Corp | 容量装置及び半導体装置並びにそれらの製造方法 |
| JPH10321721A (ja) * | 1997-05-21 | 1998-12-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| TW442806B (en) | 1999-02-04 | 2001-06-23 | Rohm Co Ltd | Capacitor and its manufacturing process |
| US7294544B1 (en) * | 1999-02-12 | 2007-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a metal-insulator-metal capacitor in the CMOS process |
| JP4201421B2 (ja) * | 1999-02-17 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2000353804A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6117725A (en) * | 1999-08-11 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Method for making cost-effective embedded DRAM structures compatible with logic circuit processing |
| KR100376267B1 (ko) | 1999-12-22 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6391767B1 (en) * | 2000-02-11 | 2002-05-21 | Advanced Micro Devices, Inc. | Dual silicide process to reduce gate resistance |
| JP3505465B2 (ja) * | 2000-03-28 | 2004-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW543175B (en) | 2000-06-20 | 2003-07-21 | Taiwan Semiconductor Mfg | Method for integrating MIM copper capacitor device, inductance device, and copper wire |
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
| US6319767B1 (en) | 2001-03-05 | 2001-11-20 | Chartered Semiconductor Manufacturing Ltd. | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique |
| JP4947849B2 (ja) | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| TW483140B (en) | 2001-07-06 | 2002-04-11 | Macronix Int Co Ltd | Method of forming a MIM capacitor |
| US6576526B2 (en) * | 2001-07-09 | 2003-06-10 | Chartered Semiconductor Manufacturing Ltd. | Darc layer for MIM process integration |
| CN1405877A (zh) | 2001-09-18 | 2003-03-26 | 矽统科技股份有限公司 | 在镶嵌制程中形成金属电容器的方法及其产品 |
| JP2003109948A (ja) * | 2001-10-02 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 配線の形成方法 |
| KR100431810B1 (ko) | 2001-10-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 및 엠아이엠 캐패시터 제조방법 |
| US6812088B1 (en) * | 2002-06-11 | 2004-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer |
| KR100436288B1 (ko) | 2002-07-11 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP4037711B2 (ja) * | 2002-07-26 | 2008-01-23 | 株式会社東芝 | 層間絶縁膜内に形成されたキャパシタを有する半導体装置 |
| JP2004152796A (ja) * | 2002-10-28 | 2004-05-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004179419A (ja) * | 2002-11-27 | 2004-06-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3842745B2 (ja) * | 2003-02-28 | 2006-11-08 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100505682B1 (ko) * | 2003-04-03 | 2005-08-03 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법 |
| US6913965B2 (en) * | 2003-06-12 | 2005-07-05 | International Busniess Machines Corporation | Non-Continuous encapsulation layer for MIM capacitor |
| US7282404B2 (en) * | 2004-06-01 | 2007-10-16 | International Business Machines Corporation | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme |
| US7220600B2 (en) * | 2004-12-17 | 2007-05-22 | Texas Instruments Incorporated | Ferroelectric capacitor stack etch cleaning methods |
-
2004
- 2004-12-30 KR KR1020040116971A patent/KR100588373B1/ko not_active IP Right Cessation
-
2005
- 2005-12-12 US US11/301,992 patent/US7683415B2/en not_active Expired - Fee Related
- 2005-12-13 TW TW094144082A patent/TWI285940B/zh not_active IP Right Cessation
- 2005-12-21 CN CNB2005101323542A patent/CN100411140C/zh not_active Expired - Fee Related
- 2005-12-22 JP JP2005369356A patent/JP2006191036A/ja active Pending
-
2010
- 2010-01-20 US US12/690,813 patent/US8310026B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103337456A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 改善电容器件击穿电压的方法 |
| CN103337456B (zh) * | 2013-06-27 | 2016-01-27 | 上海华力微电子有限公司 | 改善电容器件击穿电压的方法 |
| CN103675041A (zh) * | 2013-11-30 | 2014-03-26 | 江苏物联网研究发展中心 | 多量程叉指电容式湿度传感器 |
| CN105304616A (zh) * | 2015-10-12 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | Mim电容及其形成方法 |
| CN105304616B (zh) * | 2015-10-12 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | Mim电容及其形成方法 |
| CN111584455A (zh) * | 2019-02-15 | 2020-08-25 | 三星电子株式会社 | 再分布基板、制造再分布基板的方法以及半导体封装 |
| CN111653544A (zh) * | 2020-06-11 | 2020-09-11 | 华虹半导体(无锡)有限公司 | Mim电容器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060145293A1 (en) | 2006-07-06 |
| TW200627585A (en) | 2006-08-01 |
| JP2006191036A (ja) | 2006-07-20 |
| TWI285940B (en) | 2007-08-21 |
| KR100588373B1 (ko) | 2006-06-12 |
| CN100411140C (zh) | 2008-08-13 |
| US8310026B2 (en) | 2012-11-13 |
| US7683415B2 (en) | 2010-03-23 |
| US20100117197A1 (en) | 2010-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100411140C (zh) | 半导体装置及其制造方法 | |
| KR100559270B1 (ko) | 캐패시터를 갖는 반도체 장치 및 그 제조 방법 | |
| EP1974379A2 (en) | Dual-damascene process to fabricate thick wire structure | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| KR100835409B1 (ko) | 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법 | |
| US20020192921A1 (en) | Method for forming a metal capacitor in a damascene process | |
| KR100500444B1 (ko) | 금속전극들을 갖는 커패시터 제조방법 | |
| CN101378085B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| US6410386B1 (en) | Method for forming a metal capacitor in a damascene process | |
| KR100968646B1 (ko) | 반도체 수동 소자의 제조 방법 | |
| KR100965215B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| US20060145232A1 (en) | Method for manufacturing semiconductor device including MIM capacitor | |
| KR101100764B1 (ko) | 엠아이엠 캐패시터의 제조 방법 | |
| KR100964116B1 (ko) | 반도체소자의 제조방법 | |
| KR101044612B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100364818B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613282B1 (ko) | 반도체 장치의 캐패시터 및 그의 제조 방법 | |
| KR100721626B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 | |
| KR100667903B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20050055433A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100597087B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030056917A (ko) | 반도체 장치의 커패시터의 제조방법 | |
| KR100971325B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| KR100847839B1 (ko) | 반도체 소자의 커패시터 및 그 형성방법 | |
| KR100852603B1 (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 Termination date: 20191221 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |