CN111653544A - Mim电容器及其制造方法 - Google Patents
Mim电容器及其制造方法 Download PDFInfo
- Publication number
- CN111653544A CN111653544A CN202010527976.XA CN202010527976A CN111653544A CN 111653544 A CN111653544 A CN 111653544A CN 202010527976 A CN202010527976 A CN 202010527976A CN 111653544 A CN111653544 A CN 111653544A
- Authority
- CN
- China
- Prior art keywords
- mim capacitor
- layer
- capacitor structure
- metal
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造技术领域，具体涉及一种MIM电容器及其制造方法。MIM电容器结构制备于金属互连结构上，金属互连结构的上表面中形成金属图形，第一透明导电层对准金属图形，形成MIM电容器结构的下极板；第二透明导电层对准金属图形，形成MIM电容器结构的上极板；介电层位于第一透明导电层和第二透明导电层之间，形成MIM电容器结构的中间介质层。方法至少包括：提供一金属互连结构；在金属互连结构的上表面制作由下至上依次层叠的NDC层、第一透明导电层、介电层和第二透明导电层；对准金属图形进行针对第二透明导电层的光刻刻蚀工艺，形成MIM电容器结构的上极板；对准金属图形进行针对第一透明导电层的光刻刻蚀工艺，形成MIM电容器结构的下极板。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种MIM电容器及其制造方法。
背景技术
MIM电容器通常是一种三明治结构，包括位于上层的金属电极和位于下层的金属电极，上层金属电极和下层金属电极之间隔离有一层薄绝缘层。
在相关技术中，MIM电容器的上层金属电极和下层金属电极通常采用铝或氮化钛等不透明的金属材料，MIM电容器的结构需要与其下层的金属互连层对准，从而需要通过额外增加一层光罩板对金属互连层的表面进行光刻刻蚀形成对准标记，该对准标记用于MIM电容器结构图形化的光刻对准。
从以上可以看出在制作相关技术中的MIM电容器时，在后期电容结构图形化过程中需要增加额外的光罩板，以对电容结构的图形化进行光刻对准。
发明内容
本发明提供了一种MIM电容器及其制造方法，可以解决相关技术中制作MIMI电容器过程存在较为复杂的光刻对准的问题。
一种MIM电容器结构，所述MIM电容器结构制备于金属互连结构上，所述金属互连结构的上表面中形成金属图形，所述MIM电容器结构至少包括：
第一透明导电层，所述第一透明导电层对准所述金属图形，形成所述MIM电容器结构的下极板；
第二透明导电层，所述第二透明导电层对准所述金属图形，形成所述MIM电容器结构的上极板；
介电层，所述介电层位于所述第一透明导电层和所述第二透明导电层之间，形成所述MIM电容器结构的中间介质层。
可选地，所述第一透明导电层和第二导电层的透光率的范围为：80％～100％。
可选地，所述第一透明导电层和第二导电层的电阻率的范围为1.5×10-4Ω·cm～3×10-4Ω·cm。
可选地，所述第一透明导电层和第二导电层的厚度范围为：75nm～225nm。
可选地，所述金属互连结构包括至少一层金属互连层，所述金属互连层包括氧化物层，所述氧化物层中形成至少一个金属互连线，所述金属互连线从所述金属互连层的上表面向下延伸；
所述金属图形为，位于最上层的所述金属互连层上表面的金属互连线图形。
可选地，所述金属互连层有多层，相邻所述金属互连层之间形成NDC层。
可选地，位于最上层的所述金属互连层上表面上形成NDC层。
作为本申请的第二方面，其提供一种用于制作本申请第一方面，所述MIM电容器结构的方法，所述MIM电容器的制作方法至少包括：
提供一金属互连结构，在所述金属互连结构的上表面中形成金属图形；
在所述金属互连结构的上表面制作由下至上依次层叠的NDC层、第一透明导电层、介电层和第二透明导电层；
在所述第二透明导电层的上表面制备第一光刻胶，对准所述金属图形进行针对所述第二透明导电层的光刻刻蚀工艺，形成MIM电容器结构的上极板；
制备第二光刻胶，对准所述金属图形进行针对所述第一透明导电层的光刻刻蚀工艺，形成MIM电容器结构的下极板。
可选地，所述第一透明导电层和第二导电层的透光率的范围为：80％～100％。
可选地，所述第一透明导电层和第二导电层的电阻率的范围为1.5×10-4Ω·cm～3×10-4Ω·cm。
可选地，所述第一透明导电层和第二导电层的厚度范围为：75nm～225nm。
本发明技术方案，至少包括如下优点：本申请实施例提供的MIM电容器结构由于MIM电容器结构上极板和下极板的材料均采用透明的导电材料，能够使得在进行极板对准刻蚀时，通过利用下层金属互连结构的金属图形作为对准标记，无需另外增加掩模板，能够节省工艺步骤，提高工作效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的MIM电容器结构示意图；
图2是当第一透明导电层和第二透明导电层的材料采用ITO时，第一透明导电层和第二透明导电层的电阻率与ITO膜厚度的关系曲线，以及第一透明导电层和第二透明导电层的透光率与ITO膜厚度的关系曲线；
图3是本申请实施例提供的MIM电容器制作流程示意图；
图4a是本申请实施提供的MIM电容器制作流程中步骤301完成后的结构示意图；
图4b是本申请实施提供的MIM电容器制作流程中步骤302完成后的结构示意图；
图4c是本申请实施提供的MIM电容器制作流程中步骤303完成后的结构示意图；
图4d是本申请实施提供的MIM电容器制作流程中步骤304完成后的结构示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，其示出本申请实施例提供的一种MIM电容器结构，该MIM电容器结构至少包括：
第一透明导电层101，该第一透明导电层101形成MIM电容器结构的下极板。
第二透明导电层102，该第二透明导电层102形成MIM电容器结构的上极板；
介电层103，该介电层103位于该第一透明导电层101和所述第二透明导电层102之间，形成所述MIM电容器结构的中间介质层。
该MIM电容器结构制备于金属互连结构上，所述金属互连结构的上表面中形成金属图形。参照图1，该金属互连结构包括两层金属互连层104，所述金属互连层包括氧化物层，所述氧化物层中形成至少一个金属互连线105，所述金属互连线105从所述金属互连层104的上表面向下延伸；所述金属图形为，位于最上层的所述金属互连层104上表面的金属互连线图形，即金属图形为图1中A区域的俯视图形。
该第一透明导电层101对准所述金属图形，形成MIM电容器结构的下极板。
该第二透明导电层对准所述金属图形，形成所述MIM电容器结构的上极板。
该第一透明导电层101和第二透明导电层102的材料可采用氧化铟锡(Indium TinOxide，ITO)或铝掺杂氧化锌AZO。
可选地，第一透明导电层和第二导电层的透光率的范围为：80％～100％，第一透明导电层和第二导电层的电阻率的范围为1.5×10-4Ω·cm～3×10-4Ω·cm。
图2为当第一透明导电层和第二透明导电层的材料采用ITO时，第一透明导电层和第二透明导电层的电阻率与ITO膜厚度的关系曲线，以及第一透明导电层和第二透明导电层的透光率与ITO膜厚度的关系曲线。
如图2所示，从电阻率与ITO膜厚度的关系曲线中可以看出，当ITO膜厚度较薄时，即小于75nm时，其点电阻率较大，受ITO厚度影响较大，此范围内的ITO膜厚度稍有偏差则会对第一透明导电层和第二透明导电层产生较大的影响；在ITO膜厚度范围为75nm～225nm时，其电阻率在2×10-4Ω·cm上下波动，此厚度范围内的电阻率受ITP膜的厚度影响较小，能够使得第一透明导电层和第二透明导电层的性能较为稳定。
如图2所示的透光率与ITO膜厚度的关系曲线中可以看出，在ITO膜厚度处于25nm～225nm之间，其透光率的范围为78％～90％，且厚度越厚，透光率越小。结合电阻率与ITO膜厚度的关系曲线，当选用ITO材质时，第一透明导电层和第二透明导电层的厚度为75nm～225nm，其电阻率为2×10-4Ω·cm～2.3×10-4Ω·cm，透光率为78％～86％。作为较佳实施例，当当选用ITO材质时，第一透明导电层和第二透明导电层的厚度为75nm～200nm，其电阻率为2×10-4Ω·cm～2.3×10-4Ω·cm，透光率为80％～86％。在此厚度范围内的第一透明导电层和第二透明导电层能够即满足透光率的要求，又能满足导电性的要求。
从以上可以看出，本申请实施例提供的MIM电容器结构由于MIM电容器结构上极板和下极板的材料均采用透明的导电材料，能够使得在进行极板对准刻蚀时，通过利用介电层中金属图作为对准标记进行刻蚀对位，无需另外增加掩模板，能够节省工艺步骤，提高工作效率。
参照图3，其示出本申请实施例提供的MIM电容器结构的制造方法，该方法包括：
步骤301，图4a为步骤301完成后的结构示意图，即提供一金属互连结构110，在所述金属互连结构110的上表面中形成金属图形，该金属图形即为图4a中A区域的俯视图形。
步骤302，图4b为步骤302完成后的结构示意图，即在金属互连结构的上表面制作由下至上依次层叠的NDC层106、第一透明导电层101、介电层103和第二透明导电层102。该第一透明导电层101和第二透明导电层102的材料可采用氧化铟锡(Indium Tin Oxide，ITO)或铝掺杂氧化锌AZO。可选地，第一透明导电层和第二导电层的透光率的范围为：80％～100％，第一透明导电层和第二导电层的电阻率的范围为1.5×10-4Ω·cm～3×10-4Ω·cm。该介电层的为透明，其中NDC(Nitride Doped Silicon Carbide)为氮掺杂碳化硅，其材质为透明。
步骤303，图4c为步骤303完成后的结构示意图，在所述第二透明导电层102的上表面制备第一光刻胶201，对准所述金属图形进行针对所述第二透明导电层102的光刻刻蚀工艺，形成MIM电容器结构的上极板。
步骤304，图4d为步骤304完成后的结构示意图，制备第二光刻胶202，对准所述金属图形进行针对所述第一透明导电层101的光刻刻蚀工艺，形成MIM电容器结构的下极板。
在制备第二光刻胶202后，该光刻胶202覆盖在剩余第二透明导电层102的上表面和暴露的介电层103的上表面，对准该金属图形针对第一透明导电层101进行光刻后，剩余第二光刻胶202覆盖在待形成的成MIM电容器结构的下极板所在区域上，刻蚀去除未被剩余第二光刻胶202覆盖区域位置处的第一透明导电层101和介电层103，从而形成MIM电容器结构的下极板。
可以理解的是，在金属互连结构的上表面上制作的NDC层106、第一透明导电层101、介电层103和第二透明导电层102均为透明，从而透过NDC层106、第一透明导电层101、介电层103和第二透明导电层102以该金属互连结构中的金属图形作为对准标记，无需增加额外的掩模板形成特定的对准表面，以完成后续步骤中对MIM电容器结构的图形化，能够节省工艺步骤，提高工作效率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (8)
1.一种MIM电容器结构，其特征在于，所述MIM电容器结构制备于金属互连结构上，所述金属互连结构的上表面中形成金属图形，所述MIM电容器结构至少包括：
第一透明导电层，所述第一透明导电层对准所述金属图形，形成所述MIM电容器结构的下极板；
第二透明导电层，所述第二透明导电层对准所述金属图形，形成所述MIM电容器结构的上极板；
介电层，所述介电层位于所述第一透明导电层和所述第二透明导电层之间，形成所述MIM电容器结构的中间介质层。
2.如权利要求1所述的MIM电容器结构，其特征在于，所述第一透明导电层和第二导电层的透光率的范围为：80％～100％。
3.如权利要求1所述的MIM电容器结构，其特征在于，所述第一透明导电层和第二导电层的电阻率的范围为1.5×10-4Ω·cm～3×10-4Ω·cm。
4.如权利要求1所述的MIM电容器结构，其特征在于，所述第一透明导电层和第二导电层的厚度范围为：75nm～225nm。
5.如权利要求1所述的MIM电容器结构，其特征在于，所述金属互连结构包括至少一层金属互连层，所述金属互连层包括氧化物层，所述氧化物层中形成至少一个金属互连线，所述金属互连线从所述金属互连层的上表面向下延伸；
所述金属图形为，位于最上层的所述金属互连层上表面的金属互连线图形。
6.如权利要求5所述的MIM电容器结构，其特征在于，所述金属互连层有多层，相邻所述金属互连层之间形成NDC层。
7.如权利要求5所述的MIM电容器结构，其特征在于，位于最上层的所述金属互连层上表面上形成NDC层。
8.一种用于制作如权利要求1～7中任一项所述MIM电容器结构的方法，其特征在于，所述MIM电容器的制作方法至少包括：
提供一金属互连结构，在所述金属互连结构的上表面中形成金属图形；
在所述金属互连结构的上表面制作由下至上依次层叠的NDC层、第一透明导电层、介电层和第二透明导电层；
在所述第二透明导电层的上表面制备第一光刻胶，对准所述金属图形进行针对所述第二透明导电层的光刻刻蚀工艺，形成MIM电容器结构的上极板；
制备第二光刻胶，对准所述金属图形进行针对所述第一透明导电层的光刻刻蚀工艺，形成MIM电容器结构的下极板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010527976.XA CN111653544A (zh) | 2020-06-11 | 2020-06-11 | Mim电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010527976.XA CN111653544A (zh) | 2020-06-11 | 2020-06-11 | Mim电容器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111653544A true CN111653544A (zh) | 2020-09-11 |
Family
ID=72349303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010527976.XA Pending CN111653544A (zh) | 2020-06-11 | 2020-06-11 | Mim电容器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111653544A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056455A (zh) * | 2023-03-27 | 2023-05-02 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| CN1815714A (zh) * | 2004-12-30 | 2006-08-09 | 美格纳半导体有限会社 | 半导体装置及其制造方法 |
| CN103594333A (zh) * | 2013-11-08 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种透明电容的制造方法 |
-
2020
- 2020-06-11 CN CN202010527976.XA patent/CN111653544A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| CN1815714A (zh) * | 2004-12-30 | 2006-08-09 | 美格纳半导体有限会社 | 半导体装置及其制造方法 |
| CN103594333A (zh) * | 2013-11-08 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种透明电容的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056455A (zh) * | 2023-03-27 | 2023-05-02 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| CN116056455B (zh) * | 2023-03-27 | 2023-08-11 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8916919B2 (en) | Interdigitated vertical native capacitor | |
| US7304339B2 (en) | Passivation structure for ferroelectric thin-film devices | |
| TW586223B (en) | Thin film transistor array panel and fabricating method thereof | |
| TWI355553B (en) | Pixel structure and method for manufacturing the s | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN110148631B (zh) | 显示面板及其制作方法以及显示装置 | |
| WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR100438160B1 (ko) | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 | |
| CN111653544A (zh) | Mim电容器及其制造方法 | |
| TWI352430B (en) | Lcd tft array substrate and fabricating method the | |
| JP2009117620A (ja) | 画像読取装置およびその製造方法 | |
| JP5369519B2 (ja) | コンデンサ | |
| CN107564854B (zh) | Oled背板制作方法 | |
| US7445949B2 (en) | Method of manufacturing semiconductor laser device structure | |
| CN110828487B (zh) | 一种显示基板及其制作方法、显示装置 | |
| JP5229775B2 (ja) | 液晶表示装置の製造方法 | |
| WO2013189139A1 (zh) | 非晶硅平板x射线传感器的制作方法 | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| JPH11202360A (ja) | 平面表示装置用アレイ基板、及びその製造方法 | |
| CN110993621A (zh) | 阵列基板及其制作方法 | |
| CN210052445U (zh) | 基底结构、显示面板及显示装置 | |
| CN112185887B (zh) | Mim电容的制造方法 | |
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| KR100464205B1 (ko) | 박막 트랜지스터 표시소자 및 그 제조방법 | |
| US9645457B2 (en) | Array substrate, display device, and method for manufacturing the array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200911 |
|
| RJ01 | Rejection of invention patent application after publication |