JP5229775B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP5229775B2
JP5229775B2 JP2007224357A JP2007224357A JP5229775B2 JP 5229775 B2 JP5229775 B2 JP 5229775B2 JP 2007224357 A JP2007224357 A JP 2007224357A JP 2007224357 A JP2007224357 A JP 2007224357A JP 5229775 B2 JP5229775 B2 JP 5229775B2
Authority
JP
Japan
Prior art keywords
pattern
region
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007224357A
Other languages
English (en)
Other versions
JP2008066723A5 (ja
JP2008066723A (ja
Inventor
昇 夏 崔
▲ぶん▼ 錫 呉
湘 甲 金
在 鎬 崔
有 光 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2008066723A publication Critical patent/JP2008066723A/ja
Publication of JP2008066723A5 publication Critical patent/JP2008066723A5/ja
Application granted granted Critical
Publication of JP5229775B2 publication Critical patent/JP5229775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Description

本発明は液晶表示装置の製造方法に関する。
一般に薄膜トランジスタ(TFT)は、液晶表示装置や有機発光表示装置(OLED)などの平板表示装置であり、各画素を独立的に駆動するためのスイッチング素子として用いられる。薄膜トランジスタを含む薄膜トランジスタ表示板は、薄膜トランジスタとこれに連結されている画素電極以外にも、薄膜トランジスタに走査信号を伝達する走査信号線(またはゲート線)とデータ信号を伝達するデータ線などを含む。
薄膜トランジスタは、ゲート線に連結されているゲート電極と、データ線に連結されているソース電極と、画素電極に連結されているドレーン電極及びゲート電極上に位置する半導体層などで構成され、ゲート線からの走査信号によってデータ線からのデータ信号を画素電極に伝達する。
ここで、薄膜トランジスタの画素電極とドレーン電極のように、保護膜により互いに分離されて上下構造を成す導電層間の電気的連結は接触孔を介して行われる。この時、液晶表示装置の保護膜は、薄膜トランジスタ上に設けられ、無機質で構成される保護膜として形成される。
一方、データ線の端部とドレーン電極上には保護膜が備えられ、ゲート線の端部上にはゲート絶縁膜及び保護膜が備えられる。
このように、データ線の端部、ゲート線の端部及びドレーン電極と保護膜上に配置する透明電極を電気的に連結するための接触孔を形成するために、保護膜上に感光膜としてエッチングマスクを形成する。そして、エッチングマスクを用いて保護膜をエッチングする。この時、前述したように、ゲート線端部の上にゲート絶縁膜がさらに形成されることによって、ゲート線の端部を露出する接触孔を形成する間にデータ線の端部及びドレーン電極はエッチング工程によって露出される。
そのために、データ線の端部及びドレーン電極を露出する保護膜の接触孔の断面積が上へ行くほど次第に小さくなる逆テーパ(taper)構造を有するため、接触孔と透明電極の接着が不安定となる。また、データ線の端部及びドレーン電極の表面が損傷されて、データ線の端部及びドレーン電極と接触して電気的に連結する透明電極の間の接触抵抗が増加して、液晶表示装置の電気的特性及び信頼性を低下させる。
本発明が目的とする技術的課題は、接触孔形成時に、ゲート線の端部に位置する保護膜の接触孔が逆テーパ構造を有することを防止し、エッチング工程によって露出される電極の露出時間を減らして電極の表面が損傷されることを防止し、液晶表示装置の電気的特性及び信頼性が低下することを防止することである。
本発明による液晶表示装置の製造方法は、絶縁基板上にゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に真性半導体層とドーピングされた半導体層を含む半導体層及びデータ層を順次に形成する段階と、前記データ層上に感光膜を形成する段階と、前記感光膜を所定の光マスクを介して露光及び現像して第1領域、前記第1領域より厚さが薄い第2領域、前記第2領域より厚さが薄い第3領域及び前記光マスクの光遮断層が存在しない第4領域を有する第1感光膜パターンを形成する段階と、前記第1感光膜パターンをマスクとして前記第4領域下の前記データ層、前記半導体層及び前記ゲート絶縁膜をエッチングする段階と、前記第1感光膜パターンをアッシングして前記第3領域下部の前記データ層を露出する第2感光膜パターンを形成する段階と、前記第2感光膜パターンをマスクとして、前記データ層及び前記半導体層をエッチングして予備ソースドレーンパターン及び端部を含むデータ線及び半導体パターンを形成する段階と、前記第2感光膜パターンをアッシングして前記第2領域下部の前記予備ソースドレーンパターンを露出する第3感光膜パターンを形成する段階と、前記第3感光膜パターンをマスクとして、前記露出された予備ソースドレーンパターンをエッチングしてソース及びドレーン電極を形成する段階及び前記第3感光膜パターンを除去する段階と、を含む。
前記所定の光マスクは、遮光領域、スリット領域、透過領域及び反透過領域を有することができる。
前記感光膜の露光及び現像時の前記遮光領域は前記第1領域、前記スリット領域は前記第2領域、前記反透過領域は前記第3領域、前記透過領域は前記第4領域と各々対応するように前記光マスクを配置できる。
前記第1感光膜パターンをマスクとして、前記第4領域下の前記データ層、前記半導体層及び前記ゲート絶縁膜をエッチングする段階と、前記第2感光膜パターンをマスクとして前記データ層及び前記半導体層をエッチングしてデータパターン及び半導体パターンを形成する段階と、第3感光膜パターンをマスクとして前記露出されたデータパターンをエッチングしてデータ線及びドレーン電極を形成する段階とで、各々前記ゲート絶縁膜を一部ずつ除去することによって完全に除去できる。
前記データ線及びドレーン電極上に保護膜を形成する段階と、前記保護膜をエッチングして前記ドレーン電極を露出する第1接触孔を形成する段階とをさらに含むことができる。
前記ゲート線は端部を含み、前記第1接触孔の形成段階で前記ゲートの端部を露出する第2接触孔を形成してもよい。
前記第1及び第2接触孔の断面積が上へ行くほど次第に広がる正テーパ(taper)構造でもよい。
前記ゲート絶縁膜は400乃至500Åの厚さで形成できる。
前記第1感光膜パターンをマスクとして、前記第4領域下の前記データ層、前記半導体層及び前記ゲート絶縁膜をエッチングする段階を経た後、前記第4領域と対応する前記ゲートの端部上の前記ゲート絶縁膜は500Å乃至800Åの厚さを有することができる。
前記第2感光膜パターンをマスクとして、前記データ層及び前記半導体層をエッチングしてデータパターン及び半導体パターンを形成する段階を経た後、前記ゲートの端部上の前記ゲート絶縁膜は200Å未満の厚さを有することができる。
絶縁基板上に形成されているゲート線、前記絶縁基板上に形成されて前記ゲート線の一部を露出する開口部を有するゲート絶縁膜、前記ゲート絶縁膜上に形成されて真性半導体層とドーピングされた半導体層を含む半導体層、前記半導体層上に形成されているデータ線、前記露出されたゲート線、前記ゲート絶縁膜及び前記データ線上に形成されて接触孔を有する保護膜を含み、前記開口部及び前記接触孔の断面積は上へ行くほど次第に広がる。
前記保護膜の接触孔は、前記ドレーン電極及び前記開口部によって露出されたゲート線を露出できる。
本発明により、4回写真エッチング工程を進行して液晶表示装置を製造する時、データパターン、半導体の突出部及び非晶質シリコンパターンを形成する前に、ゲート線端部、維持電極固定端付近の維持電極線、維持電極の自由端の直線部分上に存在するゲート絶縁膜を部分的に除去する。これによって、ゲート線端部、維持電極固定端の付近の維持電極線及び維持電極の自由端の直線部分とデータ線端部とドレーン電極上には共通的に保護膜が存在するので、以降のエッチング工程によって形成される接触孔を介してゲート線の端部、データ線の端部及びドレーン電極が露出される時間が殆ど同じである。従って、接触孔形成のためのエッチング工程進行時に、ゲート線の端部、データ線の端部及びドレーン電極の表面が損傷及び逆テーパ構造の形成を防止できるため、液晶表示装置の電気的特性及び信頼性を向上できる。
以下、添付図を参照して本発明の実施形態による液晶表示装置、及びその製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図面から多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって同じ構成については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直ぐ上”にある場合だけでなくその中間に他の部分がある場合も含む。一方、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。まず、図1乃至図3を参照して本発明の実施形態1による液晶表示装置の構造について詳細に説明する。
図1は本発明の実施形態1による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図2及び図3は図1に示した薄膜トランジスタ表示板を含む液晶表示装置を図1のII-II’線及びIII-III”線に沿って切断した断面図である。
図1乃至図3を参照すると、プラスチックで構成された絶縁基板110上に複数のゲート線121及び複数の維持電極線131が形成されている。
ゲート線121はゲート信号を伝達し、主に横方向に延びている。各ゲート線121は下に突出した複数のゲート電極124と他の層または外部駆動回路との接続のために面積が広い端部129を含む。ゲート信号を生成するゲート駆動回路(図示せず)は基板110上に付着される可撓性印刷回路膜(図示せず)上に装着されたり、基板110上に直接装着されたり、基板110に集積される。ゲート駆動回路が基板110上に集積されている場合にゲート線121が伸びてこれと直接連結される。
維持電極線131は所定の電圧を印加されて、ゲート線121と殆ど並んで延びた幹線とこれから分かれた複数対の維持電極133a、133bを含む。各々の維持電極線131は隣接した二つのゲート線121の間に位置し、幹線は二つのゲート線121のうちの下側に近い。維持電極133a、133b各々は、幹線と連結された固定端とその反対方向への自由端を有している。一方の維持電極133bの固定端は面積が広く、その自由端は直線部分と他の部分の二つに分かれる。しかし、維持電極線131の模様及び配置は多様に変更できる。
ゲート線121及び維持電極線131は、アルミニウム(Al)やアルミニウム合金などアルミニウム系金属、銀(Ag)や銀合金など銀系金属、銅(Cu)や銅合金など銅系金属、モリブデン(Mo)やモリブデン合金などモリブデン系金属、クロム(Cr)、タンタル(Ta)及びチタン(Ti)などで形成できる。しかし、これらは物理的性質が異なる二つの導電膜(図示せず)を含む多重膜構造を有することもできる。このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように低い比抵抗(resistivity)の金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで形成できる。これとは異なって、他の導電膜は他の物質、特にITO(indium tin oxide)及びIZO(indium zinc oxide)との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、チタン、タンタルなどで形成できる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム(合金)上膜及びアルミニウム(合金)下部膜とモリブデン(合金)上膜がある。しかし、ゲート導電体121、124及び維持電極線131はその他にも多様な金属と導電体で形成できる。
ゲート導電体121、124及び維持電極線131の側面は、基板110面に対して傾いており、その傾斜角は約30゜乃至約80゜であるのが望ましい。
ゲート導電体121、124及び維持電極線131上には窒化ケイ素(SiNx)または酸化ケイ素(SiOx)などで形成されたゲート絶縁膜140が形成されている。このようなゲート絶縁膜140は下部膜140p及び上膜140qで構成される。この時、ゲート絶縁膜140の下部膜140pが4,000Åの厚さを有する場合、ゲート絶縁膜140の上膜140qは500Åの厚さを有するのが望ましい。ゲート絶縁膜140はゲート線121の端部129を露出する複数の接触孔141、維持電極133bの固定端付近の維持電極線131の一部を露出する複数の接触孔143a、そして、維持電極133aの自由端の直線部分を露出する複数の接触孔143bを有する。
ゲート絶縁膜140上には多結晶シリコンで形成された複数の線状半導体151が形成されている。線状半導体151は主に縦方向に延びていて、ゲート電極124に向かって延びて突出した複数の突出部154を含む。
半導体151上には線状及び島型抵抗性接触部材161、165が順次に形成されている。
抵抗性接触部材161、165は、リンなどのn型またはホウ素(B)などのp型不純物が高濃度にドーピングされている非晶質シリコン及び多結晶シリコンなどの物質で形成されたり、シリサイドで形成される。線状抵抗性接触部材161は複数の突出部163を有していて、この突出部163と抵抗性接触部材165は対をなして半導体151の突出部154上に配置されている。
半導体151、154及び抵抗性接触部材161、165の側面も基板110面に対して傾いており、傾斜角は30゜乃至80゜程度である。
抵抗性接触部材161、165及びゲート絶縁膜140上には複数のデータ線171と複数のドレーン電極175が形成されている。
データ線171は、データ信号を伝達して主に縦方向に延びてゲート線121と交差する。各データ線171は、また、維持電極線131と交差して隣接した維持電極133a、133b群の間に存在する。各データ線171は、ゲート電極124に向かって延びた複数のソース電極173と他の層または外部駆動回路との接続のために面積が広い端部179を含む。データ信号を生成するデータ駆動回路(図示せず)は基板110上に付着される可撓性印刷回路膜(図示せず)上に装着されたり、基板110上に直接装着されたり、基板110に集積できる。データ駆動回路が基板110上に集積されている場合、データ線171が延びてこれと直接連結される。
ドレーン電極175はデータ線171と分離されていて、ゲート電極124を中心にソース電極173と対向する。
各ドレーン電極175は面積が広い一側端部と棒状の他側端部を有しており、棒状端部は曲がったソース電極173で一部囲まれている。
一つのゲート電極124、一つのソース電極173及び一つのドレーン電極175は、半導体151の突出部154と共に一つの薄膜トランジスタ(TFT)をなし、薄膜トランジスタのチャンネルはソース電極173とドレーン電極175の間の突出部154に形成される。
データ線171及びドレーン電極175は、モリブデン、クロム、タンタル及びチタンなど耐火性金属またはこれらの合金で形成されるのが望ましく、耐火性金属などの導電膜(図示せず)と低抵抗物質導電膜(図示せず)で構成される多層膜構造を有してもよい。多層膜構造の例としては、クロムまたはモリブデン(合金)下部膜とアルミニウム(合金)上膜の二重膜、モリブデン(合金)下部膜とアルミニウム(合金)中間膜とモリブデン(合金)上膜の三重膜がある。しかし、データ導電体171、175はその他にも多様な金属または導電体で形成できる。
データ導電体171、175も、その側面が基板110面に対し30゜乃至80゜程度の傾斜角に傾いた方が望ましい。
抵抗性接触部材161、165は、その下の半導体151とその上のデータ線171及びドレーン電極175の間にだけ存在して、これらの間の接触抵抗を低くする。
半導体151は、ソース電極173とドレーン電極175の間をはじめとしてデータ線171及びドレーン電極175で遮らずに露出された部分を有している。大体、データ線171の幅が線状半導体151の幅より小さいが、前記の説明のようにゲート線121と接する部分で幅が広くなり表面のプロファイルをスムースにすることでデータ線171は断線が防止される。
データ線171、ドレーン電極175及び露出された半導体151部分上には保護膜180が形成されている。
保護膜180は窒化ケイ素(SiNx)と酸化ケイ素(SiOx)などの無機絶縁物で構成される。
一方、この保護膜180は、有機絶縁物質で形成されたり、無機絶縁物で構成される下部保護膜及び有機絶縁物で構成される上保護膜(図示せず)として構成される。ここで、保護膜を構成する有機絶縁物は、感光性を有することができ、その比誘電率は約4.0以下であるのが望ましい。
保護膜180にはデータ線171の端部179とドレーン電極175を各々露出する複数の接触孔181、182、185とゲート線121の端部129を露出する複数の接触孔181、維持電極133bの固定端付近の維持電極線131一部を露出する複数の接触孔183a、そして、維持電極133aの自由端の直線部分を露出する複数の接触孔183bが形成されている。ここで、接触孔181、182、183a、183b、185の断面積は上へ行くほど次第に広がる。つまり、接触孔181、182、183a、183b、185の側壁は図2及び図3に示した‘A’部分及び‘C’部分のような正テーパ(taper)構造を有する。
ここでゲート線121の端部129を露出する複数の接触孔181、維持電極133bの固定端付近の維持電極線131一部を露出する複数の接触孔183a、そして維持電極133aの自由端の直線部分を露出する複数の接触孔183bは、ゲート絶縁膜140が有する接触孔141、143a、143bの中に位置する。この時、接触孔141、143a、143bの側壁も、図3に示した‘B’部分のような正テーパ構造で構成される。
保護膜180上には複数の画素電極191、複数の連結橋83及び複数の接触補助部材81、82が形成されている。これらはITOまたはIZOなどの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属で形成できる。
この時、前述した接触孔181、182、185の正テーパ構造は、複数の画素電極191、複数の連結橋83及び複数の接触補助部材81、82の表面の凹凸を緩るやかにして、配線の断線を防止するためである。
画素電極191は、接触孔185を介してドレーン電極175と物理的・電気的に連結されており、ドレーン電極175からデータ電圧の印加を受ける。データ電圧が印加された画素電極191は、共通電圧が印加される他の表示板(図示せず)の共通電極(図示せず)と共に、電場を生成することによって二つの電極の間の液晶層(図示せず)の液晶分子の方向を決定する。このように決定された液晶分子の方向によって液晶層を通過する光の偏光が変わる。画素電極191と共通電極は、キャパシタ(以下、「液晶キャパシタ」という)を構成して、薄膜トランジスタが遮断された後にも印加された電圧を維持する。
画素電極191は、維持電極133a、133bをはじめとする維持電極線131と重なる。画素電極191及びこれと電気的に連結されたドレーン電極171が維持電極線131と重なって形成するキャパシタを「ストレージキャパシタ」とし、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
接触補助部材81、82は各々接触孔181、182を介してゲート線121の端部129及びデータ線171の端部179と連結される。接触補助部材81、82はデータ線171及びゲート線121の端部179、129と外部装置との接着性を補完してこれらを保護する。
連結橋83はゲート線121を横切って、ゲート線121を間に置いて反対方向に位置する接触孔183a、183bを介して維持電極線131の露出された部分と維持電極133bの自由端の露出された端部に連結されている。維持電極133a、133bをはじめとする維持電極線131は、連結橋83と共にゲート線121やデータ線171または薄膜トランジスタの欠陥を修理するのに用いられる。
以下、このような図1乃至図3に示した液晶表示装置用薄膜トランジスタ表示板を本発明の実施形態1によって製造する方法について、図4乃至図22を参照して詳細に説明する。
図4、図17及び図20は、図2及び図3に示した薄膜トランジスタ表示板を本発明の実施形態1によって製造する中間段階においての薄膜トランジスタ表示板の配置図であり、図5及び図6は、図4に示した薄膜トランジスタ表示板をV-V’線及びVI-VI’線に沿って切断した断面図であり、図7、図9、図11、図13及び図15は、図5に示した薄膜トランジスタ表示板を形成する中間段階を説明する図面であり、図8、図10、図12、図14及び図16は、図6に示した薄膜トランジスタ表示板を形成する中間段階を説明する図面であり、図18及び図19は、図17に示した薄膜トランジスタ表示板をXVIII-XVIII’線及びXIX-XIX’線に沿って切断した断面図であり、図21及び図22は、図20に示した薄膜トランジスタ表示板をXXI-XXI’線及びXXII-XXII’線に沿って切断した断面図である。
まず、図4乃至図6に示したように、ガラスまたはプラスチックなどで形成された絶縁基板110上に金属膜をスパッタリングなどで積層した後、写真エッチングしてゲート電極124及び端部129を含む複数のゲート線121と維持電極133a、133bを含む複数の維持電極線131を形成する。
次に、図7及び図8に示したように、ゲート線121と維持電極線131及び基板110上にゲート絶縁膜140を形成する。この時、ゲート絶縁膜140は窒化ケイ素または酸化ケイ素で構成され、基板110上に順次に形成された下部膜140pと上膜140qを含む。ここで、下部膜140pは4,000Åの厚さを有し、上部膜140qは500Åの厚さを有することができる。
次に、不純物がドーピングされない真性非晶質シリコン(a-Si)層150及び不純物がドーピングされた非晶質シリコン(n+-Si)160層を化学気相蒸着(PECVD)方法で形成する。真性非晶質シリコン層150は水素化非晶質シリコンなどで形成し、不純物がドーピングされた非晶質シリコン層160はリン(P)などのn型不純物が高濃度にドーピングされた非晶質シリコンまたはシリサイドで形成する。
不純物がドーピングされた非晶質シリコン層160上にモリブデンなどの金属で構成されたデータ層170を連続的に形成する。
次に、図9及び図10に示したように、データ層170上に感光膜50を形成し、感光膜50上に光マスク40を整列する。
光マスク40は透明の基板41とその上の不透明な光遮断層42を含み、遮光領域(BA)、投光領域(TA)、透過領域(HA)及びスリット領域(SA)に分けられる。
光遮断層42は遮光領域(BA)及び透過領域(HA)全体に存在し、投光領域(TA)には全くなくて、スリット領域(SA)では所定間隔に配置された複数の帯状を有し、複数のスリットを形成する。また、透過領域(HA)の光遮断層42は、遮光領域(BA)に比べて薄く形成されており、この部分を通過する光量は、投光領域(TA)を通過する光量より少なく、スリット領域(SA)を通過する光量より多い。光遮断層42はクロムなどの金属で構成できる。
このような光マスク40を通過して感光膜50に光を照射した後に現像すると、一定強度以上の光に露出された感光膜50の部分がなくなる。具体的には、感光膜50で遮光領域(BA)と対向する部分はそのまま残って、投光領域(TA)と対向する部分は全てなくなる。そして、感光膜50は透過領域(HA)と対向する部分で上部がなくなり、厚さが半分近く減って、スリット領域(SA)と対向する部分では透過領域(HA)より露光量が少ないため、残留する感光膜の厚さが透過領域(HA)と対向する部分より厚い。図面の斜線の部分51は、現像後になくなる感光膜50部分を示して、その他の部分52は現像後に残る感光膜50部分を示した。
このような現像工程が終わると、図11及び図12に示したように、感光膜52をマスクとして、露出されているデータ層170をエッチングして、順次にドーピングされた非晶質シリコン層160、真性非晶質シリコン層150及びゲート絶縁膜140をエッチングする。この時、ゲート線121の端部129上には、約500Å乃至800Å程度のゲート絶縁膜140の下部膜140pが残っている。
次に、図13及び図14に示したように、感光膜52をアッシングしてデータ層170を露出する。この段階で透過領域(HA)と対向した感光膜52部分は全て除去されて、遮光領域(BA)及びスリット領域(SA)と対向した感光膜53が残る。感光膜53は除去された透過領域(HA)と対向した感光膜52の厚さほどの上部がなくなった厚さを有する。
次に、感光膜53をマスクとして、データ層170、ドーピングされた非晶質シリコン層160及び真性非晶質シリコン層150を除去して予備ソースドレーンパターン174及びデータ線171の端部179を有するデータ線171、ドーピングされた非晶質シリコンパターン164及び半導体151の突出部154を形成する。ここで、予備ソースドレーンパターン174は、ソース電極とドレーン電極が互いに連結されている状態の導電パターンをいう。この時、ゲート絶縁膜140一部の厚さが除去されてゲート線121端部129上に存在するゲート絶縁膜140の下部膜140pは約200Å未満の厚さを有する。
その後、図15及び図16に示したように、感光膜53をエッチングしてスリット領域(SA)と対向した感光膜53部分が予備ソースドレーンパターン174を露出させる。それにより、スリット領域(SA)と対向した感光膜53部分は全て除去されて、遮光領域(BA)と対向した感光膜54が残る。ここで、感光膜54は除去されたスリット領域(SA)と対向した感光膜53の厚さに該当する上の部分がなくなった厚さを有する。
このような感光膜54をマスクとして、露出された予備ソースドレーンパターン174及びドーピングされた非晶質シリコンパターン164を順次にエッチングして半導体151の突出部154を露出させる。この時、予備ソースドレーンパターン174がパターニングされることによって、図17乃至図19に示したようなデータ線171のソース電極173とドレーン電極175が形成される。
ドーピングされた非晶質シリコンパターン164のエッチングは過食角(over etching)工程で進行される。この過食角工程によってゲート絶縁膜140が所定の厚さだけ除去されるが、この時、ゲート線121端部129上に存在するゲート絶縁膜140の下部膜140pが完全に除去されて接触孔141を形成する。
次に、感光膜54を除去する。
その次に、図20乃至22に示したように、ゲート絶縁膜140、ゲート線121の端部129、データ線171及びドレーン電極175上に保護膜180を形成した。この時、保護膜180は窒化ケイ素(SiNx)と酸化ケイ素(SiOx)などの無機絶縁物で構成された。しかし、保護膜180は無機絶縁物で構成された下部保護膜及び有機絶縁物で構成された上部保護膜で構成できて、有機絶縁物だけで構成することもできる。ここで、上部保護膜の有機絶縁物は感光性を有することができ、その比誘電率は約4.0以下であるのが望ましい。
その後、保護膜180をエッチングしてゲート線121の端部129、データ線171の端部179、維持電極133b固定端付近の維持電極線131の一部を露出する複数の接触孔183a、維持電極133aの自由端の直線部分を露出する複数の接触孔183b及びドレーン電極175を露出する接触孔181、182、183a、183b、185を形成する。
従来、保護膜180はデータ線171端部179、ドレーン電極175及びゲート線121端部129上に共通的で存在するが、ゲート絶縁膜140はゲート線121端部129上、維持電極133b固定端付近の維持電極線131上、維持電極133aの自由端の直線部分上に存在した。従って、一般の写真エッチング方法を用いて接触孔181、182、183a、183b、185を形成する場合、保護膜180が全て除去されてデータ線171の端部179とドレーン電極175が露出された以降にもゲート線121端部129上のゲート絶縁膜140を除去するため、さらにエッチングを進行しなければならない。この時、露出されたデータ線171の端部179及びドレーン電極175がエッチング工程に露出されるため、データ線171の端部179及びドレーン電極175の表面が損傷されて、保護膜180に形成される接触孔185は上へ行くほど断面積が次第に小さくなる逆テーパ(taper)構造を構成する。これと共に、薄膜の構成物質が互いに異なる窒化ケイ素及び酸化ケイ素に構成されたゲート絶縁膜140は界面状態が不安定である。従って、ゲート絶縁膜140が形成される接触孔181、183a、183bも上へ行くほど断面積が次第に小さくなる逆テーパ構造となる。
そのために液晶表示装置の抵抗増加及び他の層との接触界面特性が低下して電気的特性及び信頼性が低下する。
しかし、本発明では4回写真エッチング工程を進行して液晶表示装置製造する時、データパターン174、半導体151の突出部154及び非晶質シリコンパターン164を形成する前に、ゲート線121端部129、維持電極133bの固定端付近の維持電極線131の一部、維持電極133aの自由端の直線部分上に存在するゲート絶縁膜140を部分的に除去して、接触孔141、143a、143bを形成する。従って、ゲート線121の端部129、データ線171の端部179及びドレーン電極175上には共通的に保護膜180だけが存在する。これによって、エッチング工程によって形成される接触孔181、182、183a、183b、185を介してゲート線121の端部129、データ線171の端部179、維持電極133b固定端付近の維持電極線131の一部、維持電極133aの自由端の直線部分及びドレーン電極175が露出される時間が略同じである。そのために、接触孔181、182、183a、183b、185形成のためのエッチング工程進行時に、ゲート線121の端部129、データ線の端部179及びドレーン電極175の表面損傷及び逆テーパ構造になることを防止できるため、液晶表示装置の電気的特性、接触界面特性及び信頼性を向上できる。
最後に図1乃至図3に示したように、接触孔181、182、183a、183b、185及び保護膜180上に、ITOまたはIZOなどの透明電極をスパッタリングで積層し、写真エッチング工程で、複数の画素電極191、連結橋83及び接触部材81、82を形成する。
以上、本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されることなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も、本発明の権利範囲に属する。
本発明の実施形態1による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図1に示した薄膜トランジスタ表示板を含む液晶表示装置を図1のII-II’線に沿って切断した断面図である。 図1に示した薄膜トランジスタ表示板を含む液晶表示装置を図1のIII-III’線に沿って切断した断面図である。 図2及び図3に示した薄膜トランジスタ表示板を本発明の実施形態1によって製造する中間段階においての薄膜トランジスタ表示板の配置図である。 図4に示した薄膜トランジスタ表示板をV-V’線に沿って切断した断面図である。 図4に示した薄膜トランジスタ表示板をVI-VI’線に沿って切断した断面図である。 図5に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図6に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図5に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図6に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図5に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図6に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図5に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図6に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図5に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図6に示した薄膜トランジスタ表示板を形成する中間段階を説明するための図面である。 図2及び図3に示した薄膜トランジスタ表示板を本発明の実施形態1によって製造する中間段階においての薄膜トランジスタ表示板の配置図である。 図17に示した薄膜トランジスタ表示板をXVIII-XVIII’線に沿って切断した断面図である。 図17に示した薄膜トランジスタ表示板をXIX-XIX’線に沿って切断した断面図である。 図2及び図3に示した薄膜トランジスタ表示板を本発明の実施形態1によって製造する中間段階においての薄膜トランジスタ表示板の配置図である。 図20に示した薄膜トランジスタ表示板をXXI-XXI’線に沿って切断した断面図である。 図20に示した薄膜トランジスタ表示板をXXII-XXII’線に沿って切断した断面図である。
符号の説明
51、52、53、54 フォトレジストパターン
83 連結橋
110 絶縁基板
120 ゲート層
121 ゲート線
124 ゲート電極
131 維持電極線
133a、133b 維持電極
140 ゲート絶縁膜
150 真性非晶質シリコン層
154 半導体層
160 不純物非晶質シリコン層
171 データ線
173 ソース電極
175 ドレーン電極
180 保護膜
191 画素電極
81、82 接触補助部材

Claims (9)

  1. 絶縁基板上にゲート線を形成する段階と、
    前記ゲート線上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に真性半導体層とドーピングされた半導体層を含む半導体層及びデータ層を順次に形成する段階と、
    前記データ層上に感光膜を形成する段階と、
    前記感光膜を所定の光マスクを介して露光及び現像して、第1領域、前記第1領域より厚さが薄い第2領域、前記第2領域より厚さが薄い第3領域及び前記光マスクの光遮断層が存在しない第4領域を有する第1感光膜パターンを形成する段階と、
    前記第1感光膜パターンをマスクとして、前記第4領域下部の前記データ層、前記半導体層及び前記ゲート絶縁膜をエッチングする段階と、
    前記第1感光膜パターンをアッシングして、前記第3領域下部の前記データ層を露出する第2感光膜パターンを形成する段階と、
    前記第2感光膜パターンをマスクとして、前記データ層及び前記半導体層をエッチングし、予備ソースドレーンパターン及び端部を含むデータ線、及び半導体パターンを形成する段階と、
    前記第2感光膜パターンをアッシングして、前記第2領域下部の前記予備ソースドレーンパターンを露出する第3感光膜パターンを形成する段階と、
    前記第3感光膜パターンをマスクとして、前記露出された予備ソースドレーンパターンをエッチングしてソース及びドレーン電極を形成する段階と、
    前記第3感光膜パターンを除去する段階と、
    を含み、
    前記第1感光膜パターンをマスクとして、前記第4領域下の前記データ層、前記半導体層及び前記ゲート絶縁膜をエッチングする段階と、前記第2感光膜パターンをマスクとして前記データ層及び前記半導体層をエッチングしてデータパターン及び半導体パターンを形成する段階と、第3感光膜パターンをマスクとして前記露出されたデータパターンをエッチングしてデータ線及びドレーン電極を形成する段階とにおいて、各々前記ゲート絶縁膜を一部ずつ除去することによって完全に除去することを特徴とする液晶表示装置の製造方法。
  2. 前記所定の光マスクは、遮光領域、スリット領域、透過領域及び透過領域を有することを特徴とする請求項1に記載の液晶表示装置の製造方法。
  3. 前記感光膜の露光及び現像時の前記遮光領域は前記第1領域、前記スリット領域は前記第2領域、前記透過領域は前記第3領域、前記透過領域は前記第4領域と各々対応するように前記光マスクを配置することを特徴とする請求項2に記載の液晶表示装置の製造方法。
  4. 前記データ線及びドレーン電極上に保護膜を形成する段階と、
    前記保護膜をエッチングして前記ドレーン電極を露出する第1接触孔を形成する段階と、をさらに含むことを特徴とする請求項1〜3のいずれか一項に記載の液晶表示装置の製造方法。
  5. 前記ゲート線は端部を含み、前記第1接触孔の形成段階において、前記ゲート線の端部を露出する第2接触孔を形成することを特徴とする請求項に記載の液晶表示装置の製造方法。
  6. 前記第1及び第2接触孔の断面積が上へ行くほど次第に広がる正テーパ構造を成していることを特徴とする請求項4または5に記載の液晶表示装置の製造方法。
  7. 前記ゲート絶縁膜は、400乃至500Åの厚さで形成することを特徴とする請求項1〜6のいずれか一項に記載の液晶表示装置の製造方法。
  8. 前記第1感光膜パターンをマスクとして、前記第4領域下の前記データ層、前記半導体層及び前記ゲート絶縁膜をエッチングする段階を経た後、前記第4領域と対応する前記ゲート線の端部上の前記ゲート絶縁膜は、500Å乃至800Åの厚さを有することを特徴とする請求項1〜のいずれか一項に記載の液晶表示装置の製造方法。
  9. 前記第2感光膜パターンをマスクとして、前記データ層及び前記半導体層をエッチングしてデータパターン及び半導体パターンを形成する段階を経た後、前記ゲート線の端部上の前記ゲート絶縁膜は200Å未満の厚さを有することを特徴とする請求項に記載の液晶表示装置の製造方法。
JP2007224357A 2006-09-05 2007-08-30 液晶表示装置の製造方法 Active JP5229775B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060085089A KR101282404B1 (ko) 2006-09-05 2006-09-05 액정 표시 장치의 제조 방법
KR10-2006-0085089 2006-09-05

Publications (3)

Publication Number Publication Date
JP2008066723A JP2008066723A (ja) 2008-03-21
JP2008066723A5 JP2008066723A5 (ja) 2011-08-11
JP5229775B2 true JP5229775B2 (ja) 2013-07-03

Family

ID=38611036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224357A Active JP5229775B2 (ja) 2006-09-05 2007-08-30 液晶表示装置の製造方法

Country Status (6)

Country Link
US (1) US7868958B2 (ja)
EP (1) EP1898255B1 (ja)
JP (1) JP5229775B2 (ja)
KR (1) KR101282404B1 (ja)
CN (1) CN101221925B (ja)
DE (1) DE602007014301D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522615B1 (ko) * 2008-11-05 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR102479019B1 (ko) 2015-03-05 2022-12-19 삼성디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP2001133804A (ja) 1999-10-29 2001-05-18 Fujitsu Ltd 液晶表示装置の製造方法
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4565799B2 (ja) 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP2004212933A (ja) 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499376B1 (ko) * 2003-10-10 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
KR101003577B1 (ko) * 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법
KR100675634B1 (ko) 2003-12-30 2007-02-01 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR20050105422A (ko) 2004-05-01 2005-11-04 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101126396B1 (ko) 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101061844B1 (ko) 2004-06-29 2011-09-02 삼성전자주식회사 박막 표시판의 제조 방법
KR20060023716A (ko) 2004-09-10 2006-03-15 삼성전자주식회사 반사-투과형 액정표시장치의 제조방법
KR100640620B1 (ko) * 2004-12-27 2006-11-02 삼성전자주식회사 트윈비트 셀 구조의 nor형 플래쉬 메모리 소자 및 그제조 방법
TWI368327B (en) * 2005-01-17 2012-07-11 Samsung Electronics Co Ltd Optical mask and manufacturing method of thin film transistor array panel using the optical mask
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
EP1898255A1 (en) 2008-03-12
US7868958B2 (en) 2011-01-11
EP1898255B1 (en) 2011-05-04
KR20080021909A (ko) 2008-03-10
CN101221925B (zh) 2011-06-29
CN101221925A (zh) 2008-07-16
DE602007014301D1 (de) 2011-06-16
US20080106685A1 (en) 2008-05-08
KR101282404B1 (ko) 2013-07-04
JP2008066723A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101090249B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP2006201789A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
JP5229775B2 (ja) 液晶表示装置の製造方法
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101458898B1 (ko) 표시 장치 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100951354B1 (ko) 박막 트랜지스터 표시판
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080049985A (ko) 액정 표시 장치 및 그 제조 방법
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20080027582A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060125254A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060012388A (ko) 박막 트랜지스터 표시판
KR20080011748A (ko) 액정 표시 장치의 제조 방법
KR20060058967A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070019456A (ko) 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5229775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250