KR20060012388A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060012388A
KR20060012388A KR1020040061067A KR20040061067A KR20060012388A KR 20060012388 A KR20060012388 A KR 20060012388A KR 1020040061067 A KR1020040061067 A KR 1020040061067A KR 20040061067 A KR20040061067 A KR 20040061067A KR 20060012388 A KR20060012388 A KR 20060012388A
Authority
KR
South Korea
Prior art keywords
conductor
data line
gate
line
thin film
Prior art date
Application number
KR1020040061067A
Other languages
English (en)
Inventor
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040061067A priority Critical patent/KR20060012388A/ko
Publication of KR20060012388A publication Critical patent/KR20060012388A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Abstract

박막 트랜지스터의 표시판에는 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선을 덮는 게이트 절연막, 상기 게이트 절연막 상부에 형성되어 있는 반도체, 상기 게이트 절연막 상부에 형성되어 있으며, 상기 게이트선과 교차하고, 상기 반도체층을 덮고 있는 데이터선 및 상기 데이터선과 분리되어 있는 드레인 전극, 상기 데이터선 및 상기 드레인 전극을 덮고 있으며, 상기 드레인 전극 일부를 드러내는 제1 접촉 구멍을 가지는 절연막, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있으며, 상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극과, 상기 데이터선 상부에 형성된 제 1도전층과, 상기 화소 전극의 가장자리와 중첩하며 상기 데이터선과 나란히 배치되어 있는 제2 도전층을 가진다.
화소 전극, 기생용량, 데이터선, 화질개선

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREFOR}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4 및 도 5는 본 발명의 다른 실시예에 따른 투명 도전체의 배치도이고,
도 7는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 8a 및 도 8b 각각 도 7에 도시한 박막 트랜지스터 표시판을 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이고,
도 9은 본 발명의 다른 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 10a 및 7b는 각각 도 9에서 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이며,
도 11a 및 8b는 각각 도 9에서 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도로서, 도 10a 및 도 10b 다음 단계에서의 단면도이고,
도 12a 및 9b는 각각 도 9에서 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도로서, 도 11a 및 도 11b 다음 단계에서의 단면도이고,
도 13은 도 12a 및 도 12b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 14a 및 11b는 각각 도 13에서 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 15는 도 14a 및 도 14b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 16a 및 13b는 각각 도 15에서 XIIIa-XIIIa' 선 및 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이고,
110: 기판 121: 게이트선
124: 게이트 전극 140: 게이트 절연막
151, 154: 반도체 161, 163, 165: 저항성 접촉 부재
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍 190: 화소 전극
81, 82: 접촉 보조 부재
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
박막 트랜지스터에는 비정질 규소를 채용한 것과 다결정 규소를 채용한 것이 있는데, 비정질 규소를 채용한 박막 트랜지스터를 구비한 표시판의 통상적인 층상 구조를 보면 게이트선이 가장 하부에 위치하고, 그 위에 게이트 절연막, 진성 비정질 규소층, 불순물 비정질 규소층, 데이터선, 보호막, 화소 전극의 순서로 차례로 쌓이며 이 표시판을 박막 트랜지스터 표시판이라고 한다.
이러한 박막 트랜지스터 표시판 중에서, 4장의 마스크를 사용하는 공정 및 기타 다른 공정으로 제조된 표시판은 데이터선 하부에 비정질 규소층이 부가적으로 구비되어 있는 구조를 가지고 있다. 이 경우 박막 트랜지스터 표시판의 하부에 위치한 백라이트에서 나온 빛에 의해 비정질 규소층에 전류가 여기되어 흐르게 된다. 특히, 디밍(dimming)에 의해 주기적으로 백라이트의 휘도가 변하면, 비정질 규소층에 여기되는 전류의 양이 달라지고 이에 따라 비정질 규소층 부근에 있는 화소 전극의 전압이 변화하며, 이 때문에 이른바 워터폴(waterfall)이라고 하는 디스플레이 불량이 발생한다.
이러한 문제점을 해결하기 위해, 데이터선 하부에 게이트선과 동일한 층으로 광차단막을 형성하는 방법이 있다. 이 구조의 경우, 광차단막이 백라이트로부터 나온 빛을 근원적으로 차단하여 비정질 규소층에 미치지 못하도록 하여 워터폴 불량을 해결할 수 있다.
한편 고정세 구조에서 고개구율을 구현하기 위해, 화소 전극과 데이터선의 사이에 부유하는(floating) 차광층을 형성하는 구조가 제시되어 있다. 이때 이러한 차광층도 게이트선과 동일한 층으로 만들어진다.
이러한 두 가지 구조의 광차단막(또는 차광층), 즉, 백라이트 빛을 막아주는 데이터선 하부의 차광층과 화소 전극과 데이터선 사이의 부유하는 차광층을 모두 형성할 경우, 두 차광층이 같은 평면에 위치하므로 두 차광층 사이의 간격을 적절하게 유지하여야 한다. 그렇지 않을 경우 두 차광층이 단락(short)되어 시인성이 나빠질 수 있다.
본 발명이 이루고자 하는 한 기술적 과제는 백라이트의 디밍(dimming)에 의한 주기적 휘도 변화가 광학적 간섭을 일으키는 워터폴(Waterfall) 불량을 해결하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기의 문제를 해결하면서 동시에, 고개구율 구조 실현이 가능한 구조를 가지는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 문제점을 해결하기 위하여 데이터선의 상부에 도전체를 둔다. 그러면 데이터선에 형성된 전기장에 의해서 도전체에도 전기장이 형성되고, 이 전기장에 의해서 백라이트의 온오프에 관계 없이 반도체층에 전자-정공 쌍이 생성되어 백라이트의 온오프에 따른 반도체층의 전자-정공의 변동이 없어진다. 백라이트가 온/오프 상태에 상관없이, 항상 온(on) 상태를 유지하는 효과를 보여, 워터폴 불량을 개선한다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은, 기판,
상기 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 제2 신호선, 상기 제2 신호선 위에 형성되어 있는 제 2절연막, 상기 제2 절연막 위에 형성되어 있는 화소 전극, 그리고 상기 제2 절연막 위에 형 성되어 있으며 적어도 일부가 상기 제2 신호선과 중첩되어 있는 도전체를 포함한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 차광 부재(128)가 형성되어 있다.
게이트 신호를 전달하는 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.
각 차광 부재(128)는 게이트선(121)과 분리되어 부유 상태에 있으며 인접한 두 게이트선(121)의 사이에 세로 방향으로 뻗어 있다.
게이트선(121) 및 차광 부재(128)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄 등으로 이루어지는 것이 바람직하다. 그러나 이들은 물리적 성질이 다른 두 개의 막을 포함할 수도 있다. 그 중 하나는 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어지며, 다른 하나는 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴, 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬 등으로 이루어진다. 크롬 하부막과 알루미늄-네오디뮴(Nd) 합금 상부막의 조합 및 알루미늄-네오디뮴 합금 상부막과 몰리브덴 상부막의 조합이 그 예이다.
게이트선(121) 및 차광 부재(128)의 측면은 기판(110)의 표면에 대하여 각각 경사져 있으며 그 경사각은 약 30-80°이다.
게이트선(121) 및 차광 부재(128) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 인접한 두 차광 부재(128)의 사이에 배치되어 있으며, 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 크롬이나 몰리브덴 등의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어지는 것이 바람직하지만, 게이트선(121)과 마찬가지로 저저항 금속막과 접촉용 금속막의 이중막으로 이루어질 수도 있다.
데이터선(171)과 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며 데이터선(171) 아래에 위치한 부분은 데이터선(171)보다 폭이 커서 바깥으로 튀어나와 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 유기물이나 질화규소 또는 산화규소 같은 무기물로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
접촉 구멍(181, 182, 185)에서는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열의 도전막이 드러나지 않는 것이 바람직하므로, 알루미늄막이 위에 위치한 다층막 구조의 경우 접촉 구멍(181, 182, 185)에서 알루미늄막이 제거되어 있는 것이 바람직하다.
보호막(180) 위에는 IZO, ITO, a-ITO 또는 이들의 조합으로 이루어진 복수의 화소 전극(pixel electrode)(190), 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 복수의 투명 도전체(198)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
화소 전극(190)의 경계선은 광차단용 도전체(178)의 상부에 위치하지만 그렇지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 및 데이터선(171)의 각 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
투명 도전체(198)는 인접한 두 게이트선(121)의 사이의 데이터선(171) 위에 위치하며 데이터선(171) 아래의 선형 반도체(151)보다 폭이 커서 반도체(151)를 완전히 덮는다.
이러한 구조에서 데이터선(171)이 생성하는 전계는 투명 도전체(198)에 전하의 분포를 바꾸고 이에 따라 투명 도전체(198)는 전계를 생성하게 되며 이 전계는 반도체(151)의 비정질 규소에 전자-정공 쌍을 형성한다. 따라서 반도체(151)에는 항상 백라이트가 빛을 비추고 있는 것처럼 광전류가 흐르며, 이에 따라 백라이트의 온오프에 따라 광전류의 크기가 달라지는 현상이 줄고 이에 따라 워터폴 현상이 줄어든다.
또한 데이터선(171)의 단선 시에 단선된 지점의 양단을 레이저로 조사하여 투명 도전체(198)를 데이터선(171)과 연결하여 데이터 신호의 우회 통로로 의 대용으로 사용할 수 있다.
이러한 투명 도전체(198)는 여러 가지 변형된 형태를 가질 수 있는데, 예를 들면, 도 4에 도시한 것처럼, 불순물 도전체에 의하여 투명 도전체(198)가 다른 표시판의 공통 전극과 단락되어 불량이 생기는 것을 방지하기 위하여 인접한 두 게이 트선(121) 사이에 존재하는 투명 도전체(198)를 여러 개로 분리할 수 있다. 또한 도 5에 도시한 것처럼, 데이터선(171)과 투명 도전체(198) 사이의 기생 용량을 줄이기 위하여 투명 도전체(198)의 가운데 부분을 절개(198a)해 낼 수 있다. 또한 도 6에 도시한 것처럼, 투명 도전체(198)가 보호막(180)에 뚫린 접촉 구멍(188)을 통하여 데이터선(171)과 연결될 수 있다. 이러한 경우에도 도 4 내지 도 7에 도시한 것처럼 투명 도전체(198)는 데이터선(171)의 바깥으로 노출된 반도체(151) 부분을 덮는 것이 바람직하다.
다음으로, 도 7, 도 8a 및 도 8b를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 7는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8a 및 도 8b 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 8b에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 거의 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 차광 부재(128)가 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82) 및 복수의 투명 도전체(198)가 형성되어 있다.
그러나 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판과 달리, 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다. 단, 도 7 내지 도 8b에서는 공정 조건으로 인하여 반도체(151)의 폭이 데이터선(171) 및 드레인 전극(175)의 폭보다 커서 이들의 바깥으로 노출된 구조를 보여주고 있다.
그러면, 도 7 내지 도 8b의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 9 내지 도 16b 및 도 7 내지 도 8b를 참조하여 상세하게 설명한다.
도 9은 본 발명의 다른 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 10a 및 도 10b는 각각 도 9에서 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이며, 도 11a 및 도 11b는 각각 도 9에서 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도로서 도 10a 및 도 10b 다음 단계에서의 단면도이고, 도 12a 및 도 12b는 각각 도 9에서 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도로서 도 11a 및 도 11b 다음 단계에서의 단면도이고, 도 13은 도 12a 및 도 12b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 14a 및 도 14b는 각각 도 13에서 XIVa-XIVa' 선 및 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고, 도 15는 도 14a 및 도 14b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16a 및 도 16b는 각각 도 15에서 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 9, 도 10a 및 도 10b에 도시한 바와 같이, 절연 기판(110) 위에 도전 물질을 적층하고 사진 식각 공정으로 패터닝하여 복수의 게이트 전극(124)을 각각 포함하는 복수의 게이트선(121) 및 복수의 차광 부재(128)를 형성한다.
도 11a 및 도 11b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 스퍼터링 따위의 방법으로 적층하여 도전체층(170)을 형성한 다음 그 위에 감광막을 1 μm 내지 2 μm의 두께로 도포한 후, 그 후, 광마스크(도시하지 않음)를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(52, 54)을 형성한다.
이때 현상된 감광막의 두께는 위치에 따라 다른데, 감광막은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. A 영역(이하 배선 영역이라 함)에 위 치한 제1 부분과 C 영역(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고 B 영역(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
따라서 일련의 식각 단계를 통하여 도 13, 도 14a 및 도 14b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거, (2) 채널 영역(C)에 위치한 감광막의 제2 부 분(54) 제거, (3) 채널 영역(C)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고 (4) 배선 영역(A)에 위치한 감광막의 제1 부분(52) 제거.
다른 예는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170)의 제3 부분 제거,(2) 채널 영역(C)에 위치한 감광막의 제2 부분(54) 제거, (3) 기타 영역(B)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거, (4) 채널 영역(C)에 위치한 도전체층(170)의 제2 부분 제거,(5) 배선 영역(A)에 위치한 감광막의 제1 부분(52) 제거, 그리고 (6) 채널 영역(C)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
여기에서는 첫 번째 예에 대하여 설명한다.
먼저, 도 12a 및 도 12b에 도시한 것처럼, 기타 영역(B)에 노출되어 있는 도전체층(170)을 습식 또는 건식으로 식각하여 제거하여 하부의 불순물 비정질 규소층(160) 제3 부분을 노출시킨다. 알루미늄 계열의 도전막은 주로 습식 식각을 적용하며, 몰리브덴 계열의 도전막은 습식 및 건식 식각을 선택적으로 적용할 수 있다.
도면 부호 174는 데이터선(171)과 드레인 전극(175)이 아직 붙어 있는 상태의 도전체이다. 건식 식각을 사용하는 경우에 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
이어, 기타 영역(B)에 위치한 불순물 비정질 규소층(160) 및 그 하부의 진성 비정질 규소층(150)의 제3 부분을 제거함과 더불어, 채널 영역(C)의 감광막 제2 부분(54)을 제거하여 아래의 도전체(174) 제2 부분을 노출시킨다. 감광막의 제2 부분(54)의 제거는 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분의 제거와 동시에 하거나 따로 수행한다. 채널 영역(C)에 남아 있는 제2 부분(54)의 찌꺼기는 애싱(ashing)으로 제거한다.
이 단계에서 선형 진성 반도체(151)가 완성된다. 그리고 도면 부호 164는 선형 저항성 접촉 부재(161)와 섬형 저항성 접촉 부재(165)가 아직 붙어 있는 상태에 있는 선형의 불순물 비정질 규소층(160)을 가리키며 이를 앞으로 (선형의) 불순물 반도체라 한다.
다음, 도 13, 도 14a 및 도 14b에 도시한 바와 같이 채널 영역(C)에 위치한 도전체(174) 및 선형의 불순물 반도체(164)의 제2 부분을 식각하여 제거한다. 또한 남아 있는 감광막 제1 부분(52)도 제거한다.
이때, 도 14b에 도시한 것처럼 채널 영역(C)에 위치한 선형 진성 반도체(151)의 돌출부(154) 위 부분이 제거되어 두께가 작아질 수도 있으며 감광막의 제1 부분(52)도 이때 어느 정도의 두께로 식각된다.
이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물 반도체(164) 각각이 하나의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)로 나뉘어 완성된다.
다음, 도 15, 도 16a 및 도 16b에서 보는 바와 같이, 제1 실시예와 동일하게 기판(110)의 상부에 보호막(180)을 형성한 다음, 게이트 절연막(140)과 함께 식각 하여 복수의 접촉 구멍(181, 182, 185)을 형성한다.
마지막으로, 도 7 내지 도 8b에 도시한 바와 같이, 500 Å 내지 1,500 Å 두께의 IZO 또는 ITO층을 스퍼터링 방법으로 증착하고 사진 식각하여 복수의 화소 전극(190), 복수의 접촉 보조 부재(81, 82) 및 투명 도전체(198)를 형성한다. IZO층을 사용하는 경우의 식각은 (HNO3/(NH4)2Ce(NO3)6/H2 O) 등 크롬용 식각액을 사용하는 습식 식각인 것이 바람직한데, 이 식각액은 알루미늄을 부식시키지 않기 때문에 데이터선(171), 드레인 전극(175), 게이트선(121)에서 알루미늄 도전막이 부식되는 것을 방지할 수 있다.
본 실시예에서는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하므로 제조 공정을 단순화할 수 있다.
한편, 본 발명의 실시예에 따른 배선 구조는 박막 트랜지스터 표시판 위에 색 필터가 형성되어 있는 COA(color filter on array) 방식의 액정 표시 장치용 박막 트랜지스터 표시판의 구조에도 동일하게 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 데이터선의 상부에 투명 도전체가 형성되어, 백라이트에 의해 여기된 비정질 규소층에 흐르는 전류가 주변의 화소 전극에 미치는 영향을 최소화 하여, 워터폴 불량 등의 화질 불량을 개선하는 효과가 있다.

Claims (11)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 제2 신호선,
    상기 제2 신호선 위에 형성되어 있는 제 2절연막,
    상기 제2 절연막 위에 형성되어 있는 화소 전극, 그리고
    상기 제2 절연막 위에 형성되어 있으며 적어도 일부가 상기 제2 신호선과 중첩되어 있는 도전체
    를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체층은 비정질 규소로 이루어진 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 반도체층은 상기 제2 신호선의 바깥으로 노출되어 있는 제1 부분을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 도전체는 상기 반도체층의 제1 부분을 덮는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 도전체는 상기 제2 신호선과 중첩하는 개구부를 가지고 있는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 도전체는 2개 이상의 부분으로 나누어져 있는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 도전체는 상기 제2 신호선의 길이 방향으로 나누어져 있는 박막 트랜지스터 표시판.
  8. 제6항에서,
    상기 도전체는 상기 제2 신호선의 폭 방향으로 나누어져 있는 것을 특징으로 하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 도전체는 상기 제2 신호선과 전기적으로 연결되어 있는 박막 트랜지스 터 표시판.
  10. 제1항에서,
    상기 화소 전극의 가장자리와 중첩하며 상기 제2 신호선과 나란히 배치되어 있는 차광막을 더 포함하는 박막 트랜지스터 표시판.
  11. 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 분리되어 있는 제1 도전체,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있고 상기 게이트선과 교차하며 상기 제1 도전체와 나란하게 뻗어 있는 데이터선,
    상기 반도체 위에 형성되어 있으며 상기 데이터선과 분리되어 있는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극 일부를 드러내는 제1 접촉 구멍을 가지는 보호 절연막,
    상기 보호 절연막 위에 형성되어 있고 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있으며 상기 제1 도전체와 가장자리가 중첩하는 화소 전극, 그리고
    상기 보호 절연막 위에 형성되어 있으며 상기 데이터선 상부에 위치하는 제2 도전체
    를 포함하는 박막 트랜지스터 표시판.
KR1020040061067A 2004-08-03 2004-08-03 박막 트랜지스터 표시판 KR20060012388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061067A KR20060012388A (ko) 2004-08-03 2004-08-03 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061067A KR20060012388A (ko) 2004-08-03 2004-08-03 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060012388A true KR20060012388A (ko) 2006-02-08

Family

ID=37122075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061067A KR20060012388A (ko) 2004-08-03 2004-08-03 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20060012388A (ko)

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090249B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5229775B2 (ja) 液晶表示装置の製造方法
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20060012388A (ko) 박막 트랜지스터 표시판
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100961950B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination