KR20080014239A - 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20080014239A
KR20080014239A KR1020060075668A KR20060075668A KR20080014239A KR 20080014239 A KR20080014239 A KR 20080014239A KR 1020060075668 A KR1020060075668 A KR 1020060075668A KR 20060075668 A KR20060075668 A KR 20060075668A KR 20080014239 A KR20080014239 A KR 20080014239A
Authority
KR
South Korea
Prior art keywords
passivation layer
gate
drain electrode
contact hole
line
Prior art date
Application number
KR1020060075668A
Other languages
English (en)
Inventor
오용교
이희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060075668A priority Critical patent/KR20080014239A/ko
Publication of KR20080014239A publication Critical patent/KR20080014239A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정 표시 장치의 제조 방법은 절연 기판 위에 게이트 패드를 포함하는 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 소스 전극 및 데이터 패드를 포함하는 데이터선과 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제1 보호막을 형성하는 단계, 제1 보호막 위에 제2 보호막을 형성하는 단계, 게이트 패드, 데이터 패드 및 드레인 전극 위에 존재하는 제2 보호막을 사진 식각하여 제2 보호막을 관통하여 제1 보호막을 노출하는 제1 예비 접촉 구멍과 제2 보호막의 하부를 노출하는 제2 예비 접촉 구멍 및 제3 예비 접촉 구멍을 형성하는 단계, 및 제1 및 제2 보호막과 게이트 절연막을 식각하여 제1 예비 접촉 구멍, 제2 예비 접촉 구멍 및 제3 예비 접촉 구멍을 게이트 패드, 데이터 패드 및 드레인 전극을 각각 노출하는 제1 접촉 구멍, 제2 접촉 구멍 및 제3 접촉 구멍으로 만드는 단계를 포함한다. 이러한 공정을 통해 제1 내지 제3 접촉 구멍을 형성함에 따라 게이트 패드, 데이터 패드 및 드레인 전극의 표면이 손상되는 것을 방지할 수 있으므로 액정 표시 장치의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
액정표시장치, 슬릿마스크

Description

액정 표시 장치의 제조 방법{METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II 선과 III-III'' 선을 따라 자른 단면도이다.
도 4, 도 7, 도 10 및 도 13은 도 2 및 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 5, 도 6, 도 8, 도 9, 도 11, 도 12, 도 18 및 도 19는 각각 도 4의 V-V 선 및 VI-VI''선, 도 7의 VIII-VIII선 및 IX-IX''선, 도 10의 XI-XI 선 및 XII-XII''선, 도 13의 XVIII-XVIII 선 및 XIX-XIX'' 선을 따라 자른 단면도이다.
도 14 및 도 16은 도 18에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에 대한 도면이다.
도 15 및 도 17은 도 19에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에 대한 도면이다.
본 발명은 액정 표시 장치(liquid crystal display)의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다.
여기서, 박막 트랜지스터의 화소 전극과 드레인 전극과 같이 보호막에 의해 서로 분리되어 상하구조를 이루는 도전층간의 전기적 연결은 접촉 구멍을 통해 이루어진다. 이때, 액정 표시 장치의 보호막은 박막 트랜지스터 위에 만들어지며, 무기질로 이루어진 하부 보호막과 그 위에 감광성 유기 물질로 이루어진 상부 보호막을 포함할 수 있다.
한편, 데이터 패드부의 제1 전극과 드레인 전극 위에는 보호막이 존재하고, 게이트 패드부의 제2 전극 위에는 게이트 절연막 및 보호막이 존재한다.
종래에는 제1 전극, 제2 전극 및 드레인 전극과 보호막 위에 배치하는 투명 전극을 전기적으로 연결하기 위한 접촉구멍을 만들기 위해 노광을 통해 하부 보호막이 드러나도록 상부 보호막을 패터닝하고, 상부 보호막을 마스크로 삼아 노출된 하부 보호막과 게이트 절연막을 제거하여 제1 및 제2 전극 그리고 드레인 전극을 노출한다. 이때, 전술한 바와 같이 제2 전극 상부에 게이트 절연막이 더 존재함에 따라 게이트 절연막을 제거하여 제2 전극을 노출하는 동안 제1 전극 및 드레인 전극은 식각 공정에 노출된다.
이에 따라, 제1 전극 및 드레인 전극의 표면이 손상되어 제1 전극 및 드레인 전극과 접촉하여 전기적 연결을 이루는 투명 전극 사이의 접촉 저항이 증가하여 액정 표시 장치의 전기적 특성 및 신뢰성을 저하시킬 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 접촉구멍 형성시 시각 공정에 의해 노출되는 전극의 노출 시간을 줄여 전극의 표면이 손상되는 것을 방지하여 액정 표시 장치의 전기적 특성 및 신뢰성이 저하되는 것을 방지하는 것이다.
본 발명에 따른 액정 표시 장치의 제조 방법은 절연 기판 위에 게이트 패드를 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 소스 전극 및 데이터 패드를 포함하는 데이터선과 드레인 전극을 형성하는 단 계, 상기 데이터선 및 상기 드레인 전극 위에 제1 보호막을 형성하는 단계, 상기 제1 보호막 위에 제2 보호막을 형성하는 단계, 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극 위에 존재하는 상기 제2 보호막을 사진 식각하여 상기 제2 보호막을 관통하여 상기 제1 보호막을 노출하는 제1 예비 접촉 구멍과 상기 제2 보호막의 하부를 노출하는 제2 예비 접촉 구멍 및 제3 예비 접촉 구멍을 형성하는 단계, 및 상기 제1 및 제2 보호막과 상기 게이트 절연막을 식각하여 상기 제1 예비 접촉 구멍, 상기 제2 예비 접촉 구멍 및 상기 제3 예비 접촉 구멍을 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 노출하는 제1 접촉 구멍, 제2 접촉 구멍 및 제3 접촉 구멍으로 만드는 단계를 포함한다.
상기 제2 보호막의 사진 식각은 슬릿 마스크(slit mask)를 사용하며, 상기 슬릿 마스크는 차광 영역, 투광 영역, 제1 반투과 영역 및 제2 반투과 영역을 포함할 수 있다.
상기 슬릿 마스크의 상기 투광 영역은 상기 게이트 패드와 마주할 수 있다.
상기 제1 반투과 영역은 상기 제2 반투과 영역과 상기 차광 영역 사이에 존재하며, 상기 제1 반투과 영역에 존재하는 슬릿의 간격은 상기 제2 반투과 영역에 근접할수록 점점 넓어지고, 상기 차광 영역에 근접할수록 점점 좁아질 수 있다.
상기 슬릿 마스크의 제1 및 제2 반투과 영역은 상기 데이터 패드 및 상기 드레인 전극과 마주할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II 선 및 III-III'' 선을 따라 자른 단면도이다.
도 1 내지 도 3을 참고하면, 플라스틱으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위 에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으 로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121, 124) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속과 도전체로 만들어질 수 있다.
게이트 도전체(121, 124) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(121, 124) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 다결정 규소(polysilicon)로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 차례로 형성되어 있다.
저항성 접촉 부재(161, 165)는 인 따위의 n형 또는 붕소(B) 따위의 p형 불순물이 고농도로 도핑되어 있는 비정질 규소 및 다결정 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151, 154) 및 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전 극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체(171, 175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 가지고 있다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일 을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 질화규소(SiNx)와 산화규소(SiOx) 따위의 무기 절연물로 이루어진 하부 보호막(180p)과 그 위에 배치된 유기 절연물 따위로 만들어지며 표면이 평탄한 상부 보호막(180q)을 포함한다. 여기서, 상부 보호막(180q)의 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다. 이들 접촉 구멍(181, 182, 185)의 측벽은 슬롭(slop)을 가진다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
이때, 전술한 접촉 구멍(181, 182, 185)의 슬롭은 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82) 표면의 프로파일을 부드럽게 함으로써 배선이 단선되는 것을 방지한다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(171)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 이러한 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 19를 참고로 하여 상세히 설명한다.
도 4, 도 7, 도 10 및 도 13은 도 2 및 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 5, 도 6, 도 8, 도 9, 도 11, 도 12, 도 18 및 도 19는 각각 도 4의 V-V 선 및 VI-VI''선, 도 7의 VIII-VIII선 및 IX-IX''선, 도 10의 XI-XI 선 및 XII-XII''선, 도 13의 XVIII-XVIII 선 및 XIX-XIX ''선을 따라 자른 단면도이고, 도 14 및 도 16은 도 18에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에 대한 도면이고, 도 15 및 도 17은 도 19에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에 대한 도면이다.
먼저 도 4 내지 도 6에 도시한 바와 같이, 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속막을 스퍼터링(sputtering) 따위로 적층한 다음, 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121) 과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
다음, 도 7 내지 도 9에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 화학 기상 증착 방법 등으로 게이트 절연막(140)을 적층한다.
이어, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon)과 불순물 비정질 규소층(extrinsic amorphous silicon)을 차례로 적층하고, 이 두 층을 차례로 패터닝하여 복수의 선형 불순물 반도체(164) 및 복수의 선형 진성 반도체(151)를 형성한다.
그 다음, 도 10 내지 도 12에 도시한 바와 같이, 게이트 절연막(140)과 선형 불순물 반도체(164) 위에 금속막을 스퍼터링(sputtering) 따위로 적층하고 사진 식각하여, 드레인 전극(175)과 소스 전극(173)을 포함하는 복수의 데이터선(171)을 형성한다.
이어, 도 14 및 도 15에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거함으로써 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 뒤이어 실시하는 것이 바람직하다.
그런 다음, 게이트 절연막(140), 드레인 전극(175) 및 데이터선(171) 위에 무기물로 만들어진 하부 보호막(180p)을 화학 기상 증착 따위로 적층하고, 감광성 유기물로 만들어진 상부 보호막(180q)을 도포한다.
다음, 도 16 및 도 17에 도시한 바와 같이, 보호막(180) 위에 광 마스크(40)를 정렬한다.
광 마스크(40)는 투명한 기판(41)과 그 위의 불투명한 광차단층(42)을 포함하며, 차광 영역(BA), 투광 영역(TA), 제1 반투과 영역(SA1) 및 제2 반투과 영역(SA2)으로 나누어진다. 광 차단층(42)은 차광 영역(BA) 전체에 존재하며, 투광 영역(TA)에는 전혀 없다. 그리고 광 차단층(42)은 제1 반투과 영역(SA1)에서 간격이 변하는 슬릿(slit)을 이루고, 제2 반투과 영역(SA2)에서는 간격이 소정 값으로 일정한 부분을 포함한다.
제1 반투과 영역(SA1)은 제2 반투과 영역(SA2)과 차광 영역(BA) 사이에 존재한다. 이때, 제1 반투과 영역(SA1)에 존재하는 슬릿의 간격은 제2 반투과 영역(SA2)에 근접할수록 점점 넓어지고, 차광 영역(BA)에 근접할수록 점점 좁아진다.
따라서, 광마스크(40)를 통하여 감광성 유기 물질로 이루어진 상부 보호막(180q)에 빛을 조사한 후, 현상하며 일정 강도 이상 빛에 노출된 상부 보호막(180q) 부분이 없어진다. 구체적으로, 상부 보호막(180q)에서 차광 영역(BA)과 마주보는 부분은 그대로 남고, 투광 영역(TA)과 마주보는 부분은 모두 없어지며, 제2 반투과 영역(SA2)과 마주보는 부분은 윗부분이 없어져 두께가 줄어든다. 그리고 제1 반투과 영역(SA1)과 마주보는 부분은 차광 영역(BA)과 마주보는 부분을 정점으로 제2 반투과 영역(SA2)과 마주보는 표면에 도달하기 전까지 일정한 기울기로 감소한다.
이와 같은 공정에 의해 게이트선(121) 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)이 존재하는 영역 위에 배치된 상부 보호막(180q)에는 예비접촉구멍(187, 188, 189)이 형성된다. 여기서, 투광 영역(TA)과 마주하는 게이트선(121) 끝 부분(129)이 존재하는 영역 위의 예비 접촉 구멍(187)은 하부 보호막(180p)을 노출한다. 그리고 데이터선(171)의 끝 부분(179)과 드레인 전극(175)이 존재하는 영역 위의 예비 접촉 구멍(188, 189)은 전술한 제1 및 제2 반투과 영역(SA1, SA2)과 마주한 상부 보호막(180q)을 관통하지 않고 두께 일부를 남긴 상태로 형성된다. 이때 게이트선(121)의 끝 부분, 데이터선의 끝 부분(179) 및 드레인 전극(175)의 위에 남아있는 절연막의 두께는 거의 동일하다.
그런 다음, 도 13, 도 18 및 도 19에 도시한 바와 같이, 상부 및 하부 보호막(180q, 180p)과 게이트 절연막(140)을 추가로 식각하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 노출하는 접촉구멍(181, 182, 185)을 형성한다.
보호막(180)은 데이터선(171) 끝 부분(179), 드레인 전극(175) 및 게이트선(121) 끝 부분(129) 상부에 공통적으로 존재하나 게이트 절연막(140)은 게이트선(121) 끝 부분(129)의 상부에만 존재한다. 따라서, 일반적인 사진 식각 방법을 사용하여 접촉 구멍(181, 182, 185)을 형성할 경우 보호막(180)이 모두 제거되어 데이터선(171)의 끝 부분(179)과 드레인 전극(175)이 노출된 이후에도 게이트선(121) 끝 부분(129) 위의 게이트 절연막(140)을 제거하기 위하여 추가로 식각을 진행해야 한다. 이때 노출된 데이터선(171) 끝 부분(179) 및 드레인 전극(175)이 식각 공정에 노출됨으로 인해, 데이터선(171) 끝 부분(179) 및 드레인 전극(175)의 표면이 손상된다. 이에 따라 액정 표시 장치의 저항이 증가하여 전기적 특성 및 신뢰성이 저하되는 문제가 발생하였다.
그러나 본 발명에서는 예비접촉구멍(187, 188, 189)을 형성한 후에 게이트선(121)의 끝 부분(129), 데이터선의 끝 부분(179) 및 드레인 전극(175) 위에 남아있는 절연막의 두께가 거의 동일하다. 따라서, 이후의 식각 공정에 의해 형성되는 접촉 구멍(181, 182, 185)을 통해 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)이 노출되는 시간이 거의 동일하다. 따라서, 접촉구멍(181, 182, 185) 형성을 위한 식각 공정 진행시, 게이트선(121)의 끝 부분(129), 데이터선의 끝 부분(179) 및 드레인 전극(175)의 표면이 손상되는 것을 방지할 수 있으므로 액정 표시 장치의 전기적 특성 및 신뢰성이 향상될 수 있다.
마지막으로 도 1 내지 도 3에 도시한 바와 같이, 접촉 구멍(181, 182, 185) 및 보호막(180) 위에 ITO 또는 IZO 따위의 투명 전극을 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(191)과 접촉 부재(81, 82)를 형성한다.
본 발명에 따르면, 슬릿 마스크를 이용하여 보호막을 패터닝하여 예비 접촉 구멍을 형성한다. 이때, 게이트선의 끝 부분, 데이터선의 끝 부분 및 드레인 전극의 위에 남아있는 절연막의 두께가 거의 동일하다. 따라서, 이후의 식각 공정에 의해 형성되는 접촉 구멍을 통해 게이트선의 끝 부분, 데이터선의 끝 부분 및 드레인 전극이 노출되는 시간이 거의 동일하다. 따라서, 접촉 구멍 형성을 위한 식각 공정 진행시, 게이트선의 끝 부분, 데이터선의 끝 부분 및 드레인 전극의 표면이 손상되는 것을 방지할 수 있으므로 액정 표시 장치의 전기적 특성 및 신뢰성이 향상될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (6)

  1. 절연 기판 위에 게이트 패드를 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 소스 전극 및 데이터 패드를 포함하는 데이터선과 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 제1 보호막을 형성하는 단계,
    상기 제1 보호막 위에 제2 보호막을 형성하는 단계,
    상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극 위에 존재하는 상기 제2 보호막을 사진 식각하여 상기 제2 보호막을 관통하여 상기 제1 보호막을 노출하는 제1 예비 접촉 구멍과 상기 제2 보호막의 하부를 노출하는 제2 예비 접촉 구멍 및 제3 예비 접촉 구멍을 형성하는 단계, 및
    상기 제1 및 제2 보호막과 상기 게이트 절연막을 식각하여 상기 제1 예비 접촉 구멍, 상기 제2 예비 접촉 구멍 및 상기 제3 예비 접촉 구멍을 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 노출하는 제1 접촉 구멍, 제2 접촉 구멍 및 제3 접촉 구멍으로 만드는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 제2 보호막의 사진 식각은 슬릿 마스크(slit mask)를 사용하는 액정 표시 장치의 제조 방법.
  3. 제2항에서,
    상기 슬릿 마스크는 차광 영역, 투광 영역, 제1 반투과 영역 및 제2 반투과 영역을 포함하는 액정 표시 장치의 제조 방법.
  4. 제3항에서,
    상기 슬릿 마스크의 상기 투광 영역은 상기 게이트 패드와 마주하는 액정 표시 장치의 제조 방법.
  5. 제3항에서,
    상기 제1 반투과 영역은 상기 제2 반투과 영역과 상기 차광 영역 사이에 존재하며, 상기 제1 반투과 영역에 존재하는 슬릿의 간격은 상기 제2 반투과 영역에 근접할수록 점점 넓어지고, 상기 차광 영역에 근접할수록 점점 좁아지는 액정 표시 장치의 제조 방법.
  6. 제5항에서,
    상기 슬릿 마스크의 제1 및 제2 반투과 영역은 상기 데이터 패드 및 상기 드레인 전극과 마주하는 액정 표시 장치의 제조 방법.
KR1020060075668A 2006-08-10 2006-08-10 액정 표시 장치의 제조 방법 KR20080014239A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060075668A KR20080014239A (ko) 2006-08-10 2006-08-10 액정 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075668A KR20080014239A (ko) 2006-08-10 2006-08-10 액정 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080014239A true KR20080014239A (ko) 2008-02-14

Family

ID=39341569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075668A KR20080014239A (ko) 2006-08-10 2006-08-10 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080014239A (ko)

Similar Documents

Publication Publication Date Title
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20080078093A (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR20100021847A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080019398A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080034598A (ko) 박막 트랜지스터 표시판의 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080011748A (ko) 액정 표시 장치의 제조 방법
KR20080049985A (ko) 액정 표시 장치 및 그 제조 방법
KR20080046814A (ko) 액정 표시 장치 및 그 제조 방법
KR20080046808A (ko) 박막 트랜지스터 표시판
KR20080054583A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination