KR20080049985A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080049985A
KR20080049985A KR1020060120652A KR20060120652A KR20080049985A KR 20080049985 A KR20080049985 A KR 20080049985A KR 1020060120652 A KR1020060120652 A KR 1020060120652A KR 20060120652 A KR20060120652 A KR 20060120652A KR 20080049985 A KR20080049985 A KR 20080049985A
Authority
KR
South Korea
Prior art keywords
semiconductor
electrode
molybdenum
gate
layer
Prior art date
Application number
KR1020060120652A
Other languages
English (en)
Inventor
곽상기
김혁진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060120652A priority Critical patent/KR20080049985A/ko
Publication of KR20080049985A publication Critical patent/KR20080049985A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 기판 위에 게이트 전극을 형성하는 단계, 게이트 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 진성 반도체 및 불순물 반도체를 포함하는 반도체를 형성하는 단계, 불순물 반도체 위에 음의 감광성 물질로 이루어진 감광막을 도포하는 단계, 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계, 감광막 패턴을 과식각하여 감광막 패턴 하부에 언더컷(under cut)을 형성하는 단계, 감광막 패턴, 게이트 절연막 및 불순물 반도체 위에 금속층을 형성하는 단계, 및 감광막 패턴을 제거함과 동시에 감광막 패턴 위에 존재하는 금속층을 제거하여 서로 마주하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다. 이와 같이, 각 화소에 존재하는 박막 트랜지스터의 채널 길이를 3um이하로 형성함에 따라 박막 트랜지스터의 크기를 줄일 수 있으므로 액정 표시 장치의 개구율을 향상할 수 있다.
박막트랜지스터, 소스전극, 드레인전극

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II'선을 따라 자른 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 표시판을 III-III'선을 따라 자른 단면도이고,
도 4는 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 5는 도 4에 도시한 박막 트랜지스터 표시판을 V-V'선을 따라 자른 단면도이고,
도 6은 도 4에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 자른 단면도이고,
도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 8은 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII'선을 따라 자른 단면도이고,
도 9는 도 7에 도시한 박막 트랜지스터 표시판을 IX-IX'선을 따라 자른 단면도이고,
도 10, 도 12 및 도 14는 도 17에 도시한 박막 트랜지스터 표시판을 형성하는 중간 단계에 대한 도면이고,
도 11, 도 13 및 도 15는 도 18에 도시한 박막 트랜지스터 표시판을 형성하는 중간 단계에 대한 도면이고,
도 16은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 17은 도 16에 도시한 박막 트랜지스터 표시판을 XVII-XVII'선을 따라 자른 단면도이고,
도 18은 도 17에 도시한 박막 트랜지스터 표시판을 XVIII-XVIII'선을 따라 자른 단면도이고,
도 19는 도 16의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 20은 도 19에 도시한 박막 트랜지스터 표시판을 XX-XX'선을 따라 자른 단면도이고,
도 21은 도 19에 도시한 박막 트랜지스터 표시판을 XXI-XXI'선을 따라 자른 단면도이다.
본 발명은 액정 표시 장치(liquid crystal display, LCD) 및 그 제조 방법 에 관한 것이다.
액정 표시 장치는 가장 널리 사용되는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장을 생성하는 전계 생성 전극을 가지고 있으며, 간극(間隙)을 두고 있는 두 표시판 사이의 간극에 채워진 액정층을 포함한다. 이러한 액정 표시 장치에서는 두 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성함으로써 액정 분자들의 배향을 결정하고 입사광의 편광을 조절하여 영상을 표시한다.
이러한 액정 표시 장치는 전계 생성 전극과 이에 연결된 박막 트랜지스터를 포함하며 행렬의 형태로 배열되어 있는 복수의 화소와 이에 신호를 전달하는 복수의 신호선을 포함한다. 신호선에는 주사 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선 등이 있으며, 각 화소는 전계 생성 전극과 박막 트랜지스터 외에도 색상을 표시하기 위한 색필터를 포함한다. 여기서, 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다
이러한 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 데이터 신호를 제어하는 스위칭 소자로서, 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 여기서, 데이터 신호는 구동부와 전기적으로 연결되어 있는 데이터 패드 즉, 데이터선의 끝 부분을 통해 전달된다.
근래에는 고개구율 및 고해상도를 갖는 액정 표시 장치를 개발하는데 주력하고 있다.
이와 같이, 고개구율 및 고해상도의 액정 표시 장치를 형성하기 위해서는 각 화소에 존재하는 박막 트랜지스터의 면적을 줄여야 한다.
한편, 액정 표시 장치용 박막 트랜지스터는 여러 번의 사진 식각 공정을 진행하여 만든다. 그러나 사진 식각 공정을 통해 소스 전극을 포함하는 데이터선과 드레인 전극 형성할 경우, 노광기의 해상도 한계로 인해 반도체층을 중심으로 서로 마주하는 소스 전극과 드레인 전극 사이에 노출된 반도체층의 폭, 즉, 채널 길이를 5um이하로 형성할 수가 없다.
이와 같이, 박막 트랜지스터의 채널 길이가 제한됨에 따라 고개구율을 갖는 액정 표시 장치를 형성하는데 한계가 있다.
따라서, 본 발명의 기술적 과제는 고개구율을 갖는 액정 표시 장치를 형성하는 것이다.
본 발명에 따른 액정 표시 장치 및 그 제조 방법은, 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 반도체 위에 형성되어 있는 저항성 접촉 부재, 및 상기 저항성 접촉 부재 및 상기 게이트 절연막 위에 서로 마주하고 있 는 소스 전극 및 드레인 전극을 포함하며, 상기 서로 마주하는 소스 전극 및 상기 드레인 전극 사이에 상기 반도체가 노출되어 있으며, 상기 노출된 반도체의 폭은 3um 이하이다.
상기 소스 전극 및 상기 드레인 전극은 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 하부막, 알루미늄(Al) 및 알루미늄 합금을 포함하는 알루미늄 계열의 금속을 포함하는 중간막 및 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 상부막을 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막 및 상기 보호막 위에 형성되어 있는 화소 전극을 더 포함할 수 있다.
기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 진성 반도체 및 불순물 반도체를 포함하는 반도체를 형성하는 단계, 상기 불순물 반도체 위에 음의 감광성 물질로 이루어진 감광막을 도포하는 단계, 상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 과식각하여 상기 감광막 패턴 하부에 언더컷(under cut)을 형성하는 단계, 상기 감광막 패턴, 상기 게이트 절연막 및 상기 불순물 반도체 위에 금속층을 형성하는 단계, 및 상기 감광막 패턴을 제거함과 동시에 상기 감광막 패턴 위에 존재하는 상기 금속층을 제거하여 서로 마주하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
상기 진성 반도체 위에 불순물 반도체를 형성하는 단계에서, 상기 불순물 반도체는 300Å 이상으로 형성하며, 상기 감광막 패턴을 과식각하는 단계에서, 상기 불순물 반도체의 두께가 감소할 수 있다.
상기 서로 마주하는 소스 전극 및 상기 드레인 전극 사이 영역, 즉, 채널 영역에 존재하며, 상기 불순물 반도체 위에 존재하는 상기 감광막의 폭은 3um이하일 수 있다.
상기 서로 마주하는 소스 전극 및 드레인 전극 사이에 노출된 상기 불순물 반도체를 제거하여 상기 진성 반도체를 노출하는 저항성 접촉 부재를 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 및 상기 보호막 위에 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 금속층은 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 하부막, 알루미늄(Al) 및 알루미늄 합금을 포함하는 알루미늄 계열의 금속을 포함하는 중간막 및 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 상부막을 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 도 1 내지 도 3을 참고로 하여 액정 표시 장치의 표시 패널용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II'선을 따라 자른 단면도이고, 도 3은 도 1에 도시한 박막 트랜지스터 표시판을 III-III'선을 따라 자른 단면도이다.
우선, 도 1에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 상부 게이트선(gate line)(121) 및 복수의 상부 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 상부 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나 란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 상부 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 상부 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 선(121) 및 상부 유지 전극선(131)은 이외에도 여러 가지 다양한 금속과 도 전체로 만들어질 수 있다.
게이트선(121) 및 상부 유지 전극선(131)의 측면은 제2 하부 절연 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 다결정 규소(polysilicon)로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 상부 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(163)는 섬형 저항성 접촉 부재(165)와 쌍을 이루어 상부 반도체(151)의 상부 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140b) 위에는 복수의 데이터선(data line)(171)과 복수의 상부 드레인 전극(drain electrode)(175)이 형성되 어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 상부 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 이때, 박막 트랜지스터의 채널 길이는 3um이하이다.
이와 같이, 본 발명의 박막 트랜지스터는 종래에 최소 5um의 채널 길이를 갖는 박막 트랜지스터보다 2um이상이 더 작은 채널 길이를 갖는다. 이로 인해, 액정 표시 장치의 각 화소에 존재하는 박막 트랜지스터의 크기가 줄어듦에 따라 액정 표시 장치의 개구율이 향상될 수 있다.
데이터선(171) 및 드레인 전극(175)을 포함하는 데이터 도전체(171, 175)는 하부막(171p, 175p, 175p, 179p), 중간막(171q, 173q, 175q, 179q) 및 상부막(171r, 173r, 175r, 179r)을 포함하는 삼중막 구조를 가진다. 하부막(171p, 175p, 175p, 179p)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지고, 중간막(171q, 173q, 175q, 179q)은 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어지며, 상부막(171r, 173r, 175r, 179r)은 ITO나 IZO와의 접촉 특성이 우수한 내화성 금속 또는 이들의 합금으로 만들어진다. 이러한 삼중막 구조의 예로는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막을 들 수 있다.
데이터 도전체(171, 175)는 내화성 금속 하부막(도시하지 않음)과 저저항 상부막(도시하지 않음)을 포함하는 이중막 구조나 앞서 언급한 여러 물질들로 만들어진 단일막 구조를 가질 수 있다. 이중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
도 2 및 도 3에서 데이터 도전체(171, 175)에 대하여 하부막은 영문자 p 를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
데이터 도전체(171, 175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(151, 154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 가지고 있다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다.
데이터 도전체(171, 175) 및 노출된 반도체(151, 154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호 막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가받는 공통 전극 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 박막 트랜지스터 표시판과 공통 전극 표시판 사이의 액정층(도시하지 않음)의 액정 분자들의 방향을 결정한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다. 접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 상부 데 이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133) 자유단의 노출된 끝 부분에 연결되어 있다. 상부 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 이러한 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시에에 따라 제조 하는 방법에 대하여 도 4 내지 도 21을 참고로 하여 상세히 설명한다.
도 4는 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 5는 도 4에 도시한 박막 트랜지스터 표시판을 V-V'선을 따라 자른 단면도이고, 도 6은 도 4에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 자른 단면도이고, 도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII'선을 따라 자른 단면도이고, 도 9는 도 7에 도시한 박막 트랜지스터 표시판을 IX-IX'선을 따라 자른 단면도이고, 도 10, 도 12 및 도 14는 도 17에 도시한 박막 트랜지스터 표시판을 형성하는 중간 단계에 대한 도면이고, 도 11, 도 13 및 도 15는 도 18에 도시한 박막 트랜지스터 표시판을 형성하는 중간 단계에 대한 도면이고, 도 16은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 17은 도 16에 도시한 박막 트랜지스터 표시판을 XVII-XVII'선을 따라 자른 단면도이고, 도 18은 도 17에 도시한 박막 트랜지스터 표시판을 XVIII-XVIII'선을 따라 자른 단면도이고, 도 19는 도 16의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 20은 도 19에 도시한 박막 트랜지스터 표시판을 XX-XX'선을 따라 자른 단면도이고, 도 21은 도 19에 도시한 박막 트랜지스터 표시판을 XXI-XXI'선을 따라 자른 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 위에 금속막을 스퍼터링(sputtering) 따위로 적층한 다음, 사진 식각하여 상부 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
다음, 도 7 내지 도 9에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140)을 형성한다. 그리고 게이트 절연막(140) 위에 불순물이 도핑되지 않은 진성 비정질 규소(a-Si) 및 불순물이 도핑된 비정질 규소(n+ a-Si)을 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성하고, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 선형 불순물 반도체(164)를 형성한다. 여기서, 선형 불순물 반도 체(164)는 300Å이상의 두께를 가지는 것이 바람직하다.
그 다음, 도 10 및 도 11에 도시한 바와 같이, 선형 불순물 반도체(164) 및 게이트 절연막(140) 위에 음의 감광성 유기물로 이루어진 감광막(40)을 형성한다. 그리고, 감광막(40) 위에 광마스크(80)를 정렬한다.
광 마스크는(80)는 투명한 기판(81)과 그 위의 불투명한 광 차단층(82)을 포함하며, 투광 영역(TA) 및 차광 영역(BA)으로 나누어진다. 광 차단층(82)은 투광 영역(TA)에는 전혀 없고 차광 영역(BA)에만 존재한다.
이러한 광 마스크(80)를 통하여 감광막(40)에 빛을 조사한 후 현상하면, 차광 영역(BA)과 마주보는 부분(45)은 모두 없어지고, 투광 영역(TA)과 마주보는 부분(42)은 그대로 남는다.
도 10 및 도 11에서 빗금친 부분은 제거되는 감광막 부분을 표시한 것이다.
그런 다음, 도 12 및 도 13에 도시한 바와 같이, 에치백(etch back) 공정을 이용하여 감광막(42)을 과식각하여 감광막(42) 하부에 존재하는 게이트 절연막(140) 및 선형 불순물 반도체(164)가 노출되게 감광막(46)을 형성한다. 즉, 감광막(46) 하부에 언더컷(under cut)(A, B, C)을 형성한다. 이때, 선형 불순물 반도체(164) 위에 존재하는 감광막(46)은 3um 이하의 폭을 가지는 것이 바람직하다.
이러한 과식각 공정으로 인해 선형 불순물 반도체(164)는 소정의 두께만큼 제거된다.
다음, 도 14 및 도 15에 도시한 바와 같이, 감광막(46), 게이트 절연막(140) 및 선형 불순물 반도체(164) 위에 몰리브덴(Mo) 및 몰리브덴(Mo) 합금과 같은 몰리 브덴(Mo) 계열 금속으로 이루어진 제1 금속층(30)을 형성하고, 그 위에 알루미늄(Al) 및 알루미늄(Al) 합금과 같은 알루미늄(Al) 계열 금속으로 이루어진 제2 금속층(50)을 형성한다. 그리고 제2 금속층(50) 위에 및 몰리브덴(Mo) 합금과 같은 몰리브덴(Mo) 계열 금속으로 이루어진 제3 금속층(70)을 형성한다.
여기서, 제1 금속층(30), 제2 금속층(50) 및 제3 금속층(70)은 감광막(46)의 언더컷 부분(A, B, C)에서 분리되어 틈이 생기고, 이에 따라, 틈을 통해 감광막(46)의 일부분이 노출된다.
이어, 도 16 내지 도 18에 도시한 바와 같이, 습식 식각 공정을 진행하여 감광막(46)을 제거한다. 이때, 감광막(46)은 제1 금속층(30), 제2 금속층(50) 및 제3 금속층(70)에 형성된 틈에 의해 노출된 감광막(46) 내부로 식각액이 침투하여 제거된다. 그리고 감광막(46) 위에 존재하는 제1 내지 제3 금속층(30, 50, 70)은 리프트-오프(lift-off) 방식으로 감광막(46)과 함께 제거된다. 이에 따라, 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체(171, 175)가 형성된다.
이때, 전술한 바와 같이, 선형 불순물 반도체(164) 위에 존재하는 감광막(46)이 3um이하의 폭을 가짐에 따라 반도체(151)를 중심으로 서로 마주하는 소스 전극(173)과 드레인 전극(175) 사이의 간격, 즉, 박막 트랜지스터(thin field transistor, TFT)의 채널 길이(channel length)는 3um이하로 형성될 수 있다.
본 발명에 따르면, 종래에 노광기의 해상도 한계로 인해 5um 이상으로 형성되었던 박막 트랜지스터의 채널 길이를 5um 이하로 형성할 수 있다. 이로 인해, 각 화소를 독립적으로 구동하는 박막 트랜지스터의 크기가 줄어듦에 따라 액정 표시 장치의 개구율이 향상될 수 있다.
그 다음, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 선형 불순물 반도체(164)를 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재 및 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시한다.
도 17 및 도 18에서 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)에 대하여 하부막은 영문자p를, 중간막은 영문자 q를 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
그 다음, 도 19 내지 도 21에 도시한 바와 같이, 데이터 도전체(171, 175) 및 게이트 절연막(140) 위에 평탄화 특성이 우수하며 감광성을 가지는 유기물질로 이루어진 보호막(180)을 형성한다. 여기서, 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다.
그러나 보호막(180)은 질화규소(SiNx)와 산화규소(SiOx) 따위의 무기 절연물로 이루어진 하부 보호막 및 유기 절연물로 이루어진 상부 보호막으로 구성할 수 있으며, 무기 절연물로만 구성할 수도 있다.
다음, 보호막(180)을 식각하여 게이트선(121)의 끝 부분(129), 데이터 선(171)의 끝 부분(179), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b) 및 드레인 전극(175)을 노출하는 접촉구멍(181, 182, 183a, 183b, 185)을 형성한다.
이어, 도 2 및 도 3에 도시한 바와 같이, 접촉 구멍(181, 182, 183a, 183b, 185) 및 보호막(180) 위에 ITO 또는 IZO 따위의 투명 전극을 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(191), 연결 다리(83) 및 접촉 부재(81, 82)를 형성한다.
이와 같이, 본 발명에서는 음의 감광성 유기물로 이루어져 있으며, 언더컷(A, B, C)을 갖는 감광막(46)을 마스크로 이용하여 그 위에 제1 내지 제3 금속층(30, 50, 70)을 형성한다. 이때, 제1 내지 제3 금속층(30, 50, 70)에는 감광막(46)의 언더컷 부분(A, B, C)을 노출하는 틈이 생기고, 채널 영역 위에 형성된 감광막(46)은 3um이하의 폭을 갖는다. 그런 다음, 제1 내지 제3 금속층(30, 50, 70)의 틈 사이로 식각액을 주입하여 감광막(46)을 제거함으로써 데이터 도전체(171, 175)를 형성한다. 감광막(46) 제거시, 감광막(46) 위에 존재하는 제1 내지 제3 금속층(30, 50, 70) 또한 감광막(46)과 함께 리프트-오프 방식으로 제거된다. 전술한 바와 같이, 채널이 형성될 영역에 존재하는 감광막(46)이 3um이하의 폭을 가짐에 따라 반도체(151)를 중심으로 서로 마주하는 소스 전극(173) 및 드레인 전극(175) 사이에 노출된 반도체(151)의 폭, 다시 말해, 박막 트랜지스터 채널은 3um 이하의 길이를 가질 수 있다. 이로 인해, 박막 트랜지스터의 크기가 감소 하므로 액정 표시 장치의 개구율을 향상할 수 있다.
본 발명에 따르면, 음의 감광성 유기물로 이루어져 있고, 박막 트랜지스터의 채널이 형성될 영역에서 3um이하의 폭을 가지며, 언더컷을 갖는 감광막 위에 제1 내지 제3 금속층을 형성한다. 그리고 감광막의 언더컷으로 인해 제1 내지 제3 금속층에 생긴 틈 사이로 노출된 감광막 내부에 식각액을 침투시켜 감광막 및 감광막 위에 존재하는 제1 내지 제3 금속층을 리프트-오프 방식으로 제거함으로써 데이터 도전체를 형성한다. 이때, 박막 트랜지스터의 채널 영역에 존재하는 3um이하의 폭을 갖는 감광막이 제거됨에 따라 소스 전극 및 드레인 전극 사이 간격, 즉, 채널 길이가 3um이하로 형성된다. 이에 따라, 각 화소에 존재하는 박막 트랜지스터의 크기를 줄일 수 있으므로 액정 표시 장치의 개구율을 향상할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있는 저항성 접촉 부재, 및
    상기 저항성 접촉 부재 및 상기 게이트 절연막 위에 서로 마주하고 있는 소스 전극 및 드레인 전극
    을 포함하며,
    상기 서로 마주하는 소스 전극 및 상기 드레인 전극 사이에 상기 반도체가 노출되어 있으며, 상기 노출된 반도체의 폭은 3um 이하인 액정 표시 장치.
  2. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극은 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 하부막, 알루미늄(Al) 및 알루미늄 합금을 포함하는 알루미늄 계열의 금속을 포함하는 중간막 및 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 상부막을 포함하는 액정 표시 장치.
  3. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 보호막 및
    상기 보호막 위에 형성되어 있는 화소 전극을 더 포함하는 액정 표시 장치.
  4. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 진성 반도체 및 불순물 반도체를 포함하는 반도체를 형성하는 단계,
    상기 불순물 반도체 위에 음의 감광성 물질로 이루어진 감광막을 도포하는 단계,
    상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 과식각하여 상기 감광막 패턴 하부에 언더컷(under cut)을 형성하는 단계,
    상기 감광막 패턴, 상기 게이트 절연막 및 상기 불순물 반도체 위에 금속층을 형성하는 단계, 및
    상기 감광막 패턴을 제거함과 동시에 상기 감광막 패턴 위에 존재하는 상기 금속층을 제거하여 서로 마주하는 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 진성 반도체 위에 불순물 반도체를 형성하는 단계에서, 상기 불순물 반 도체는 300Å 이상으로 형성하는 액정 표시 장치의 제조 방법.
  6. 제5항에서,
    상기 감광막 패턴을 과식각하는 단계에서, 상기 불순물 반도체의 두께가 감소하는 액정 표시 장치의 제조 방법.
  7. 제6항에서,
    상기 서로 마주하는 소스 전극 및 상기 드레인 전극 사이 영역, 즉, 채널 영역에 존재하며, 상기 불순물 반도체 위에 존재하는 상기 감광막의 폭은 3um이하인 액정 표시 장치의 제조 방법.
  8. 제4항에서,
    상기 서로 마주하는 소스 전극 및 드레인 전극 사이에 노출된 상기 불순물 반도체를 제거하여 상기 진성 반도체를 노출하는 저항성 접촉 부재를 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 및
    상기 보호막 위에 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  9. 제4항에서,
    상기 금속층은 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 하부막, 알루미늄(Al) 및 알루미늄 합금을 포함하는 알루미늄 계열의 금속을 포함하는 중간막 및 몰리브덴(Mo) 및 몰리브덴 합금을 포함하는 몰리브덴 계열의 금속을 포함하는 상부막을 포함하는 액정 표시 장치의 제조 방법.
KR1020060120652A 2006-12-01 2006-12-01 액정 표시 장치 및 그 제조 방법 KR20080049985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060120652A KR20080049985A (ko) 2006-12-01 2006-12-01 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060120652A KR20080049985A (ko) 2006-12-01 2006-12-01 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080049985A true KR20080049985A (ko) 2008-06-05

Family

ID=39805505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120652A KR20080049985A (ko) 2006-12-01 2006-12-01 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080049985A (ko)

Similar Documents

Publication Publication Date Title
KR101326128B1 (ko) 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101373735B1 (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20100021847A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070006070A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080019398A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20080034598A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20080049985A (ko) 액정 표시 장치 및 그 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20070008869A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039758A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination