KR20080019398A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20080019398A KR20080019398A KR1020060081683A KR20060081683A KR20080019398A KR 20080019398 A KR20080019398 A KR 20080019398A KR 1020060081683 A KR1020060081683 A KR 1020060081683A KR 20060081683 A KR20060081683 A KR 20060081683A KR 20080019398 A KR20080019398 A KR 20080019398A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate line
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 146
- 239000012044 organic layer Substances 0.000 claims description 29
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 26
- 229910052750 molybdenum Inorganic materials 0.000 claims description 26
- 239000011733 molybdenum Substances 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000005260 corrosion Methods 0.000 abstract description 7
- 238000003860 storage Methods 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 4
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 4
- WUJISAYEUPRJOG-UHFFFAOYSA-N molybdenum vanadium Chemical compound [V].[Mo] WUJISAYEUPRJOG-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 가요성 인쇄회로 기판과 박막 트랜지스터 기판의 연결부의 금속의 노출 면적을 최소화하여 부식 마진을 높여 제품의 안정적인 신뢰성을 확보하는 것으로, 가요성 인쇄회로 기판과 박막 트랜지스터 기판의 연결부의 보호막을 다공 구조의 보호막으로 형성되는 박막 트랜지스터 표시판 및 가요성 인쇄회로 기판과 박막 트랜지스터 기판의 연결부에 저저항 금속층을 형성하고, 다공 구조의 보호막을 형성한 박막 트랜지스터 표시판을 제안한다.
이와 같이, 가요성 인쇄회로 기판과 박막 트랜지스터 표시판의 연결 시 연결부에 다공 구조의 보호막을 형성하여 다공 구조로 연결함으로써, 연결부의 금속 노출을 최소화하여 부식 마진을 향상시킬 수 있다.
또한, 가요성 인쇄회로 기판과 박막 트랜지스터 표시판의 연결부에 상부 가압 시 ITO 크랙을 방지할 수 있고, 다공 구조의 보호막에 의해 크랙 전파 경로가 차단될 수 있다.
다공 상부 유기막, 다공 컨택
Description
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선의 단면을 도시한 단면도이다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V'선 및 VI-VI'선의 단면을 도시한 도면이다.
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선 및 IX-IX'선의 단면을 도시한 도면이다.
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI'선 및 XII-XII'선의 단면을 도시한 도면이다.
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV'선 및 XV-XV'선의 단면을 도시한 도면이다.
도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 17 및 도 18은 각각 도 16의 박막 트랜지스터 표시판을 XVII-XVII' 선 및 XVIII- XVIII' 선의 단면을 도시한 도면이다.
도 19, 도 22, 도 25 및 도 28은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 20 및 도 21은 도 19의 박막 트랜지스터 표시판을 XX-XX'선 및 XXI-XXI'선의 단면을 도시한 도면이다.
도 23 및 도 24는 도 22의 박막 트랜지스터 표시판을 XXIII-XXIII'선 및 XXIV- XXIV'선의 단면을 도시한 도면이다.
도 26 및 도 27는 도 25의 박막 트랜지스터 표시판을 XXVI-XXVI'선 및 XXVII-XXVII'선의 단면을 도시한 도면이다.
도 29 및 도 30은 도 28의 박막 트랜지스터 표시판을 XXIX- XXIX'선 및 XXX- XXX'선의 단면을 도시한 도면이다.
도 31은 본 발명의 한 실시예의 따른 박막 트랜지스터 표시판과 다른 한 실시예의 따른 박막 트랜지스터 표시판의 다공 구조 연결부를 확대하여 도시한 도면이다.
도 32는 본 발명의 실시예에 따른 다공 구조의 연결에 대해 소금물 테스트 결과를 도시한 도면이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전기장을 생성하는 전계 생성 전극과 그 사이의 액정층을 포함한다. 이러한 액정 표시 장치에서는 두 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성함으로써 액정 분자들의 배향을 결정하고 입사광의 편광을 조절하여 영상을 표시한다. 이 경우 박막 트랜지스터는 전극에 인가되는 신호를 제어하는 데 사용된다.
박막 트랜지스터는 게이트선(gate line)을 통하여 전달되는 주사 신호에 따라 데이터선(data line)을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
박막 트랜지스터에 적정한 전압 인가와 전기적 소통을 하기 위해서는 가요성 인쇄회로 기판 및 IC와 박막 트랜지스터 기판의 회로부 패드 쪽의 연결이 중요하다. 이러한 연결 시 연결 부분의 금속에 부식이 발생하는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하여 가요성 인쇄회로 기판과 박막 트랜지스터 기판의 연결부의 금속의 노출 면적을 최소화하여 부식 마진을 높여 제품의 안정적인 신뢰성을 확보하는 것이다.
이러한 목적을 달성하기 위하여 본 발명의 한 실시예에서는 가요성 인쇄회로 기판과 박막 트랜지스터 기판의 연결부의 보호막을 다공 구조의 보호막으로 형성되 는 박막 트랜지스터 표시판을 제안한다.
또한, 본 발명의 다른 한 실시예에서는 가요성 인쇄회로 기판과 박막 트랜지스터 기판의 연결부에 저저항 금속층을 형성하고, 다공 구조의 보호막을 형성한 박막 트랜지스터 표시판을 제안한다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되는 게이트선, 게이트선 위에 형성되는 게이트 절연막, 게이트 절연막 위에 형성되는 반도체층, 반도체층 위에 형성되는 데이터선 및 드레인 전극, 드레인 전극과 연결되어 있는 화소 전극, 게이트선 끝 부분과 연결되는 다공 구조의 접촉 보조 부재, 드레인 전극과 화소 전극 사이에 보호막을 포함하고, 게이트 선 끝 부분과 다공 구조의 접촉 보조 부재가 연결되는 부분은 다공 구조의 상부 유기막으로 이루어진다.
보호막은 하부 무기막과 상부 유기막으로 이루어질 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 게이트선, 데이터선 및 드레인 전극 위에 하부 무기막과 상부 유기막으로 이루어진 보호막을 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 게이트선 끝 부분과 연결되는 다공 구조의 접촉 보조 부재를 형성하는 단계를 포함한다.
보호막을 형성하는 단계에서 게이트 선 끝 부분과 다공 구조의 접촉 보조 부 재가 연결되는 부분에 다공 구조의 상부 유기막을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되는 게이트선, 게이트선 위에 형성되는 게이트 절연막, 게이트 절연막 위에 형성되는 반도체층, 반도체층 위에 형성되는 데이터선 및 드레인 전극, 게이트선 끝 부분 위에 형성되는 저저항 금속층, 드레인 전극과 연결되어 있는 화소 전극, 저저항 금속층과 연결되는 다공 구조의 접촉 보조 부재, 드레인 전극과 화소 전극 사이에 보호막을 포함하고, 저저항 금속층과 다공 구조의 접촉 보조 부재가 연결되는 부분은 다공 구조의 상부 유기막으로 이루어진다.
보호막은 하부 무기막과 상부 유기막으로 이루어질 수 있다.
저저항 금속층은 몰리브덴, 몰리브덴 합금, 구리 또는 구리 합금일 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 반도체층을 형성하는 단계, 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 게이트선 끝 부분 위에 저저항 금속층을 형성하는 단계, 게이트선, 데이터선 및 드레인 전극 위에 하부 무기막과 상부 유기막으로 이루어진 보호막을 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 저저항 금속층과 연결되는 다공 구조의 접촉 보조 부재를 형성하는 단계를 포함한다.
보호막을 형성하는 단계에서 저저항 금속층과 다공 구조의 접촉 보조 부재가 연결되는 부분에 다공 구조의 상부 유기막을 형성할 수 있다.
저저항 금속층은 몰리브덴, 몰리브덴 합금, 구리 또는 구리 합금으로 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선의 단면을 도시한 도면이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속을 포함하는 하부막(124p, 131p, 133ap, 133bp)과 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열 금속 또는 구리(Cu)나 구리 합금 등의 구리 계열 금속을 포함하는 상부막(124q, 131q, 133aq, 133bq)으로 만들어진다. 알루미늄 합금으로는 알루미늄에 네오디뮴(Nd)이 소정량 첨가되어 있는 알루미늄-네 오디뮴(Al-Nd)을 사용할 수 있다. 하부막(124p, 131p, 133ap, 133bp)의 두께는 약 1000 내지 5000Å일 수 있고, 상부막(124q, 131q, 133aq, 133bq)의 두께는 약 50 내지 2000Å일 수 있다.
도 2 및 도 3에서 게이트 전극(124) 및 유지 전극선(131)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 규소(amorphous silicon, a-Si)를 포함하는 복수의 선형 반도체(151)가 형성되어 있다.
선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
반도체(151)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30°내지 80°정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전 극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171)은 하부막(171p, 175p), 중간막(171q, 175q) 및 상부막(171r, 175r)을 포함하는 삼중막 구조를 가진다. 하부막(171p, 175p)은 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 만들어지고, 중간막(171q, 175q)은 비저항이 낮은 알루미늄 또는 알루미늄-네오디뮴(AlNd) 따위의 알루미늄 합금으로 만들어지며, 상부막(171r, 175r)은 ITO나 IZO와의 접촉 특성이 우수한 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 만들어진다.
도 2 및 도 3에서 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)에 대하여 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막(180p)과 상부 유기막(180q)의 이중막 구조를 가진다. 그리고, 상부 유기막(180q)은 접촉 보조 부재(81)와 게이트선(121) 끝 부분(129)의 연결 부분에 게이트선(121) 끝 부분(129)의 노출을 최소화하기 위하여 다공 구조(180r)로 형성한다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(84) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전 기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 여기서, 게이트선(121)의 끝 부분(129)과의 연결 부분의 상부 유기막(180q)은 다공 구조(180r)로 형성되기 때문에, 접촉 보조 부재(81)와 게이트선(121)의 끝 부분(129)과 연결 시 다공 구조로 연결되어 게이트선(121)의 끝 부분(129)의 노출을 최소화하여 안정적인 부식 마진을 가져온다.
접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(84)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(184)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(84)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 15를 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V'선 및 VI-VI'선으로 자른 단면을 도시한 도면이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선 및 IX-IX'선으로 자른 단면을 도시한 도면이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI'선 및 XII-XII'선으로 자른 단면을 도시한 도면이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV'선 및 XV-XV'선으로 자른 단면을 도시한 도면이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 알루미늄-네오디뮴(AlNd)으로 만들어진 하부막 및 몰리브덴(Mo)계열 또는 구리(Cu) 계열의 금속으로 만들어진 상부막을 차례로 적층한다.
그 다음, 도 4 내지 도 6에 도시한 바와 같이, 하부막 및 상부막을 습식 식각(wet etching)하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한 다.
이어서, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 플라스마 화학 기상 증착(PECVD)으로 형성한다.
이어서, 도 7 내지 도 9에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴을 포함하는 불순물이 도핑된 비정질 규소층(160)을 형성한다.
그 다음, 도 10 내지 도 12에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(160) 위에 몰리브덴 계열의 금속으로 만들어진 하부 몰리브덴층, 알루미늄 계열의 금속으로 만들어진 알루미늄층 및 몰리브덴 계열의 금속으로 만들어진 상부 몰리브덴층을 포함하는 데이터 금속층을 스퍼터링 방법으로 차례로 적층한 다음, 하부 몰리브덴층, 알루미늄층 및 상부 몰리브덴층을 한번에 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(160)을 제거하여 복수의 선형 저항성 접촉층(163)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플 라스마를 실시한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 보호막(180)을 형성한다. 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막(180p)과 상부 유기막(180q)의 이중막 구조를 가진다.
이어서, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 184, 185)를 형성한다. 접촉 보조 부재(81)와 게이트선(121)의 끝 부분(129)의 연결 시 게이트선(121)의 끝 부분(129)의 노출을 최소화할 수 있도록 게이트선(121)의 끝 부분(129)의 접촉구(181)의 상부 유기막(180q)을 다공 구조(180r)로 형성한다.
그 다음, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
이하에서는, 도 16 내지 도 30을 참고로 하여 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 16은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 17 및 도 18은 도 16의 박막 트랜지스터 표시판을 XVII-XVII'선 및 XVIII-XVIII'선의 단면을 도시한 도면이다.
본 실시예에 따른 박막 트랜지스터 표시판의 구조는 도 1 내지 도 3에 도시한 것과 거의 동일하다.
기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 가지는 복수의 게이트선(121) 및 유지 전극(133a, 133b)을 가지는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부를 가지는 복수의 선형 저항성 접촉 부재(163) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(163, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막(180p)과 상부 유기막(180q)의 이중막 구조를 가진다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판과 달리, 가요성 인쇄회로 기판과 박막 트랜지스터 표시판의 연결 시 전위차를 줄이기 위하여 게이트선(121)의 끝 부분(129)의 상부에 하부 부기막(180p)의 일부를 식각하여 몰리브덴, 몰리브덴 합금, 구리, 구리 합금 등과 같은 저저항 금속층(178)을 형성한다.
그리고, 상부 유기막(180q)은 접촉 보조 부재(81)와 저저항 금속층(178)의 연결 시 저저항 금속층(178)의 노출을 최소화하기 위하여 다공 구조(180r)로 형성한다.
보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 184, 185)이 형성되어 있으며 그 위에는 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(84)가 형성되어 있다. 저저항 금속층(178)과의 연결 부분의 상부 유기막(180q)은 다공 구조(180r)로 형성되기 때문에, 접촉 보조 부재(81)와 저저항 금속층(178)과 연결 시 다공 구조로 연결되어 저저항 금속층(178)의 노출을 최소화하여 안정적인 부식 마진을 가져온다.
그러면, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 19 내지 도 30을 참조하여 설명한다.
도 19, 도 22, 도 25 및 도 28은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 20 및 도 21은 도 19의 박막 트랜지스터 표시판을 XX-XX'선 및 XXI-XXI'선으로 자른 단면을 도시한 도면이고, 도 23 및 도 24는 도 22의 박막 트랜지스터 표시판을 XXIII- XXIII'선 및 XXIV- XXIV'선으로 자른 단면을 도시한 도면이고, 도 26 및 도 27은 도 25의 박막 트랜지스터 표시판을 XXVI-XXVI'선 및 XXVII-XXVII'선으로 자른 단면을 도시한 도면이고, 도 29 및 도 30은 도 28의 박막 트랜지스터 표시판을 XXVIII-XXVIII'선 및 XXX-XXX'선으로 자른 단면을 도시한 도면이다.
먼저, 도 19 내지 도 21에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 알루미늄-네오디뮴(AlNd)으로 만들어진 하부막 및 몰리브덴(Mo)계열 또는 구리(Cu) 계열 금속의 금속으로 만들어진 상부막을 차례로 적층한다.
그 다음, 하부막 및 상부막을 습식 식각하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
이어서, 도 22 내지 도 24에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴을 포함하는 불순물이 도핑된 비정질 규소층(160)을 형성한다.
그 다음, 도 25 및 도 27에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(160) 위에 몰리브덴 계열의 금속으로 만들어진 하부 몰리브덴층, 알루미늄 계열의 금속으로 만들어진 알루미늄층 및 몰리브덴 계열의 금속으로 만들어진 상부 몰리브덴층을 포함하는 데이터 금속층을 스퍼터링 방법으로 차례로 적층한 다음, 하부 몰리브덴층, 알루미늄층 및 상부 몰리브덴층을 한번에 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 게이트선(121)의 끝 부분(129)에 몰리브덴, 몰리브덴 합금, 구리, 구리 합금 등의 저저항 금속층(178)을 형성한다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(160)을 제거하여 복수의 선형 저항성 접촉층(163)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다.
다음, 도 28 내지 도 30에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)에 의해 가려지지 않는 반도체의 돌출부(154)를 덮도록 보호막(180)을 형성한다. 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막(180p)과 상부 유기막(180q)의 이중막 구조를 가진다.
이어서, 보호막(180)을 사진 공정으로 식각하여 복수의 접촉 구멍(181, 182, 184, 185)을 형성한다. 접촉 보조 부재(81)와 저저항 금속층(178)의 연결 시 저저항 금속층(178)의 노출을 최소화할 수 있도록 저저항 금속층(178)의 접촉구(181)의 상부 유기막(180q)을 다공 구조(180r)로 형성한다.
마지막으로, 도 16 내지 도 18에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 따위의 투명한 도전 물질을 스퍼터링으로 증착한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
도 31은 본 발명의 한 실시예의 따른 박막 트랜지스터 표시판과 다른 한 실시예의 따른 박막 트랜지스터 표시판의 다공 구조 연결부를 확대하여 도시한 도면이다.
도 31에 도시한 바와 같이, 게이트선(121)의 끝 부분(129)과 접촉 보조 부재(81)의 연결 또는 저저항 금속층(178)과 접촉 보조 부재(81)의 연결 부분의 게이트선(121)의 끝 부분(129) 또는 저저항 금속층(178)의 노출을 최소화하기 위하여 상부 유기막(180q)이 다공 구조(180r)로 형성되기 때문에 이들의 연결 시 다공 구조로 연결됨을 확대한 부분을 통하여 알 수 있다.
도 32는 본 발명의 실시예에 따른 다공 구조의 연결에 대해 소금물 테스트 결과를 도시한 도면이다.
도 32에 도시한 바와 같이, 소금물 테스트 결과 전면 연결 구조(a) 보다 다공 연결 구조(b)가 부식 발생이 적게 나타난다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명과 같이 가요성 인쇄회로 기판과 박막 트랜지스터 표시판의 연결 시 연결부에 다공 구조의 보호막을 형성하여 다공 구조로 연결함으로써, 연결부의 금속 노출을 최소화하여 부식 마진을 향상시킬 수 있다.
또한, 가요성 인쇄회로 기판과 박막 트랜지스터 표시판의 연결부에 상부 가압 시 ITO 크랙을 방지할 수 있고, 다공 구조의 보호막에 의해 크랙 전파 경로가 차단될 수 있다.
Claims (10)
- 기판,상기 기판 위에 형성되는 게이트선,상기 게이트선 위에 형성되는 게이트 절연막,상기 게이트 절연막 위에 형성되는 반도체층,상기 반도체층 위에 형성되는 데이터선 및 드레인 전극,상기 드레인 전극과 연결되어 있는 화소 전극,상기 게이트선 끝 부분과 다공 구조로 연결되는 접촉 보조 부재,상기 드레인 전극과 화소 전극 사이에 보호막을 포함하고,상기 게이트 선 끝 부분과 상기 다공 구조의 접촉 보조 부재가 연결되는 부분은 다공 구조의 상부 유기막으로 이루어진 박막 트랜지스터 표시판.
- 제1항에서,상기 보호막은 하부 무기막과 상부 유기막으로 이루어진 박막 트랜지스터 표시판.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 반도체층을 형성하는 단계,상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계,상기 게이트선, 데이터선 및 드레인 전극 위에 하부 무기막과 상부 유기막으로 이루어진 보호막을 형성하는 단계,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계,상기 게이트선 끝 부분과 연결되는 다공 구조의 접촉 보조 부재를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제3항에서,상기 보호막을 형성하는 단계에서,상기 게이트 선 끝 부분과 상기 다공 구조의 접촉 보조 부재가 연결되는 부분에 다공 구조의 상부 유기막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 기판,상기 기판 위에 형성되는 게이트선,상기 게이트선 위에 형성되는 게이트 절연막,상기 게이트 절연막 위에 형성되는 반도체층,상기 반도체층 위에 형성되는 데이터선 및 드레인 전극,상기 게이트선 끝 부분 위에 형성되는 저저항 금속층,상기 드레인 전극과 연결되어 있는 화소 전극,상기 저저항 금속층과 연결되는 다공 구조의 접촉 보조 부재,상기 드레인 전극과 화소 전극 사이에 보호막을 포함하고,상기 저저항 금속층과 상기 다공 구조의 접촉 보조 부재가 연결되는 부분은 다공 구조의 상부 유기막으로 이루어진 박막 트랜지스터 표시판.
- 제5항에서,상기 보호막은 하부 무기막과 상부 유기막으로 이루어진 박막 트랜지스터 표시판.
- 제5항에서,상기 저저항 금속층은 몰리브덴, 몰리브덴 합금, 구리 또는 구리 합금인 박막 트랜지스터 표시판.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 반도체층을 형성하는 단계,상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계,상기 게이트선 끝 부분 위에 저저항 금속층을 형성하는 단계,상기 게이트선, 데이터선 및 드레인 전극 위에 하부 무기막과 상부 유기막으로 이루어진 보호막을 형성하는 단계,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계,상기 저저항 금속층과 연결되는 다공 구조의 접촉 보조 부재를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제8항에서,상기 보호막을 형성하는 단계에서,상기 저저항 금속층과 상기 다공 구조의 접촉 보조 부재가 연결되는 부분에 다공 구조의 상부 유기막을 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제8항 또는 제9항에서,상기 저저항 금속층은 몰리브덴, 몰리브덴 합금, 구리 또는 구리 합금으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081683A KR20080019398A (ko) | 2006-08-28 | 2006-08-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US11/756,217 US8673694B2 (en) | 2006-08-28 | 2007-05-31 | Thin film transistor array panel and method of manufacturing the same |
| CN2007101371916A CN101136413B (zh) | 2006-08-28 | 2007-07-30 | 薄膜晶体管阵列面板及其制造方法 |
| JP2007219436A JP5406440B2 (ja) | 2006-08-28 | 2007-08-27 | 薄膜トランジスタ表示板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081683A KR20080019398A (ko) | 2006-08-28 | 2006-08-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080019398A true KR20080019398A (ko) | 2008-03-04 |
Family
ID=39112569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060081683A KR20080019398A (ko) | 2006-08-28 | 2006-08-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8673694B2 (ko) |
| JP (1) | JP5406440B2 (ko) |
| KR (1) | KR20080019398A (ko) |
| CN (1) | CN101136413B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170140131A (ko) * | 2017-11-30 | 2017-12-20 | 엘지디스플레이 주식회사 | 휘어진 디스플레이 장치 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556415B (zh) * | 2008-04-10 | 2011-05-11 | 北京京东方光电科技有限公司 | 像素结构及其制备方法 |
| KR101846411B1 (ko) | 2011-11-03 | 2018-04-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20140088810A (ko) * | 2013-01-03 | 2014-07-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104022124B (zh) * | 2014-05-26 | 2017-06-27 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
| KR102269080B1 (ko) * | 2015-01-23 | 2021-06-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN108461506A (zh) * | 2018-03-27 | 2018-08-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175409B1 (ko) * | 1995-11-20 | 1999-02-18 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP3975008B2 (ja) | 1998-07-21 | 2007-09-12 | 株式会社アドバンスト・ディスプレイ | 表示装置の製造方法 |
| JP3139549B2 (ja) | 1999-01-29 | 2001-03-05 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| US6524876B1 (en) | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| TW451447B (en) | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| JP2001229805A (ja) | 2000-02-15 | 2001-08-24 | Futaba Corp | 電界放出カソードならびに電界放出型表示装置 |
| JP4777500B2 (ja) | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| JP2002131773A (ja) | 2000-10-26 | 2002-05-09 | Sharp Corp | 液晶表示素子 |
| JP3838047B2 (ja) | 2000-12-06 | 2006-10-25 | セイコーエプソン株式会社 | 電気光学装置、および、その製造方法 |
| KR100745129B1 (ko) | 2001-01-31 | 2007-08-02 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
| KR100813019B1 (ko) | 2001-10-19 | 2008-03-13 | 삼성전자주식회사 | 표시기판 및 이를 갖는 액정표시장치 |
| EP1394597B1 (en) | 2002-09-02 | 2011-03-23 | Samsung Electronics Co., Ltd. | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof |
| KR100745415B1 (ko) | 2002-12-27 | 2007-08-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널의 데이터 패드부 및 그 제조방법 |
| US20040224241A1 (en) | 2003-02-03 | 2004-11-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel, manufacturing method thereof, and mask therefor |
| KR100935671B1 (ko) | 2003-03-13 | 2010-01-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR100538328B1 (ko) | 2003-06-20 | 2005-12-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20050024175A (ko) | 2003-09-05 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| JP2006047827A (ja) | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| KR20060038788A (ko) | 2004-11-01 | 2006-05-04 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
| KR101112547B1 (ko) | 2005-01-18 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 |
| JP4083752B2 (ja) | 2005-01-31 | 2008-04-30 | 三菱電機株式会社 | アクティブマトリクス基板及びその製造方法 |
-
2006
- 2006-08-28 KR KR1020060081683A patent/KR20080019398A/ko not_active Application Discontinuation
-
2007
- 2007-05-31 US US11/756,217 patent/US8673694B2/en active Active
- 2007-07-30 CN CN2007101371916A patent/CN101136413B/zh active Active
- 2007-08-27 JP JP2007219436A patent/JP5406440B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170140131A (ko) * | 2017-11-30 | 2017-12-20 | 엘지디스플레이 주식회사 | 휘어진 디스플레이 장치 |
| KR101866300B1 (ko) * | 2017-11-30 | 2018-06-11 | 엘지디스플레이 주식회사 | 휘어진 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8673694B2 (en) | 2014-03-18 |
| CN101136413A (zh) | 2008-03-05 |
| US20080048260A1 (en) | 2008-02-28 |
| JP5406440B2 (ja) | 2014-02-05 |
| JP2008058966A (ja) | 2008-03-13 |
| CN101136413B (zh) | 2010-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101326128B1 (ko) | 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법 | |
| KR101189271B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101499227B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060131071A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR20080019398A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080078093A (ko) | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR20100021847A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101702645B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101152139B1 (ko) | 표시 장치용 세정제 및 이를 사용하는 박막 트랜지스터표시판의 제조 방법 | |
| KR101184640B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070092455A (ko) | 표시 장치 및 그 제조 방법 | |
| KR101230305B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080034598A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR101853033B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060121414A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20070018263A (ko) | 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070008869A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080054583A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080053645A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080054599A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070039275A (ko) | 박막 트랜지스터 표시판 | |
| KR20070037837A (ko) | 박막 트랜지스터 표시판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |