JP2008058966A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP2008058966A JP2008058966A JP2007219436A JP2007219436A JP2008058966A JP 2008058966 A JP2008058966 A JP 2008058966A JP 2007219436 A JP2007219436 A JP 2007219436A JP 2007219436 A JP2007219436 A JP 2007219436A JP 2008058966 A JP2008058966 A JP 2008058966A
- Authority
- JP
- Japan
- Prior art keywords
- gate line
- thin film
- transistor array
- array panel
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 199
- 230000001681 protective effect Effects 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005260 corrosion Methods 0.000 claims abstract description 6
- 238000005536 corrosion prevention Methods 0.000 claims description 33
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 21
- 229910052750 molybdenum Inorganic materials 0.000 claims description 19
- 239000011733 molybdenum Substances 0.000 claims description 19
- 239000010936 titanium Substances 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims 21
- 239000011241 protective layer Substances 0.000 claims 3
- 230000007797 corrosion Effects 0.000 abstract description 5
- 238000003860 storage Methods 0.000 description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 239000012535 impurity Substances 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 4
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 4
- WUJISAYEUPRJOG-UHFFFAOYSA-N molybdenum vanadium Chemical compound [V].[Mo] WUJISAYEUPRJOG-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 molybdenum alloy Chemical compound 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Abstract
【課題】可撓性印刷回路基板と薄膜トランジスタ基板の連結部の金属の露出面積を最少化して腐蝕に対する余裕（ｍａｒｇｉｎ）を向上させ製品の安定な信頼性を確保することのできる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】基板と、前記基板上に形成され、ゲート線端部を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記半導体層上に形成されるデータ線及びドレイン電極と、前記データ線及び前記ドレイン電極上に形成され、前記ゲート線端部を露出させる複数の第１接触孔を有する保護膜と、前記ドレイン電極と接続される画素電極と、前記複数の第１接触孔を通じて前記ゲート線端部と接続される接触補助部材とを有し、前記ゲート線端部の各々は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材各々と接続される。
【選択図】 図３
【解決手段】基板と、前記基板上に形成され、ゲート線端部を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記半導体層上に形成されるデータ線及びドレイン電極と、前記データ線及び前記ドレイン電極上に形成され、前記ゲート線端部を露出させる複数の第１接触孔を有する保護膜と、前記ドレイン電極と接続される画素電極と、前記複数の第１接触孔を通じて前記ゲート線端部と接続される接触補助部材とを有し、前記ゲート線端部の各々は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材各々と接続される。
【選択図】 図３
Description
本発明は、薄膜トランジスタ表示板及びその製造方法に関し、特に、可撓性印刷回路基板と薄膜トランジスタ基板の連結部の金属の露出面積を最少化して腐蝕に対する余裕（ｍａｒｇｉｎ）を向上させ製品の安定な信頼性を確保することのできる薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く使用されている平板表示装置のうちの一つであって、電場を生成する電界生成電極とその間の液晶層を含む。このような液晶表示装置では、二つの電界生成電極に電圧を印加して液晶層を挟んで電界を形成することによって液晶分子の配向を決定して入射光の偏光を調節して画像を表示する。この時、薄膜トランジスタは電極に印加される信号を制御することに使用される。
薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によってデータ線を通じて伝えられる画像信号を画素電極に伝達又は遮断するスイッチング素子としての役割を果たす。
薄膜トランジスタに適正な電圧印加と電気的接続を行うためには、可撓性印刷回路基板及びＩＣと薄膜トランジスタ基板の回路部パッド側との接続が重要である。このような接続時の接続部分の金属には腐蝕が発生するという問題がある。
薄膜トランジスタに適正な電圧印加と電気的接続を行うためには、可撓性印刷回路基板及びＩＣと薄膜トランジスタ基板の回路部パッド側との接続が重要である。このような接続時の接続部分の金属には腐蝕が発生するという問題がある。
そこで、本発明は上記従来の薄膜トランジスタ表示板及びその製造方法における問題点に鑑みてなされたものであって、本発明の目的は、可撓性印刷回路基板と薄膜トランジスタ基板の連結部の金属の露出面積を最少化して腐蝕に対する余裕（ｍａｒｇｉｎ）を向上させ製品の安定な信頼性を確保することのできる薄膜トランジスタ表示板及びその製造方法を提供することにある。
上記目的を達成するために本発明では、可撓性印刷回路基板と薄膜トランジスタ基板の連結部の保護膜を多孔構造の保護膜で形成される薄膜トランジスタ表示板を提案する。
また、可撓性印刷回路基板と薄膜トランジスタ基板の連結部に腐蝕防止層を形成し、多孔構造の保護膜を形成した薄膜トランジスタ表示板を提案する。
また、可撓性印刷回路基板と薄膜トランジスタ基板の連結部に腐蝕防止層を形成し、多孔構造の保護膜を形成した薄膜トランジスタ表示板を提案する。
より詳しくは、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板は、基板と、前記基板上に形成され、ゲート線端部を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記半導体層上に形成されるデータ線及びドレイン電極と、前記データ線及び前記ドレイン電極上に形成され、前記ゲート線端部を露出させる複数の第１接触孔を有する保護膜と、前記ドレイン電極と接続される画素電極と、前記複数の第１接触孔を通じて前記ゲート線端部と接続される接触補助部材とを有し、前記ゲート線端部の各々は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材各々と接続されることを特徴とする。
前記保護膜は、無機膜及び有機膜を含む多重膜から成ることが好ましい。
前記保護膜は無機膜から成る単一膜であってもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることが好ましい。
前記ゲート絶縁膜は第２接触孔を有し、前記ゲート線端部の一部を露出させる２つ以上の前記第１接触孔は一つの第２接触孔内に位置することが好ましい。
前記保護膜は無機膜から成る単一膜であってもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることが好ましい。
前記ゲート絶縁膜は第２接触孔を有し、前記ゲート線端部の一部を露出させる２つ以上の前記第１接触孔は一つの第２接触孔内に位置することが好ましい。
上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線端部を含むゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート線端部上に前記ゲート絶縁膜の一部をエッチングして前記ゲート線端部を露出させる第２接触孔を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上にデータ線及びドレイン電極を形成する段階と、前記データ線及びドレイン電極上に保護膜を形成する段階と、前記ゲート線端部上に前記保護膜の一部をエッチングして前記ゲート線端部を露出させる複数の第１接触孔を形成する段階と、前記ドレイン電極と接続される画素電極と、前記複数の第１接触孔を通じて前記ゲート線端部と接続される接触補助部材とを形成する段階とを有することを特徴とする。
前記ゲート線端部の各々は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材と接続されることが好ましい。
前記保護膜は、無機膜及び有機膜を含む多重膜で形成することが好ましい。
前記保護膜は無機膜から成る単一膜で形成してもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔して形成されることが好ましい。
前記ゲート線端部の一部を露出させる２つ以上の前記第１接触孔は一つの第２接触孔内に位置するよう形成されることが好ましい。
前記保護膜は、無機膜及び有機膜を含む多重膜で形成することが好ましい。
前記保護膜は無機膜から成る単一膜で形成してもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔して形成されることが好ましい。
前記ゲート線端部の一部を露出させる２つ以上の前記第１接触孔は一つの第２接触孔内に位置するよう形成されることが好ましい。
また、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板は、基板と、前記基板上に形成され、ゲート線端部を含むゲート線と、前記ゲート線上に形成され、前記ゲート線端部を露出させる第２接触孔を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記半導体層上に形成されるデータ線及びドレイン電極と、前記ゲート絶縁膜上に形成され、前記第２接触孔を通じて前記ゲート線端部と接続される腐蝕防止層と、前記データ線、ドレイン電極及び腐蝕防止層上に形成され、前記腐蝕防止層を露出させる複数の第１接触孔を有する保護膜と、前記ドレイン電極と接続される画素電極と、前記複数の第１接触孔を通じて前記腐蝕防止層と接続される接触補助部材とを有することを特徴とする。
前記腐蝕防止層は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材と連結されることが好ましい。
前記保護膜は、無機膜及び有機膜を含む多重膜から成ることが好ましい。
前記保護膜は無機膜から成る単一膜であってもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることが好ましい。
前記腐蝕防止層は、モリブデン系の金属、銅系の金属、チタン系の金属、及びクロム系の金属の内から選択される少なくとも何れか一つの系の金属から成ることが好ましい。
前記保護膜は、無機膜及び有機膜を含む多重膜から成ることが好ましい。
前記保護膜は無機膜から成る単一膜であってもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることが好ましい。
前記腐蝕防止層は、モリブデン系の金属、銅系の金属、チタン系の金属、及びクロム系の金属の内から選択される少なくとも何れか一つの系の金属から成ることが好ましい。
また、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線端部を含むゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート線端部上に前記ゲート絶縁膜の一部をエッチングして前記ゲート線端部を露出させる第２接触孔を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上にデータ線及びドレイン電極及び前記第２接触孔を通じて前記ゲート線端部と接続される腐蝕防止層を形成する段階、前記データ線及びドレイン電極上に保護膜を形成する段階と、前記データ線、ドレイン電極及び腐蝕防止層上に前記保護膜の一部をエッチングして前記ゲート線端部を露出させる複数の第１接触孔を形成する段階と、前記ドレイン電極と連結される画素電極と、前記複数の第１接触孔を通じて前記腐蝕防止層と接続される接触補助部材とを形成する段階とを有することを特徴とする。
前記腐蝕防止層は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材と接続されることが好ましい。
前記保護膜は、無機膜及び有機膜を含む多重膜で形成することが好ましい。
前記保護膜は無機膜から成る単一膜で形成してもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることが好ましい。
前記腐蝕防止層は、モリブデン系の金属、銅系の金属、チタン系の金属、及びクロム系の金属の内から選択される少なくとも何れか一つの系の金属で形成することが好ましい。
前記保護膜は、無機膜及び有機膜を含む多重膜で形成することが好ましい。
前記保護膜は無機膜から成る単一膜で形成してもよい。
前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることが好ましい。
前記腐蝕防止層は、モリブデン系の金属、銅系の金属、チタン系の金属、及びクロム系の金属の内から選択される少なくとも何れか一つの系の金属で形成することが好ましい。
本発明に係る薄膜トランジスタ表示板及びその製造方法によれば、可撓性印刷回路基板と薄膜トランジスタ表示板との接続時接続部に多孔構造の保護膜を形成して多孔構造で接続することによって、接続部の金属露出を最少化して腐蝕に対する余裕（ｍａｒｇｉｎ）を向上させることができるという効果がある。
また、可撓性印刷回路基板と薄膜トランジスタ表示板との接続部の上部への加圧時ＩＴＯ膜クラックを防止することができて、多孔構造の保護膜によりクラックによる電流経路を遮断できるという効果がある。
また、可撓性印刷回路基板と薄膜トランジスタ表示板との接続部の上部への加圧時ＩＴＯ膜クラックを防止することができて、多孔構造の保護膜によりクラックによる電流経路を遮断できるという効果がある。
次に、本発明に係る薄膜トランジスタ表示板及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面において複数層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似の部分については同一の図面符号で示すものとする。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間にまた他の部分がある場合も含む。反対にある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
以下、図１〜図３を参照して本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
図１は本発明の一実施形態による薄膜トランジスタ表示板の配置図であり、図２及び図３は各々図１の薄膜トランジスタ表示板をＩＩ−ＩＩ’線及びＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
図１は本発明の一実施形態による薄膜トランジスタ表示板の配置図であり、図２及び図３は各々図１の薄膜トランジスタ表示板をＩＩ−ＩＩ’線及びＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
透明なガラス又はプラスチックなどで作られた絶縁基板１１０上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。
ゲート線１２１は、ゲート信号を伝達して主に横方向にのびている。各ゲート線１２１は下に突出した複数のゲート電極１２４と他の層又は外部駆動回路との接続のために面積が広い端部１２９を含む。ゲート信号を生成するゲート駆動回路（図示せず）は絶縁基板１１０上に付着される可撓性印刷回路フィルム（図示せず）上に装着されたり、絶縁基板１１０上に直接装着されたり、絶縁基板１１０上に集積することもできる。ゲート駆動回路が絶縁基板１１０上に集積されている場合ゲート線１２１が延長されてこれと直接接続されてもよい。
ゲート線１２１は、ゲート信号を伝達して主に横方向にのびている。各ゲート線１２１は下に突出した複数のゲート電極１２４と他の層又は外部駆動回路との接続のために面積が広い端部１２９を含む。ゲート信号を生成するゲート駆動回路（図示せず）は絶縁基板１１０上に付着される可撓性印刷回路フィルム（図示せず）上に装着されたり、絶縁基板１１０上に直接装着されたり、絶縁基板１１０上に集積することもできる。ゲート駆動回路が絶縁基板１１０上に集積されている場合ゲート線１２１が延長されてこれと直接接続されてもよい。
維持電極線１３１は所定の電圧が印加され、ゲート線１２１と殆ど並んでのびた幹線とこれから分かれた複数対の維持電極（１３３ａ、１３３ｂ）を含む。維持電極線１３１の各々は隣接した二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうちの下側に近い。維持電極（１３３ａ、１３３ｂ）の各々は、幹線と連結された固定端とその反対側の自由端を有している。一方、維持電極（１３３ｂ）の固定端は面積が広く、その自由端は直線部分と屈曲部分の二股に分かれる。しかしながら、維持電極線１３１の形状及び配置は多様に変形できる。
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属を含む下部膜（１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐ）とモリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、銅（Ｃｕ）や銅合金などの銅系金属又はチタン（Ｔｉ）や窒化チタン（ＴｉＮ）のようなチタン系の金属を含む上部膜（１２４ｑ、１３１ｑ、１３３ａｑ、１３３ｂｑ）で作られる。
アルミニウム合金としてはアルミニウムにネオジム（Ｎｄ）が所定量添加されているアルミニウム−ネオジム（Ａｌ−Ｎｄ）を使用してもよい。下部膜（１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐ）の厚さは約１０００〜５０００Åであってもよく、上部膜（１２４ｑ、１３１ｑ、１３３ａｑ、１３３ｂｑ）の厚さは約５０〜２０００Åであってもよい。
アルミニウム合金としてはアルミニウムにネオジム（Ｎｄ）が所定量添加されているアルミニウム−ネオジム（Ａｌ−Ｎｄ）を使用してもよい。下部膜（１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐ）の厚さは約１０００〜５０００Åであってもよく、上部膜（１２４ｑ、１３１ｑ、１３３ａｑ、１３３ｂｑ）の厚さは約５０〜２０００Åであってもよい。
図２及び図３でゲート電極１２４及び維持電極線１３１に対して下部膜は英文字ｐを、上部膜は英文字ｑを図面符号の末に付けて示すものとする。
ゲート線１２１及び維持電極線１３１の側面は、絶縁基板１１０面に対して傾いており、その傾斜角は約３０゜〜約８０゜であることが好ましい。
ゲート線１２１及び維持電極線１３１上には窒化珪素（ＳｉＮｘ）又は酸化珪素（ＳｉＯｘ）などで作られたゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、非晶質シリコン（ａ−Ｓｉ）を含む複数の線状半導体１５１が形成されている。
ゲート線１２１及び維持電極線１３１の側面は、絶縁基板１１０面に対して傾いており、その傾斜角は約３０゜〜約８０゜であることが好ましい。
ゲート線１２１及び維持電極線１３１上には窒化珪素（ＳｉＮｘ）又は酸化珪素（ＳｉＯｘ）などで作られたゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、非晶質シリコン（ａ−Ｓｉ）を含む複数の線状半導体１５１が形成されている。
線状半導体１５１は主に縦方向にのびており、ゲート電極１２４に向かって延長され出た複数の突出部１５４を含む。線状半導体１５１はゲート線１２１及び維持電極線１３１近傍で幅が広くなり、これらを幅広く覆っている。
線状半導体１５１上には、複数の線状及び島型オーミックコンタクト部材１６３、１６５が形成されている。線状及び島型オーミックコンタクト部材１６３、１６５は燐（Ｐ）などのｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で作られたりシリサイドで作られてもよい。
線状半導体１５１と線状及び島型オーミックコンタクト部材１６３、１６５の側面また絶縁基板１１０面に対して傾いており、傾斜角は３０゜〜８０゜程度である。
線状及び島型オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には複数のデータ線１７１と複数のドレイン電極１７５が形成されている。
線状半導体１５１上には、複数の線状及び島型オーミックコンタクト部材１６３、１６５が形成されている。線状及び島型オーミックコンタクト部材１６３、１６５は燐（Ｐ）などのｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で作られたりシリサイドで作られてもよい。
線状半導体１５１と線状及び島型オーミックコンタクト部材１６３、１６５の側面また絶縁基板１１０面に対して傾いており、傾斜角は３０゜〜８０゜程度である。
線状及び島型オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には複数のデータ線１７１と複数のドレイン電極１７５が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向にのびてゲート線１２１と交差する。各データ線１７１はまた維持電極線１３１と交差し、隣接した維持電極（１３３ａ、１３３ｂ）集合の間に形成される。各データ線１７１はゲート電極１２４に向かってのびた複数のソース電極１７３と他の層又は外部駆動回路との接続のために面積が広い端部１７９を含む。データ信号を生成するデータ駆動回路（図示せず）は、絶縁基板１１０上に付着される可撓性印刷回路フィルム（図示せず）上に装着されたり、絶縁基板１１０上に直接装着されたり、絶縁基板１１０に直接集積することができる。データ駆動回路が絶縁基板１１０上に集積される場合、データ線１７１が延長されてこれと直接接続してもよい。
ドレイン電極１７５は、データ線１７１と分離されており、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は面積が広い一側端部と棒状である他側端部を有している。広い端部は維持電極線１３１と重畳し、棒状端部はＵ字型に曲がったソース電極１７３で一部囲まれている。
ドレイン電極１７５は、データ線１７１と分離されており、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は面積が広い一側端部と棒状である他側端部を有している。広い端部は維持電極線１３１と重畳し、棒状端部はＵ字型に曲がったソース電極１７３で一部囲まれている。
一つのゲート電極１２４、一つのソース電極１７３及び一つのドレイン電極１７５は線状半導体１５１の突出部１５４と一緒に一つの薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
データ線１７１及びドレイン電極１７５は下部膜（１７１ｐ、１７５ｐ）、中間膜（１７１ｑ、１７５ｑ）及び上部膜（１７１ｒ、１７５ｒ）を含む三重膜構造を有する。下部膜（１７１ｐ、１７５ｐ）は純粋モリブデン又は窒化モリブデン（ＭｏＮ）、モリブデン−ニオビウム（ＭｏＮｂ）、モリブデン−バナジウム（ＭｏＶ）、モリブデン−チタン（ＭｏＴｉ）、モリブデン−タングステン（ＭｏＷ）などのモリブデン合金などのモリブデン系の金属、又はチタン（Ｔｉ）や窒化チタン（ＴｉＮ）などのチタン系の金属で作られて、中間膜（１７１ｑ、１７５ｑ）は比抵抗が低いアルミニウム又はアルミニウム−ネオジム（ＡｌＮｄ）などのアルミニウム合金で作られて、上部膜（１７１ｒ、１７５ｒ）はＩＴＯやＩＺＯとの接触特性に優れた純粋モリブデン又は窒化モリブデン（ＭｏＮ）、モリブデン−ニオビウム（ＭｏＮｂ）、モリブデン−バナジウム（ＭｏＶ）、モリブデン−チタン（ＭｏＴｉ）、モリブデン−タングステン（ＭｏＷ）などのモリブデン合金などのモリブデン系の金属又はチタン（Ｔｉ）や窒化チタン（ＴｉＮ）などのチタン系の金属で作られる。
図２及び図３でソース電極１７３及び端部１７９を含むデータ線１７１及びドレイン電極１７５に対して下部膜は英文字ｐを、中間膜は英文字ｑを、上部膜は英文字ｒを図面符号の末に付けて示すものとする。
データ線１７１及びドレイン電極１７５またその側面が基板１１０面に対し３０゜〜８０゜程度の傾斜角に傾いていることが好ましい。
データ線１７１及びドレイン電極１７５またその側面が基板１１０面に対し３０゜〜８０゜程度の傾斜角に傾いていることが好ましい。
線状及び島型オーミックコンタクト部材１６３、１６５はその下の線状半導体１５１とその上のデータ線１７１及びドレイン電極１７５の間にだけ存在し、これらの間の接触抵抗を低くする。大部分の所では線状半導体１５１の幅がデータ線１７１の幅より狭くなるが、上述したようにゲート線１２１と出会う部分で幅が広くなり、表面の形状（ｐｒｏｆｉｌｅ）をスムースにすることによってデータ線１７１が断線することを防止する。線状半導体１５１には、ソース電極１７３とドレイン電極１７５の間を始めとしてデータ線１７１及びドレイン電極１７５で遮らないで露出した部分がある。
データ線１７１、ドレイン電極１７５及び露出した半導体の突出部１５４部分上には保護膜１８０が形成されている。保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出された線状半導体１５１部分に害にならないように下部無機膜（１８０ｐ）と上部有機膜（１８０ｑ）の二重膜構造を有する。しかしながら、保護膜１８０は無機膜から成る単一膜構造であってもよい。
ここで、保護膜１８０は接触補助部材８１とゲート線１２１の端部１２９との接続部分にゲート線１２１端部１２９の露出を最少化するために多孔構造（１８０ｒ）で形成する。
保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出する複数の接触孔１８２、１８５が形成されており、保護膜１８０とゲート絶縁膜１４０にはゲート線１２１の端部１２９を露出する複数の接触孔１８１が形成されており、維持電極（１３３ｂ）固定端近傍の維持電極線１３１の一部を露出する複数の接触孔１８４が形成されている。
保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出する複数の接触孔１８２、１８５が形成されており、保護膜１８０とゲート絶縁膜１４０にはゲート線１２１の端部１２９を露出する複数の接触孔１８１が形成されており、維持電極（１３３ｂ）固定端近傍の維持電極線１３１の一部を露出する複数の接触孔１８４が形成されている。
保護膜１８０上には複数の画素電極１９１、複数の接続橋８４及び複数の接触補助部材８１、８２が形成されている。これらはＩＴＯ又はＩＺＯなどの透明な導電物質やアルミニウム、銀又はその合金などの反射性金属でも形成可能である。
画素電極１９１は、接触孔１８５を通じてドレイン電極１７５と物理的・電気的に接続されており、ドレイン電極１７５からデータ電圧が印加される。データ電圧が印加された画素電極１９１は共通電圧が印加される他の表示板（図示せず）の共通電極（図示せず）と一緒に電場を生成することによって二つの電極の間の液晶層（図示せず）の液晶分子の配向方向を決定する。画素電極１９１と共通電極はキャパシタ（以下、“液晶キャパシタ”とする）を構成して薄膜トランジスタが遮断した後にも印加された電圧を維持する。
画素電極１９１は、維持電極（１３３ａ、１３３ｂ）を始めとした維持電極線１３１と重畳する。画素電極１９１及びこれと電気的に接続されたドレイン電極１７５が維持電極線１３１と重畳して形成されるキャパシタをストレージキャパシタとして、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
接触補助部材８１、８２は各々接触孔１８１、１８２を通じてゲート線１２１の端部１２９及びデータ線１７１の端部１７９と接続される。ここで、ゲート線１２１の端部１２９との接続部分の保護膜１８０は多孔構造（１８０ｒ）で形成されるために、接触補助部材８１とゲート線１２１の端部１２９と接続時、多孔構造で接続されてゲート線１２１の端部１２９の露出を最少化して腐蝕に対する余裕（ｍａｒｇｉｎ）を向上させる。
接触補助部材８１、８２はデータ線１７１及びゲート線１２１の端部１７９、１２９と外部装置との接着性を補完してこれらを保護する。
接続橋８４はゲート線１２１を横切って、ゲート線１２１を間に置いて反対側に位置する接触孔１８４を通じて維持電極線１３１の露出した部分と維持電極（１３３ｂ）の自由端の露出した端部とを接続している。維持電極（１３３ａ、１３３ｂ）を始めとした維持電極線１３１は接続橋８４と一緒にゲート線１２１やデータ線１７１又は薄膜トランジスタの欠陥を修理する場合に使用してもよい。
接続橋８４はゲート線１２１を横切って、ゲート線１２１を間に置いて反対側に位置する接触孔１８４を通じて維持電極線１３１の露出した部分と維持電極（１３３ｂ）の自由端の露出した端部とを接続している。維持電極（１３３ａ、１３３ｂ）を始めとした維持電極線１３１は接続橋８４と一緒にゲート線１２１やデータ線１７１又は薄膜トランジスタの欠陥を修理する場合に使用してもよい。
次に、図１〜図３に示した薄膜トランジスタ表示板を製造する方法について図４〜図１５を参照して詳細に説明する。
図４、図７、図１０及び図１３は本発明の一実施形態による薄膜トランジスタ表示板の製造方法を説明するために順次に示した配置図であり、図５及び図６は、図４の薄膜トランジスタ表示板をＶ−Ｖ’線及びＶＩ−ＶＩ’線に沿って切断した断面図であり、図８及び図９は、図７の薄膜トランジスタ表示板をＶＩＩＩ−ＶＩＩＩ’線及びＩＸ−ＩＸ’線に沿って切断した断面図である。また、図１１及び図１２は、図１０の薄膜トランジスタ表示板をＸＩ−ＸＩ’線及びＸＩＩ−ＸＩＩ’線に沿って切断した断面図であり、図１４及び図１５は、図１３の薄膜トランジスタ表示板をＸＩＶ−ＸＩＶ’線及びＸＶ−ＸＶ’線に沿って切断した断面図である。
図４、図７、図１０及び図１３は本発明の一実施形態による薄膜トランジスタ表示板の製造方法を説明するために順次に示した配置図であり、図５及び図６は、図４の薄膜トランジスタ表示板をＶ−Ｖ’線及びＶＩ−ＶＩ’線に沿って切断した断面図であり、図８及び図９は、図７の薄膜トランジスタ表示板をＶＩＩＩ−ＶＩＩＩ’線及びＩＸ−ＩＸ’線に沿って切断した断面図である。また、図１１及び図１２は、図１０の薄膜トランジスタ表示板をＸＩ−ＸＩ’線及びＸＩＩ−ＸＩＩ’線に沿って切断した断面図であり、図１４及び図１５は、図１３の薄膜トランジスタ表示板をＸＩＶ−ＸＩＶ’線及びＸＶ−ＸＶ’線に沿って切断した断面図である。
まず、透明ガラス又はプラスチックなどから成る絶縁基板１１０上にアルミニウム−ネオジム（ＡｌＮｄ）で作られた下部膜及びモリブデン（Ｍｏ）系又は銅（Ｃｕ）系の金属で作られた上部膜を順次に積層する。
次に、図４〜図６に示すように、下部膜及び上部膜を湿式エッチングしてゲート電極１２４（１２４ｐ、１２４ｑ）及び端部１２９（１２９ｐ、１２９ｑ）を含む複数のゲート線１２１と維持電極｛１３３ａ（１３３ａｐ、１３３ａｑ）、１３３ｂ（１３３ｂｐ、１３３ｂｑ）｝を含む複数の維持電極線１３１（１３１ｐ、１３１ｑ）を形成する。
次に、図４〜図６に示すように、下部膜及び上部膜を湿式エッチングしてゲート電極１２４（１２４ｐ、１２４ｑ）及び端部１２９（１２９ｐ、１２９ｑ）を含む複数のゲート線１２１と維持電極｛１３３ａ（１３３ａｐ、１３３ａｑ）、１３３ｂ（１３３ｂｐ、１３３ｂｑ）｝を含む複数の維持電極線１３１（１３１ｐ、１３１ｑ）を形成する。
次に、ゲート線１２１及び維持電極線１３１上に窒化珪素（ＳｉＮｘ）などで作られたゲート絶縁膜１４０、不純物がドーピングされない真性非晶質シリコン（ａ−Ｓｉ）層及び不純物がドーピングされた非晶質シリコン（ｎ＋ａ−Ｓｉ）層をプラズマ化学気相蒸着（ＰＥＣＶＤ）で形成する。
続いて、図７〜図９に示すように、不純物がドーピングされた非晶質シリコン及び真性非晶質シリコンをフォトリソグラフィ工程でエッチングして、ゲート絶縁膜１４０、複数の突出部１５４を含む線状（真性）半導体（層）１５１及び複数の不純物半導体パターンを含む不純物がドーピングされた非晶質シリコン層１６０を形成する。
その次に、図１０〜図１２に示すように、不純物がドーピングされた非晶質シリコン層１６０上にモリブデン系の金属で作られた下部モリブデン層、アルミニウム系の金属で作られたアルミニウム層、及びモリブデン系の金属で作られた上部モリブデン層を含むデータ金属層をスパッタリング方法で順次に積層した後、下部モリブデン層、アルミニウム層及び上部モリブデン層を湿式エッチングして、ソース電極１７３及び端部１７９を含むデータ線１７１及びドレイン電極１７５を形成する。
次に、ソース電極１７３及びドレイン電極１７５で覆われず露出している不純物半導体層（非晶質シリコン層）１６０を除去して複数の線状オーミックコンタクト層１６３と複数の島型オーミックコンタクト層１６５を完成する一方、その下の（真性）線状半導体１５１の突出部１５４部分を露出させる。この時、露出した（真性）線状半導体１５１の突出部１５４部分の表面を安定化させるために酸素（Ｏ２）プラズマを実施する。
次に、図１３〜図１５に示すように保護膜１８０を形成する。保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出した線状半導体１５１部分に害にならないように下部無機膜（１８０ｐ）と上部有機膜（１８０ｑ）の二重膜構造を有する。しかしながら、保護膜１８０は無機膜で作られた単一膜構造であってもよい。
次に、保護膜１８０上に感光膜をコーティングした後、光マスクを通じて感光膜に光を照射した後、現像して複数の接触孔１８１、１８２、１８４、１８５を形成する。接触補助部材８１とゲート線１２１の端部１２９との接続時、ゲート線１２１の端部１２９の露出を最少化することができるようにゲート線１２１の端部１２９の接触孔１８１の保護膜１８０を多孔構造（１８０ｒ）で形成する。
次に、図１〜図３に示すように、保護膜１８０上にＩＴＯなどの透明導電層をスパッタリングで積層した後、パターニングして、画素電極１９１、接触補助部材８１、８２及び接続橋８４を形成する。
以下、図１６〜図３０を参照して本発明の他の実施形態による薄膜トランジスタ表示板について説明する。
図１６は本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図１７及び図１８は、図１６の薄膜トランジスタ表示板をＸＶＩＩ−ＸＶＩＩ’線に沿って切断した断面図、及びＸＶＩＩＩ−ＸＶＩＩＩ’線に沿って切断した断面図である。
図１６は本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図１７及び図１８は、図１６の薄膜トランジスタ表示板をＸＶＩＩ−ＸＶＩＩ’線に沿って切断した断面図、及びＸＶＩＩＩ−ＸＶＩＩＩ’線に沿って切断した断面図である。
本実施形態による薄膜トランジスタ表示板の構造は、図１〜図３に示したものと殆ど同一である。
絶縁基板１１０上にゲート電極１２４及び端部１２９を有する複数のゲート線１２１及び維持電極（１３３ａ、１３３ｂ）を有する複数の維持電極線１３１が形成されており、その上にゲート絶縁膜１４０、突出部１５４を含む複数の線状半導体１５１、突出部を有する複数の線状オーミックコンタクト部材１６３及び複数の島型オーミックコンタクト部材１６５が順次に形成されている。
絶縁基板１１０上にゲート電極１２４及び端部１２９を有する複数のゲート線１２１及び維持電極（１３３ａ、１３３ｂ）を有する複数の維持電極線１３１が形成されており、その上にゲート絶縁膜１４０、突出部１５４を含む複数の線状半導体１５１、突出部を有する複数の線状オーミックコンタクト部材１６３及び複数の島型オーミックコンタクト部材１６５が順次に形成されている。
オーミックコンタクト部材（１６３、１６５）上にはソース電極１７３及び端部１７９を含む複数のデータ線１７１、複数のドレイン電極１７５が形成されており、その上に保護膜１８０が形成されている。保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出した線状半導体１５１部分の害にならないように下部無機膜（１８０ｐ）と上部有機膜（１８０ｑ）の二重膜構造を有する。また、保護膜１８０は無機膜から成る単一膜構造であってもよい。
しかしながら、本実施形態による薄膜トランジスタ表示板は、図１〜図３に示した薄膜トランジスタ表示板と相違して、可撓性印刷回路基板と薄膜トランジスタ表示板との接続時、電位差を減らすために下部ゲート絶縁膜１４０の一部をエッチングしてゲート線１２１の端部１２９を一部を露出させ、露出したゲート線１２１の端部１２９を覆うように腐蝕防止層１７８を形成する。腐蝕防止層１７８はモリブデンやモリブデン合金などのモリブデン系の金属、銅や銅合金などの銅系の金属、チタンやチタン合金などのチタン系の金属又はクロムやクロム合金などのクロム系の金属で形成してもよい。
そして、保護膜１８０は接触補助部材８１と腐蝕防止層１７８の接続時、腐蝕防止層１７８の露出を最少化するために多孔構造（１８０ｒ）の接触孔を有する。
保護膜１８０及びゲート絶縁膜１４０には複数の接触孔１８１、１８２、１８４、１８５が形成されており、その上には複数の画素電極１９１、複数の接触補助部材８１、８２及び複数の接続橋８４が形成されている。
保護膜１８０及びゲート絶縁膜１４０には複数の接触孔１８１、１８２、１８４、１８５が形成されており、その上には複数の画素電極１９１、複数の接触補助部材８１、８２及び複数の接続橋８４が形成されている。
保護膜１８０に形成される接触孔が多孔構造（１８０ｒ）を有するために、接触補助部材８１と腐蝕防止層１７８と接続時、多孔構造で接続されて腐蝕防止層１７８の露出を最少化して腐蝕に対する余裕（ｍａｒｇｉｎ）を向上させる。
次に、本発明の他の実施形態による薄膜トランジスタ表示板の製造方法を図１９〜図３０を参照して説明する。
図１９、図２２、図２５及び図２８は本発明の他の実施形態による薄膜トランジスタ表示板の製造方法を説明するために順次に示した配置図であり、図２０及び図２１は、図１９の薄膜トランジスタ表示板をＸＸ−ＸＸ’線に沿って切断した断面図、及びＸＸＩ−ＸＸＩ’線に沿って切断した断面図であり、図２３及び図２４は、図２２の薄膜トランジスタ表示板をＸＸＩＩＩ−ＸＸＩＩＩ’線に沿って切断した断面図、及びＸＸＩＶ−ＸＸＩＶ’線に沿って切断した断面図である
また、図２６及び図２７は、図２５の薄膜トランジスタ表示板をＸＸＶＩ−ＸＸＶＩ’線に沿って切断した断面図、及びＸＸＶＩＩ−ＸＸＶＩＩ’線に沿って切断した断面図であり、図２９及び図３０は、図２８の薄膜トランジスタ表示板をＸＸＶＩＩＩ−ＸＸＶＩＩＩ’線に沿って切断した断面図、及びＸＸＸ−ＸＸＸ’線に沿って切断した断面図である。
図１９、図２２、図２５及び図２８は本発明の他の実施形態による薄膜トランジスタ表示板の製造方法を説明するために順次に示した配置図であり、図２０及び図２１は、図１９の薄膜トランジスタ表示板をＸＸ−ＸＸ’線に沿って切断した断面図、及びＸＸＩ−ＸＸＩ’線に沿って切断した断面図であり、図２３及び図２４は、図２２の薄膜トランジスタ表示板をＸＸＩＩＩ−ＸＸＩＩＩ’線に沿って切断した断面図、及びＸＸＩＶ−ＸＸＩＶ’線に沿って切断した断面図である
また、図２６及び図２７は、図２５の薄膜トランジスタ表示板をＸＸＶＩ−ＸＸＶＩ’線に沿って切断した断面図、及びＸＸＶＩＩ−ＸＸＶＩＩ’線に沿って切断した断面図であり、図２９及び図３０は、図２８の薄膜トランジスタ表示板をＸＸＶＩＩＩ−ＸＸＶＩＩＩ’線に沿って切断した断面図、及びＸＸＸ−ＸＸＸ’線に沿って切断した断面図である。
まず、図１９〜図２１に示すように、透明ガラス又はプラスチックなどで作られた絶縁基板１１０上にアルミニウム−ネオジム（ＡｌＮｄ）で作られた下部膜及びモリブデン（Ｍｏ）系又は銅（Ｃｕ）系金属の金属で作られた上部膜を順次に積層する。
次に、下部膜及び上部膜を湿式エッチングしてゲート電極１２４（１２４ｐ、１２４ｑ）及び端部１２９（１２９ｐ、１２９ｑ）を含む複数のゲート線１２１と維持電極｛１３３ａ（１３３ａｐ、１３３ａｑ）、１３３ｂ（１３３ｂｐ、１３３ｂｑ）｝を含む複数の維持電極線１３１（１３１ｐ、１３１ｑ）を形成する。
次に、下部膜及び上部膜を湿式エッチングしてゲート電極１２４（１２４ｐ、１２４ｑ）及び端部１２９（１２９ｐ、１２９ｑ）を含む複数のゲート線１２１と維持電極｛１３３ａ（１３３ａｐ、１３３ａｑ）、１３３ｂ（１３３ｂｐ、１３３ｂｑ）｝を含む複数の維持電極線１３１（１３１ｐ、１３１ｑ）を形成する。
次に、図２２〜図２４に示すように、不純物がドーピングされた非晶質シリコン及び真性非晶質シリコンをフォトリソグラフィ工程でエッチングして、ゲート絶縁膜１４０、複数の突出部１５４を含む線状（真性）半導体（層）１５１及び複数の不純物半導体パターンを含む不純物がドーピングされた非晶質シリコン層１６０を形成する。
その次に、図２５〜図２７に示すように、ゲート線１２１端部１２９上のゲート絶縁膜１４０をエッチングして、ゲート線１２１の端部１２９を露出させた後、不純物がドーピングされた非晶質シリコン層１６０上に露出したゲート線１２１の端部１２９上にモリブデン系の金属をスパッタリング方法で積層してデータ金属層を形成する、次に、データ金属層をフォトリソグラフィ工程でエッチングして、ソース電極１７３及び端部１７９を含むデータ線１７１、ドレイン電極１７５及び腐蝕防止層１７８を形成する。
次に、ソース電極１７３及びドレイン電極１７５で覆われず露出した不純物半導体層（非晶質シリコン層）１６０を除去して複数の線状オーミックコンタクト層１６３と複数の島型オーミックコンタクト層１６５を完成する一方、その下の（真性）線状半導体１５１の突出部１５４部分を露出させる。
続いて、図２８〜図３０に示すように、データ線１７１及びドレイン電極１７５によって遮られない線状半導体１５１の突出部１５４を覆うように保護膜１８０を形成する。保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出した線状半導体１５１部分に害にならないように下部無機膜（１８０ｐ）と上部有機膜（１８０ｑ）の二重膜構造を有する。しかしながら、保護膜１８０は無機膜から成る単一膜構造であってもよい。
次に、保護膜１８０をフォトリソグラフィ工程でエッチングして複数の接触孔１８１、１８２、１８４、１８５を形成する。接触補助部材８１と腐蝕防止層１７８との接続時、腐蝕防止層１７８の露出を最少化することができるように腐蝕防止層１７８の接触孔１８１を多孔構造（１８０ｒ）で形成する。
ここで下部無機膜（１８０ｐ）は、単一孔構造で形成して上部有機膜（１８０ｑ）だけ多孔構造で形成してもよい。この場合には、上部有機膜（１８０ｑ）を塗布する以前に下部無機膜（１８０ｐ）をフォトリソグラフィ工程でエッチングして単一孔構造の接触孔を形成し、その上に上部有機膜（１８０ｑ）を塗布して再びフォトリソグラフィ工程でエッチングして多孔構造の接触孔を形成する。
ここで下部無機膜（１８０ｐ）は、単一孔構造で形成して上部有機膜（１８０ｑ）だけ多孔構造で形成してもよい。この場合には、上部有機膜（１８０ｑ）を塗布する以前に下部無機膜（１８０ｐ）をフォトリソグラフィ工程でエッチングして単一孔構造の接触孔を形成し、その上に上部有機膜（１８０ｑ）を塗布して再びフォトリソグラフィ工程でエッチングして多孔構造の接触孔を形成する。
最後に、図１６〜図１８に示すように、保護膜１８０上にＩＴＯ又はＩＺＯなどの透明な導電物質をスパッタリングで蒸着した後、パターニングして、画素電極１９１、接触補助部材８１、８２及び接続橋８４を形成する。
図３１は、本発明の一実施形態による薄膜トランジスタ表示板と他の実施形態による薄膜トランジスタ表示板の多孔構造連結部を拡大して示した図面である。
図３１に示すように、ゲート線１２１の端部１２９と接触補助部材８１との接続又は腐蝕防止層１７８と接触補助部材８１との接続部分でゲート線１２１の端部１２９又は腐蝕防止層１７８の露出を最少化するために接触孔を多孔構造（１８０ｒ）として形成した。
多孔構造（１８０ｒ）で各孔の直径は３〜６μｍであり、各孔間の距離は６〜８μｍである。
図３１に示すように、ゲート線１２１の端部１２９と接触補助部材８１との接続又は腐蝕防止層１７８と接触補助部材８１との接続部分でゲート線１２１の端部１２９又は腐蝕防止層１７８の露出を最少化するために接触孔を多孔構造（１８０ｒ）として形成した。
多孔構造（１８０ｒ）で各孔の直径は３〜６μｍであり、各孔間の距離は６〜８μｍである。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
８１、８２ 接触補助部材
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１２９ （ゲート線の）端部
１２９ｐ、１２９ｑ 端部（下部膜及び上部膜）
１４０ ゲート絶縁膜
１７１ データ線
１７８ 腐蝕防止層
１７９ （データ線の）端部
１７９ｐ、１７９ｑ、１７９ｒ 端部（下部膜、中間膜、及び上部膜）
１８０ 保護膜
１８０ｐ、１８０ｑ 保護膜（下部膜及び上部膜）
１８０ｒ 多孔構造
１８１、１８２ 接触孔
１９１ 画素電極
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１２９ （ゲート線の）端部
１２９ｐ、１２９ｑ 端部（下部膜及び上部膜）
１４０ ゲート絶縁膜
１７１ データ線
１７８ 腐蝕防止層
１７９ （データ線の）端部
１７９ｐ、１７９ｑ、１７９ｒ 端部（下部膜、中間膜、及び上部膜）
１８０ 保護膜
１８０ｐ、１８０ｑ 保護膜（下部膜及び上部膜）
１８０ｒ 多孔構造
１８１、１８２ 接触孔
１９１ 画素電極
Claims (23)
- 基板と、
前記基板上に形成され、ゲート線端部を含むゲート線と、
前記ゲート線上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体層と、
前記半導体層上に形成されるデータ線及びドレイン電極と、
前記データ線及び前記ドレイン電極上に形成され、前記ゲート線端部を露出させる複数の第１接触孔を有する保護膜と、
前記ドレイン電極と接続される画素電極と、
前記複数の第１接触孔を通じて前記ゲート線端部と接続される接触補助部材とを有し、
前記ゲート線端部の各々は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材各々と接続されることを特徴とする薄膜トランジスタ表示板。 - 前記保護膜は、無機膜及び有機膜を含む多重膜から成ることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 前記保護膜は、無機膜から成る単一膜であることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 前記ゲート絶縁膜は第２接触孔を有し、前記ゲート線端部の一部を露出させる２つ以上の前記第１接触孔は一つの第２接触孔内に位置することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 基板上にゲート線端部を含むゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜を形成する段階と、
前記ゲート線端部上に前記ゲート絶縁膜の一部をエッチングして前記ゲート線端部を露出させる第２接触孔を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上にデータ線及びドレイン電極を形成する段階と、
前記データ線及びドレイン電極上に保護膜を形成する段階と、
前記ゲート線端部上に前記保護膜の一部をエッチングして前記ゲート線端部を露出させる複数の第１接触孔を形成する段階と、
前記ドレイン電極と接続される画素電極と、前記複数の第１接触孔を通じて前記ゲート線端部と接続される接触補助部材とを形成する段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記ゲート線端部の各々は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材と接続されることを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜は、無機膜及び有機膜を含む多重膜で形成することを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜は、無機膜から成る単一膜で形成することを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔して形成されることを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線端部の一部を露出させる２つ以上の前記第１接触孔は一つの第２接触孔内に位置するよう形成されることを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 基板と、
前記基板上に形成され、ゲート線端部を含むゲート線と、
前記ゲート線上に形成され、前記ゲート線端部を露出させる第２接触孔を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体層と、
前記半導体層上に形成されるデータ線及びドレイン電極と、
前記ゲート絶縁膜上に形成され、前記第２接触孔を通じて前記ゲート線端部と接続される腐蝕防止層と、
前記データ線、ドレイン電極及び腐蝕防止層上に形成され、前記腐蝕防止層を露出させる複数の第１接触孔を有する保護膜と、
前記ドレイン電極と接続される画素電極と、
前記複数の第１接触孔を通じて前記腐蝕防止層と接続される接触補助部材とを有することを特徴とする薄膜トランジスタ表示板。 - 前記腐蝕防止層は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材と連結されることを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
- 前記保護膜は、無機膜及び有機膜を含む多重膜から成ることを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
- 前記保護膜は、無機膜から成る単一膜であることを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
- 前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
- 前記腐蝕防止層は、モリブデン系の金属、銅系の金属、チタン系の金属、及びクロム系の金属の内から選択される少なくとも何れか一つの系の金属から成ることを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
- 基板上にゲート線端部を含むゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜を形成する段階と、
前記ゲート線端部上に前記ゲート絶縁膜の一部をエッチングして前記ゲート線端部を露出させる第２接触孔を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上にデータ線及びドレイン電極及び前記第２接触孔を通じて前記ゲート線端部と接続される腐蝕防止層を形成する段階、
前記データ線及びドレイン電極上に保護膜を形成する段階と、
前記データ線、ドレイン電極及び腐蝕防止層上に前記保護膜の一部をエッチングして前記ゲート線端部を露出させる複数の第１接触孔を形成する段階と、
前記ドレイン電極と連結される画素電極と、前記複数の第１接触孔を通じて前記腐蝕防止層と接続される接触補助部材とを形成する段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記腐蝕防止層は少なくとも２つ以上の前記第１接触孔を通じて前記接触補助部材と接続されることを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜は、無機膜及び有機膜を含む多重膜で形成することを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜は、無機膜から成る単一膜で形成することを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
- 前記第１接触孔は直径が３〜６μｍであり、隣接する前記第１接触孔間は６〜８μｍ離隔されることを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
- 前記腐蝕防止層は、モリブデン系の金属、銅系の金属、チタン系の金属、及びクロム系の金属の内から選択される少なくとも何れか一つの系の金属で形成することを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081683A KR20080019398A (ko) | 2006-08-28 | 2006-08-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR10-2006-0081683 | 2006-08-28 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008058966A true JP2008058966A (ja) | 2008-03-13 |
| JP2008058966A5 JP2008058966A5 (ja) | 2010-10-14 |
| JP5406440B2 JP5406440B2 (ja) | 2014-02-05 |
Family
ID=39112569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007219436A Active JP5406440B2 (ja) | 2006-08-28 | 2007-08-27 | 薄膜トランジスタ表示板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8673694B2 (ja) |
| JP (1) | JP5406440B2 (ja) |
| KR (1) | KR20080019398A (ja) |
| CN (1) | CN101136413B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556415B (zh) * | 2008-04-10 | 2011-05-11 | 北京京东方光电科技有限公司 | 像素结构及其制备方法 |
| KR101846411B1 (ko) | 2011-11-03 | 2018-04-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20140088810A (ko) * | 2013-01-03 | 2014-07-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104022124B (zh) * | 2014-05-26 | 2017-06-27 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
| KR102269080B1 (ko) * | 2015-01-23 | 2021-06-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101866300B1 (ko) * | 2017-11-30 | 2018-06-11 | 엘지디스플레이 주식회사 | 휘어진 디스플레이 장치 |
| CN108461506A (zh) * | 2018-03-27 | 2018-08-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2002006773A (ja) * | 2000-06-19 | 2002-01-11 | Advanced Display Inc | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| JP2002236459A (ja) * | 2000-12-06 | 2002-08-23 | Seiko Epson Corp | 電気光学装置、その製造方法、半導体装置および電子機器 |
| JP2003131253A (ja) * | 2001-10-19 | 2003-05-08 | Samsung Electronics Co Ltd | 表示基板及びこれを有する液晶表示装置 |
| JP2004096115A (ja) * | 2002-09-02 | 2004-03-25 | Samsung Electronics Co Ltd | 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 |
| JP2004282079A (ja) * | 2003-03-13 | 2004-10-07 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005010775A (ja) * | 2003-06-20 | 2005-01-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006208881A (ja) * | 2005-01-31 | 2006-08-10 | Mitsubishi Electric Corp | アクティブマトリクス基板及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175409B1 (ko) * | 1995-11-20 | 1999-02-18 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP3975008B2 (ja) | 1998-07-21 | 2007-09-12 | 株式会社アドバンスト・ディスプレイ | 表示装置の製造方法 |
| JP3139549B2 (ja) | 1999-01-29 | 2001-03-05 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| US6524876B1 (en) | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2001229805A (ja) | 2000-02-15 | 2001-08-24 | Futaba Corp | 電界放出カソードならびに電界放出型表示装置 |
| JP2002131773A (ja) | 2000-10-26 | 2002-05-09 | Sharp Corp | 液晶表示素子 |
| KR100745129B1 (ko) | 2001-01-31 | 2007-08-02 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
| KR100745415B1 (ko) | 2002-12-27 | 2007-08-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널의 데이터 패드부 및 그 제조방법 |
| JP2004241774A (ja) | 2003-02-03 | 2004-08-26 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法とそのためのマスク |
| KR20050024175A (ko) | 2003-09-05 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| JP2006047827A (ja) | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| KR20060038788A (ko) | 2004-11-01 | 2006-05-04 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
| KR101112547B1 (ko) | 2005-01-18 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 |
-
2006
- 2006-08-28 KR KR1020060081683A patent/KR20080019398A/ko not_active Application Discontinuation
-
2007
- 2007-05-31 US US11/756,217 patent/US8673694B2/en active Active
- 2007-07-30 CN CN2007101371916A patent/CN101136413B/zh active Active
- 2007-08-27 JP JP2007219436A patent/JP5406440B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2002006773A (ja) * | 2000-06-19 | 2002-01-11 | Advanced Display Inc | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| JP2002236459A (ja) * | 2000-12-06 | 2002-08-23 | Seiko Epson Corp | 電気光学装置、その製造方法、半導体装置および電子機器 |
| JP2003131253A (ja) * | 2001-10-19 | 2003-05-08 | Samsung Electronics Co Ltd | 表示基板及びこれを有する液晶表示装置 |
| JP2004096115A (ja) * | 2002-09-02 | 2004-03-25 | Samsung Electronics Co Ltd | 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 |
| JP2004282079A (ja) * | 2003-03-13 | 2004-10-07 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005010775A (ja) * | 2003-06-20 | 2005-01-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006208881A (ja) * | 2005-01-31 | 2006-08-10 | Mitsubishi Electric Corp | アクティブマトリクス基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080019398A (ko) | 2008-03-04 |
| CN101136413B (zh) | 2010-10-13 |
| US8673694B2 (en) | 2014-03-18 |
| CN101136413A (zh) | 2008-03-05 |
| JP5406440B2 (ja) | 2014-02-05 |
| US20080048260A1 (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4939794B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US7888148B2 (en) | Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same | |
| US7675065B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| US7811868B2 (en) | Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel | |
| JP5406440B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| TW200402888A (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20060283833A1 (en) | Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof | |
| US20120126233A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR20100022708A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| US20100038642A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| KR101702645B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP5250739B2 (ja) | 表示装置及びその製造方法 | |
| KR101184640B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20100255620A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US10128274B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| KR20070070694A (ko) | 박막 트랜지스터 표시 기판 및 그 제조 방법 | |
| KR20060121414A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20070018263A (ko) | 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080052920A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080014239A (ko) | 액정 표시 장치의 제조 방법 | |
| KR20080054599A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5406440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |