KR20070070694A - 박막 트랜지스터 표시 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070070694A
KR20070070694A KR1020050133513A KR20050133513A KR20070070694A KR 20070070694 A KR20070070694 A KR 20070070694A KR 1020050133513 A KR1020050133513 A KR 1020050133513A KR 20050133513 A KR20050133513 A KR 20050133513A KR 20070070694 A KR20070070694 A KR 20070070694A
Authority
KR
South Korea
Prior art keywords
electrode
storage
gate
line
forming
Prior art date
Application number
KR1020050133513A
Other languages
English (en)
Inventor
양영철
박대진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050133513A priority Critical patent/KR20070070694A/ko
Priority to JP2006347060A priority patent/JP2007183629A/ja
Priority to US11/648,771 priority patent/US20070158729A1/en
Priority to CN 200610156346 priority patent/CN1992292A/zh
Publication of KR20070070694A publication Critical patent/KR20070070694A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판은 기판, 상기 기판 위에 형성되어 있는 게이트선 및 유지 전극선, 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있는 데이터선, 드레인 전극 및 소스 전극, 상기 데이터선, 드레인 전극, 소스 전극, 유지 도전체 및 기판 전면을 덮고 있는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 드레인 전극과 연결되는 화소 전극을 포함하고, 상기 보호막을 사이에 두고 화소 전극과 평행하게 중첩하여 유지 축전기를 이루는 유지 도전체를 포함한다. 본 발명에 따른 박막 트랜지스터 표시 기판은 액정 축전기를 이루는 중첩하는 도전체의 면적을 크게 하지 않고, 두 도전체를 상대적으로 두께가 얇은 보호막을 사이에 두고 중첩하게 함으로써, 표시 장치의 개구율을 감소하지 않으면서, 더 큰 유지 용량을 가지는 유지 축전기를 가질 수 있다.
유지 축전기, 유지 도전체, 유지 전압, 보호막

Description

박막 트랜지스터 표시 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판의 배치도이다.
도 2 및 도 3은 도 1의 박막 트랜지스터 표시 기판을 Ⅱ-Ⅱ 선 및 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
도 4, 도 7, 도 10, 도 13 및 도 16은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법을 차례로 도시한 배치도이다.
도 5 및 도 6은 도 4의 박막 트랜지스터 표시 기판을 Ⅴ-Ⅴ 선 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이다.
도 8 및 도 9는 도 7의 박막 트랜지스터 표시 기판을 Ⅷ-Ⅷ 선 및 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12는 도 10의 박막 트랜지스터 표시 기판을 XI-XI 선 및 XⅡ-XⅡ 선을 따라 잘라 도시한 단면도이다.
도 14 및 도 15는 도 13의 박막 트랜지스터 표시 기판을 XⅣ-XⅣ 선 및 XⅤ-XⅤ 선을 따라 잘라 도시한 단면도이다.
도 17 및 도 18은 도 16의 박막 트랜지스터 표시 기판을 XⅦ-XⅦ 선 및 XⅧ- XⅧ 선을 따라 잘라 도시한 단면도이다.
도 19는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 배치도이다.
도 20 및 도 21은 도 19의 박막 트랜지스터 표시 기판을 XX-XX 선 및 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
도 22, 도 25, 도 28 및 도 31은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법을 차례로 도시한 배치도이다.
도 23 및 도 24는 도 22의 박막 트랜지스터 표시 기판을 XXⅢ- XXⅢ 선 및 XXⅣ- XXⅣ 선을 따라 잘라 도시한 단면도이다.
도 26 및 도 27은 도 25의 박막 트랜지스터 표시 기판을 XXⅥ- XXⅥ 선 및 XXⅦ-XXⅦ 선을 따라 잘라 도시한 단면도이다.
도 29 및 도 30은 도 28의 박막 트랜지스터 표시 기판을 XXⅨ-XXⅨ 선 및 XXX-XXX 선을 따라 잘라 도시한 단면도이다.
도 32 및 도 33은 도 31의 박막 트랜지스터 표시 기판을 XXXⅡ-XXXⅡ 선 및 XXXⅢ-XXXⅢ 선을 따라 잘라 도시한 단면도이다.
도 34는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 배치도이다.
도 35 및 도 36은 도 34의 박막 트랜지스터 표시 기판을 XXXⅤ-XXXⅤ 선 및 XXXⅥ-XXXⅥ 선을 따라 잘라 도시한 단면도이다.
도 37은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 배 치도이다.
도 38 및 도 39는 도 37의 박막 트랜지스터 표시 기판을 XXXⅧ-XXXⅧ 선 및 XXXⅨ-XXXⅨ 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
81, 82...접촉 보조 부재 78...연결 부재
110...기판 121, 129...게이트선
124...게이트 전극 131, 139...유지 전극선
137...유지 전극 178, 181, 182, 185...접촉 구멍
140...게이트 절연막 151, 154...반도체
161, 163, 164, 165...저항성 접촉층
171, 179...데이터선 173...소스 전극
175...드레인 전극 177...유지 도전체
172, 176...유지 전극선 180...보호막
187...유기 절연막 191...화소 전극
192...투명 전극 194...반사 전극
본 발명은 박막 트랜지스터 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line) 등의 신호선이 평판 표시 장치에 구비된다.
한편, 일반적으로 액정 표시 장치에는 액정 화소 전극의 전압을 유지하기 위하여 유지 축전기가 더 필요하다. 액정 표시 장치의 박막 트랜지스터에 게이트 온 전압이 인가되면, 전기 광학 활성층인 액정층에 전하가 충전되고, 이 충전된 전하는 박막 트랜지스터에 다시 게이트 온 전압이 인가될 때까지 유지된다. 일반적으로, 게이트 온 전압에서 게이트 오프 전압으로 바뀔 때, 화소 전압이 다소 하강하는데, 유지 축전기는 이러한 변동 정도를 줄여서 화소 전압을 일정하게 유지한다.
따라서, 액정 표시 장치의 유지 축전기의 유지 용량은 가능한 한 큰 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 큰 유지 축전기의 유지 용량을 가지 는 박막 트랜지스터 표시 기판을 제공하고, 유지 축전기의 유지 용량을 크게 할 수 있는 박막 트랜지스터 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판은 기판, 상기 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선 및 유지 전극을 포함하는 유지 전극선, 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 게이트 절연막 위에 상기 데이터선과 함께 형성되고, 상기 유지 전극과 전기적으로 연결되는 유지 도전체, 상기 데이터선, 드레인 전극 및 유지 도전체 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 투명 전극을 포함한다.
상기 게이트 절연막의 두께는 상기 보호막의 두께보다 두껍고, 상기 투명 전극과 상기 유지 도전체는 상기 보호막을 사이에 두고 중첩하여 유지 축전기를 이룰 수 있다.
상기 유지 도전체에는 상기 유지 전극을 통하여 유지 전압이 인가될 수 있다.
상기 보호막에는 상기 유지 도전체 일부를 드러내는 개구부가 형성되어 있을 수 있다.
상기 박막 트랜지스터 표시 기판은 상기 보호막 위에 부분적으로 형성되어 있는 유기 절연막, 그리고 상기 유기 절연막 위에 형성되어 있는 반사 전극을 더 포함할 수 있다.
상기 반사 전극은 상기 유기 절연막 경계에서 상기 투명 전극과 물리적, 전기적으로 연결되어 있을 수 있다.
상기 유지 도전체는 상기 반사 전극이 형성되어 있는 영역 내에 형성되어 있을 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판은 기판, 상기 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있는 데이터선, 드레인 전극, 및 유지 전극을 포함하는 유지 전극선, 상기 데이터선, 드레인 전극 및 유지 전극선 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있으며, 상기 드레인 전극과 연결되는 투명 전극을 포함한다.
상기 유지 전극선은 상기 데이터선과 실질적으로 나란할 수 있다.
상기 상기 게이트 절연막의 두께는 상기 보호막의 두께보다 두껍고, 상기 투명 전극과 상기 유지 도전체는 상기 보호막을 사이에 두고 중첩하여 유지 축전기를 이룰 수 있다.
상기 유지 전극선에는 유지 전극이 인가될 수 있다.
상기 박막 트랜지스터 표시 기판은 상기 보호막의 일부 위에 형성되어 있는 유기 절연막, 그리고 상기 유기 절연막 위에 형성되어 있는 반사 전극을 더 포함할 수 있다.
상기 반사 전극은 상기 유기 절연막 경계에서 상기 투명 전극과 물리적, 전기적으로 연결될 수 있다.
상기 유지 도전체는 상기 반사 전극이 형성되어 있는 영역 내에 형성되어 있을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선 및 유지 전극을 포함하는 유지 전극선을 형성하는 단계, 상기 게이트선 및 상기 유지 전극선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 데이터선, 드레인 전극 및 유지 도전체를 형성하는 단계, 상기 데이터선, 드레인 전극 및 유지 도전체 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 상기 드레인 전극과 연결되는 투명 전극을 형성하는 단계를 포함한다.
상기 박막 트랜지스터 표시 기판 제조 방법은 상기 보호막에 상기 유지 도전체를 드러내는 개구부를 형성하는 단계, 상기 게이트 절연막에 상기 유지 전극을 드러내는 접촉 구멍을 형성하는 단계, 그리고 상기 접촉 구멍을 통하여 상기 유지 전극과 상기 유지 도전체를 전기적으로 연결하는 연결 부재를 형성하는 단계를 더 포함할 수 있다.
상기 화소 전극을 형성하는 단계와 상기 연결 부재를 형성하는 단계는 동시에 이루어질 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 데이터선, 드레인 전극 및 유지 전극선을 형성하는 단계, 상기 데이터선, 드레인 전극 및 유지 전극선 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 화소 전극과 상기 유지 도전체는 상기 보호막을 사이에 두고 중첩하여 유지 축전기를 이룰 수 있다.
상기 박막 트랜지스터 표시 기판 제조 방법은 상기 보호막의 일부 위에 유기 절연막을 형성하는 단계, 그리고 상기 유기 절연막 위에 반사 전극을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시 기판을 Ⅱ-Ⅱ 선 및 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며 게이트선(121)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 인접한 두 게이트선(121) 사이에 위치하며 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극선(131)은 아래위로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 163, 165)가 형성되어 있다. 저항성 접촉 부재(161, 163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151, 154)와 저항성 접촉 부재(161, 163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175), 복수의 유지 도전체(177)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 다소 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 접촉 구멍(185)을 통해 화소 전극(191)과 연결되어 있으며, 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
유지 도전체(177)는 데이터선(171)과 동일한 물질로 함께 형성될 수 있는데, 데이터선(171) 및 드레인 전극(175)과 분리되어 있으며, 유지 전극(137)의 중심 부분과 대응하는 영역을 제외하고 서로 연결되어 있는 고리 형태일 수 있다. 유지 도전체(177)는 게이트 절연막(140)에 형성되어 있는 접촉 구멍(178)을 통하여 유지 전극(137)과 전기적으로 연결되어 있다.
데이터선(171), 드레인 전극(175), 유지 도전체(177)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지 는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 드레인 전극(175), 유지 도전체(177) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 163, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 무기 물질인 질화 규소나 산화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막 (180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한, 보호막(180)에는 유지 도전체(177)의 일부를 드러내는 복수의 구멍(186)이 형성되어 있다.
보호막(180) 위에는 복수의 투명 전극(192) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
앞서 설명하였듯이, 유지 도전체(177)는 접촉 구멍(178)을 통하여 유지 전극(137)과 전기적으로 연결되어 있는데, 이러한 전기적 연결을 위하여 투명 전극(192)과 동일한 물질로 이루어진 연결 부재(78)가 형성되어 있다. 즉, 연결 부재(78)는 유지 도전체(177)를 유지 전극(137)과 전기적으로 연결되게 하여 유지 도전체(177)에 유지 전압이 인가될 수 있게 한다.
투명 전극(192), 유지 도전체(177) 및 연결 부재(78) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질로 이루어진 유기 절연막(187)이 형성되어 있다. 유기 절연막(187)의 표면은 요철 패턴을 가지고, 유기 절연막(187) 위에 형성되는 반사 전극(194)에 요철 패턴을 유도하여 반사 전극(194)의 반사 효율을 극대화한다. 박막 트랜지스터 표시 기판의 투과 영역과 게이트선(121) 및 데이터선(171)의 확장부(129, 179)가 형성되어 있는 패드부에는 유기 절연막(187)이 제거되어 있다.
이처럼 각 화소 전극(191)은 투명 전극(192) 및 유기 절연막(187)의 요철을 따라 불규칙하게 굴곡이 져 있는 반사 전극(194)을 포함한다. 이러한 반투과형 표시 장치는 투명 전극(192) 및 반사 전극(194)에 의하여 각각 정의되는 투과 영역 및 반사 영역으로 구획될 수 있다. 구체적으로는, 투명 전극(192)이 형성되어 있으며, 유기 절연막(187)이 제거되어 있는 부분은 투과 영역이 된다.
투과 영역에서는 액정 표시장치의 뒷면, 즉 박막 트랜지스터 표시 기판 쪽에서 입사된 빛이 액정층(도시하지 않음)을 통과하여 앞면, 즉 공통 전극 표시 기판(도시하지 않음) 쪽으로 나옴으로써 표시를 수행한다. 반사 영역에서는 앞면에서 들어온 빛이 액정층으로 들어왔다가 반사 전극(194)에 의하여 반사되어 액정층을 다시 통과하여 앞면으로 나옴으로써 표시를 수행한다. 이때, 반사 전극(194)의 불규칙한 굴곡은 빛의 난반사를 유도한다.
투명 전극(192)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어지고, 반사 전극(194)은 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어진다. 그러나 반사 전극(194)은 알루미늄, 은, 또는 그 합금 등 저저항 반사성 상부막(도시하지 않음)과 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등 ITO 또는 IZO와 접촉 특성이 좋은 하부막(도시하지 않음)의 이중막 구조를 가질 수 있다.
투명 전극(192)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 반사 전극(194)은 투과 영역과 반사 영역의 경계에서 투명 전극(192)과 물리적, 전기적으로 연결되어 있다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시 기판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
투명 전극(192)은 유지 전극(137)과 전기적으로 연결되어 있는 유지 도전체(177)와 중첩한다. 투명 전극(192)이 유지 전극(137)과 전기적으로 연결된 유지 도전체(177)와 중첩하여 이루는 축전기를 "유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
일반적으로, 표시 장치의 유지 축전기는 화소 전극(191)과 전기적으로 연결되어 있는 드레인 전극(175)과 유지 전극선(131)이 게이트 절연막(140)을 사이에 두고 중첩하여 형성된다. 그러나 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 유지 축전기는 앞서 설명한 바와 같이, 투명 전극(192)이 보호막(180)을 사이에 두고 유지 전극(137)과 전기적으로 연결된 유지 도전체(177)와 중첩하여 형성된다.
한편, 서로 평행하게 중첩하여 축전기를 이루는 두 도전체 사이의 전기 용량(C)은 C≒ε×A/d이다. 이때, ε는 중첩하는 평행한 도전체 사이에 개재되어 있는 물질의 유전율이고, A는 서로 중첩하는 도전체의 면적이고, d는 중첩하는 도전체 사이의 거리이다. 만일, 중첩하는 도전체 사이 물질의 유전율이 동일하다면, 전기 용량(C)의 크기는 중첩하는 도전체의 면적에 비례하고, 중첩하는 도전체 사이의 거리에 반비례한다. 따라서, 축전기의 전기 용량(C)을 증가하기 위해서는 중첩하는 도전체의 면적을 늘리거나, 중첩하는 도전체 사이의 거리를 줄이면 된다.
본 발명의 실시예에 따른 표시 장치의 박막 트랜지스터 표시 기판에 형성되어 있는 게이트 절연막(140)과 보호막(180)을 각기 이루는 물질의 유전율은 서로 거의 같고, 게이트 절연막(140)의 두께(D1)는 보호막(180)의 두께(D2)에 비하여 두껍다. 게이트 절연막(140)의 두께(D1)는 보호막(180)의 두께(D2)보다 약 2배 이상 두꺼울 수 있다.
따라서, 게이트 절연막(140)을 사이에 두고 중첩하는 두 도전체의 면적과 보호막(180)을 사이에 두고 중첩하는 두 도전체의 면적이 거의 같다면, 보호막(180)을 사이에 두고 중첩하여 형성되는 축전기의 전기 용량(C)이 게이트 절연막(140)을 사이에 두고 중첩하는 축전기에 비하여 커지게 된다.
본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 게이트 절연막(140)의 두께(D1)는 보호막(180)의 두께(D2)에 비하여 두껍고, 박막 트랜지스터 표시 기판은 보호막(180)을 사이에 두고 중첩하는 투명 전극(192)과 유지 도전체(177)에 의하여 형성되는 유지 축전기를 포함한다. 일반적으로 유지 축전기는 게이트 절연막(140)을 사이에 두고 중첩하는 유지 전극(137)과 화소 전극(191)과 전기적으로 연결되어 있는 드레인 전극(175)이 중첩하여 형성되는데, 이러한 경우에 비하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 유지 축전기의 유지 용량이 더 크다.
한편, 유지 축전기의 유지 용량을 크게 하기 위하여 유지 축전기를 이루는 평행한 두 도전체의 면적을 넓힐 수도 있으나, 이러한 경우 표시 장치의 개구율이 감소하게 된다.
따라서, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판에서는 액정 축전기를 이루는 중첩하는 도전체의 면적을 크게 하지 않고, 두 도전체를 게이트 절연막(140)의 두께(D1)보다 얇은 두께(D2)를 가지는 보호막(180)을 사이에 두고 중첩하게 함으로써, 표시 장치의 개구율을 감소하지 않으면서, 게이트 절연막(140)을 사이에 두고 중첩하는 유지 축전기에 비하여 더 큰 유지 용량을 가지는 유지 축전기를 형성한다.
그러면, 도 4 내지 도 18을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법에 대하여 설명한다. 도 4, 도 7, 도 10, 도 13 및 도 16은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시 기판을 Ⅴ-Ⅴ선 및 Ⅵ-Ⅵ선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시 기판을 Ⅷ-Ⅷ선 및 Ⅸ-Ⅸ선을 따라 잘라 도시한 단면도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시 기판을 XI-XI선 및 XⅡ-XⅡ선을 따라 잘라 도시한 단면도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시 기판을 XⅣ-XⅣ선 및 XⅤ-XⅤ선을 따라 잘라 도시한 단면도이고, 도 17 및 도 18은 도 16의 박막 트랜지스터 표시 기판을 XⅦ-XⅦ선 및 XⅧ-XⅧ선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 6을 참고하면, 기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 그리고 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다. 이 때, 기판(110) 위에 금속층을 스퍼터링 등으로 적층한 후 에, 감광막을 도포하고 마스크를 사용하여 노광 및 현상한 다음, 감광막을 식각 마스크로 삼아 건식 식각 또는 습식 식각하여 게이트선(121)과 유지 전극선(131)을 패터닝한다.
다음으로, 도 7 내지 도 9를 참고하면, 기판(110) 위에 게이트 절연막(140)을 적층하고, 그 위에 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다. 이때도 역시 스퍼터링 등으로 게이트 절연막(140)을 증착하고, 이어서 그 위에 반도체 및 불순물 반도체 층을 증착한 후에 감광막을 도포하고 사진 식각하여 선형 진성 반도체(151) 및 선형 불순물 반도체(164) 패턴을 형성한다.
도 10 내지 도 12를 참고하면, 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 도전체(177)를 형성한다.
이어서, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
다음으로, 보호막(180)을 적층하고 게이트 절연막(140)과 함께 패터닝하는데, 이 때 보호막(180)의 두께는 게이트 절연막(140)의 두께보다 얇다. 게이트 절연막(140)의 두께는 보호막(180)의 두께보다 약 2배 이상 두꺼울 수 있다. 이처럼 보호막(180)과 게이트 절연막(140)을 함께 패터닝하여, 도 13 내지 도 15에 도시한 바와 같이, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 185)을 형성함과 동시에, 보호막(180)에 유지 도전체(177)를 드러내는 개구부(186)를 형성하고, 게이트 절연막(140)에 유지 전극(137)의 중앙 부분을 드러내는 접촉 구멍(178)을 형성한다.
이 경우에도, 기판(110) 위에 보호막(180)을 스퍼터링 등으로 적층한 후에, 감광막을 도포하고 마스크를 사용하여 노광 및 현상한 다음, 감광막과 금속층을 식각 마스크로 삼아 건식 식각 또는 습식 식각하여 복수의 접촉 구멍(178, 181, 182, 185) 및 개구부(186)를 형성한다.
도 16 내지 도 18을 참고하면, 기판(110) 위에 복수의 투명 전극(192), 복수의 접촉 보조 부재(81, 82), 그리고 복수의 연결 부재(78)를 형성한다. 이 경우도 역시, 기판(110) 위에 ITO 또는 IZO 등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광막을 도포한 후 사진 식각 공정을 통하여 형성한다.
다음으로 도 1 내지 도 3에서와 같이, 기판(110) 위에 유기 절연막(187)을 형성하고, 그 위에 반사 전극(194)을 형성한다. 이때, 유기 절연막(187)은 투명 전극(192)의 일부 위에만 존재하고, 표면에 요철 구조를 가지도록 패터닝한다.
그러면, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판에 대하여 도 19 내지 도 21을 참고로 하여 상세하게 설명한다.
도 19 내지 도 21에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시 기판의 층상 구조는 도 1 내지 도 3에 도시한 것과 거의 동일하다.
기판(110) 위에 복수의 게이트선(121) 및 복수의 유지 전극선(131)이 형성되어 있다. 게이트선(121)은 복수의 게이트 전극(124)과 끝 부분(129)을 포함하며, 유지 전극선(131)은 복수의 유지 전극(137)을 포함한다. 게이트선(121) 및 유지 전극선(131) 위에는 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다.
저항성 접촉 부재(161, 163, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175), 복수의 소스 전극(173)이 형성되어 있고, 데이터선(171)과 분리되어 있는 유지 도전체(177)가 형성되어 있으며, 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(178, 181, 182, 185)이 형성되어 있다. 그 위에는 복수의 화소 전극(191), 복수의 접촉 보조 부재(78, 81, 82)가 형성되어 있다. 또한, 보호막(180)에는 유지 도전체(177)를 드러내는 복수의 구멍(186)이 형성되어 있다.
그러나 도 1 내지 도 3에 도시한 박막 트랜지스터 표시 기판과 달리, 유지 전극선(131) 및 유지 전극(137), 그리고 유지 도전체(177)는 인접한 두 게이트선(121) 사이에 위치하면, 두 게이트선(121)과 거의 동일한 거리를 두고 있다. 그러나, 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다. 또한, 본 실시예에 따른 박막 트랜지스터 표시 기판의 경우, 유기 절연막(187)이 형성되어 있지 않으며, 반사 전극(194) 또한 형성되어 있지 않다.
본 실시예에 따른 박막 트랜지스터 표시 기판의 화소 전극(191)은 유지 전극(137)과 전기적으로 연결되어 있는 유지 도전체(177)와 중첩한다. 투명 전극(192)이 유지 전극(137)과 전기적으로 연결된 유지 도전체(177)와 중첩하여 이루는 축전기를 "유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
이처럼 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판은 보호막(180)을 사이에 두고 중첩하는 화소 전극(191)과 유지 도전체(177)에 의하여 형성되는 유지 축전기를 포함한다. 따라서, 일반적으로 게이트 절연막(140)을 사이에 두고 중첩하는 유지 전극(137)과 화소 전극(191)과 전기적으로 연결되어 있는 드레인 전극(175)이 중첩하여 형성되는 경우에 비하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 유지 축전기의 유지 용량이 더 크다.
따라서, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 액정 축전기를 이루는 중첩하는 도전체의 면적을 크게 하지 않고, 두 도전체를 상대적으로 두께가 얇은 보호막(180)을 사이에 두고 중첩하게 함으로써, 표시 장치의 개구율을 감소하지 않으면서, 더 큰 유지 용량을 가지는 유지 축전기를 포함한다.
그러면, 본 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법에 대하여 도 22 내지 도 33을 참고로 하여 상세하게 설명한다. 도 22, 도 25, 도 28 및 도 31은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법을 차례로 도시한 배치도이고, 도 23 및 도 24는 도 22의 박막 트랜지스터 표시 기판을 XXⅢ- XXⅢ 선 및 XXⅣ- XXⅣ 선을 따라 잘라 도시한 단면도이고, 도 26 및 도 27은 도 25의 박막 트랜지스터 표시 기판을 XXⅥ- XXⅥ 선 및 XXⅦ-XXⅦ 선을 따라 잘라 도시한 단면도이고, 도 29 및 도 30은 도 28의 박막 트랜지스터 표시 기판을 XXⅨ-XXⅨ 선 및 XXX-XXX 선을 따라 잘라 도시한 단면도이고, 도 32 및 도 33은 도 31의 박막 트랜지스터 표시 기판을 XXXⅡ-XXXⅡ 선 및 XXXⅢ-XXXⅢ 선을 따라 잘라 도시한 단면도이다.
도 22내지 도 24에 도시한 바와 같이, 기판(110) 위에 금속층을 스퍼터링 등으로 적층한 후에, 감광막을 도포하고 마스크를 사용하여 노광 및 현상한 다음, 감광막을 식각 마스크로 삼아 건식 식각 또는 습식 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 그리고 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
다음으로 도 25 내지 도 27을 참고하면, 기판(110) 위에 게이트 절연막(140)을 증착하고, 이어서 그 위에 반도체 및 불순물 반도체 층을 증착한 후에 감광막을 도포하고 사진 식각 공정하여, 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다.
도 28 내지 도 30를 참고하면, 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 도전체(177)를 형성하고, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
다음으로, 보호막(180)을 적층한다. 이 때, 보호막(180)의 두께는 게이트 절연막(140)의 두께보다 얇은데, 게이트 절연막(140)의 두께는 보호막(180)의 두께보다 약 2배 이상 두꺼울 수 있다. 보호막(180)을 적층한 후에 게이트 절연막(140)과 함께 패터닝하여, 도 31 내지 도 33에 도시한 바와 같이, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 185)을 형성함과 동시에, 보호막(180)에 유지 도전체(177)를 드러내는 개구부(186)를 형성하고, 게이트 절연막(140)에 유지 전극(137)의 중앙 부분을 드러내는 접촉 구멍(178)을 형성한다.
마지막으로, 도 19 내지 도 21에서와 같이 기판(110) 위에 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82), 그리고 복수의 연결 부재(78)를 형성한다. 이 경우도 역시, 기판(110) 위에 ITO 또는 IZO 등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광막을 도포한 후 사진 식각 공정을 통하여 형성한다.
이제, 도 34 내지 도 36을 참고로 하여 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판에 대하여 설명한다.
도 34는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 배치도이고, 도 35 및 도 36은 도 34의 박막 트랜지스터 표시 기판을 XXXⅤ-XXXⅤ 선 및 XXXⅥ-XXXⅥ 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line) 이 형성되어 있다.
각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트선(121) 및 연결선(132)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 연결선(132)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 연결선(132)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 163, 165)가 형성되어 있다. 저항성 접촉 부재(161, 163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151, 154)와 저항성 접촉 부재(161, 163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 163, 165) 및 게이트 절연막(140) 위에는 복수의 데 이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175), 그리고 유지 전극(176)을 포함하는 유지 전극선(172)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 다소 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 접촉 구멍(185)을 통해 화소 전극(191)과 연결되어 있으며, 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
각 유지 전극선(172)은 돌출되어 있는 유지 전극(176)을 포함하며, 데이터선 (171)과 거의 나란하게 뻗는다. 유지 전극선(172)은 데이터선(171)과 동일한 물질로 함께 형성될 수 있는데, 데이터선(171) 및 드레인 전극(175)과 분리되어 있으며, 반사 전극(194)이 형성되어 있는 영역에 주로 위치한다. 유지 전극선(172)의 끝 부분은 표시 영역 외곽에 형성되어 있는 유지 전압 구동부와 전기적으로 연결되어 외부로부터 유지 전압을 인가 받는다. 데이터선(171), 드레인 전극(175), 그리고 유지 전극선(172)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 드레인 전극(175), 유지 전극선(172) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 163, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극 (175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175), 유지 전극선(172) 및 노출된 반도체(154) 부분 위에는 무기 물질인 질화 규소나 산화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 투명 전극(192) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
앞서 설명하였듯이, 유지 전극선(172)의 끝 부분은 접촉 구멍(도시하지 않음)을 통하여 외부로부터 유지 전극을 인가하는 유지 전극 구동부와 전기적으로 연결되어, 유지 전압을 인가 받는다. 투명 전극(192) 및 유지 전극선(172) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질로 이루어진 유기 절연막(187)이 형성되어 있고, 유기 절연막(187) 위에는 반사 전극(194)이 형성되어 있다. 유기 절연막(187)의 표면은 요철 패턴을 가지고, 유기 절연막(187) 위에 형성되는 반사 전극(194)에 요철 패턴을 유도하여 반사 전극(194)의 반사 효율을 극대화한다. 표시 장치의 투과 영역과 게이트선(121) 및 데이터선(171)의 확장부(129, 179)가 형성되어 있는 패드부에는 유기 절연막(187)이 제거되어 있다.
이처럼 각 화소 전극(191)은 투명 전극(192) 및 유기 절연막(187)의 요철을 따라 불규칙하게 굴곡이 져 있는 반사 전극(194)을 포함한다. 이때, 반사 전극 (194)의 불규칙한 굴곡은 빛의 난반사를 유도한다. 이러한 반투과형 표시 장치는 투명 전극(192) 및 반사 전극(194)에 의하여 각각 정의되는 투과 영역 및 반사 영역으로 구획될 수 있다. 구체적으로는, 투명 전극(192)이 형성되어 있으며, 유기 절연막(187)이 제거되어 있는 부분은 투과 영역이 된다. 투과 영역과 반사 영역의 경계에서 반사 전극(194)은 투명 전극(192)과 전기적, 물리적으로 연결되어 있다.
투명 전극(192)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어지고, 반사 전극(194)은 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어진다. 그러나 반사 전극(194)은 알루미늄, 은, 또는 그 합금 등 저저항 반사성 상부막(도시하지 않음)과 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등 ITO 또는 IZO와 접촉 특성이 좋은 하부막(도시하지 않음)의 이중막 구조를 가질 수 있다.
투명 전극(192)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시 기판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
투명 전극(192)은 보호막(180)을 사이에 두고 유지 전극(176)을 포함하는 유 지 전극선(172)과 중첩한다. 투명 전극(192)이 유지 전극(176)을 포함하는 유지 전극선(172)과 중첩하여 이루는 축전기를 "유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 유지 축전기는 투명 전극(192)이 보호막(180)을 사이에 두고 유지 전극(176)을 포함하는 유지 전극선(172)과 중첩하여 형성된다.
박막 트랜지스터 표시 기판에 형성되어 있는 게이트 절연막(140)과 보호막(180)을 각기 이루는 물질의 유전율은 서로 거의 같고, 게이트 절연막(140)의 두께(D1)는 보호막(180)의 두께(D2)에 비하여 두껍고, 약 2배 이상 두꺼울 수 있다.
따라서, 게이트 절연막(140)을 사이에 두고 중첩하는 두 도전체의 면적과 보호막(180)을 사이에 두고 중첩하는 두 도전체의 면적이 거의 같다면, 보호막(180)을 사이에 두고 중첩하여 형성되는 축전기의 전기 용량(C)이 게이트 절연막(140)을 사이에 두고 중첩하는 축전기에 비하여 2배 이상 커지게 된다.
본 발명의 실시예에 따른 박막 트랜지스터 표시 기판은 보호막(180)을 사이에 두고 중첩하는 투명 전극(192)과 유지 전극(176)을 포함하는 유지 전극선(172)에 의하여 형성되는 유지 축전기를 포함한다. 게이트 절연막(140)을 사이에 두고 중첩하는 유지 전극(137)과 화소 전극(191)과 전기적으로 연결되어 있는 드레인 전극(175)이 중첩하여 형성되는 유지 축전기에에 비하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 유지 축전기의 유지 용량이 더 크다.
따라서, 본 발명의 실시예에 따른 박막 트랜지스터 표시 기판은 액정 축전기 를 이루는 중첩하는 도전체의 면적을 크게 하지 않고, 두 도전체를 게이트 절연막(140) 보다 상대적으로 두께가 얇은 보호막(180)을 사이에 두고 중첩하게 함으로써, 표시 장치의 개구율을 감소하지 않으면서, 더 큰 유지 용량을 가지는 유지 축전기를 가질 수 있다.
또한, 본 실시예에 따른 박막 트랜지스터 표시 기판의 경우, 유지 축전기를 이루는 유지 도전체(177)에 유지 전압이 인가되도록 하기 위하여, 화소 영역 내부에 접촉 구멍을 만들어 유지 전극(137)과 연결되게 하는 앞의 실시예와는 달리, 표시 영역 외부에 배치되어 있는 유지 전압 구동부와 유지 전극선(172)의 끝 부분을 전기적으로 직접 연결한다. 따라서 화소 영역 내에 접촉 구멍을 형성하는 앞의 실시예의 경우의 유지 도전체와 동일한 면적의 유지 전극을 형성할 경우, 접촉 구멍을 형성하기 위한 영역만큼 유지 전극의 면적이 감소하므로, 앞의 실시예에 비하여 박막 트랜지스터 표시 기판의 표시 영역의 개구율이 증가할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법은 앞에서 설명한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법과 유사하다.
도 34 내지 도 37을 참고로 하여 설명하면, 기판(110) 위에 금속층을 스퍼터링 등으로 적층한 후에, 감광막을 도포하고 마스크를 사용하여 노광 및 현상한 다음, 감광막을 식각 마스크로 삼아 건식 식각 또는 습식 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.
다음으로 기판(110) 위에 게이트 절연막(140)을 증착하고, 이어서 그 위에 반도체 및 불순물 반도체 층을 증착한 후에 감광막을 도포하고 사진 식각 공정하 여, 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한 후에, 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 그리고 유지 전극(176)을 포함하는 유지 전극선(172)을 형성하고, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
다음으로, 보호막(180)을 적층하고 게이트 절연막(140)과 함께 패터닝하는데, 이 때 게이트 절연막(140)의 두께는 보호막(180)의 두께보다 두껍고, 약 2배 이상 두꺼울 수 있다. 이처럼, 보호막(180)과 함께 게이트 절연막(104)을 패터닝하여, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 185)을 형성한다. 그 후, 기판(110) 위에 ITO 또는 IZO 등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광막을 도포한 후 사진 식각 공정을 통하여 복수의 투명 전극(192) 및 복수의 접촉 보조 부재(81, 82)를 형성한다.
다음으로, 표시 장치의 반사 영역에 유기 절연막(187)을 형성하고, 유기 절연막(187)위에 반사 전극(194)을 형성하는데, 유기 절연막(187)은 투명 전극(192)의 일부 위에만 존재하고, 표면에 요철 구조를 가지도록 패터닝한다. 또한, 반사 전극(194)은 반사 영역과 투과 영역의 경계 부분에서 투명 전극(192)과 물리적, 전 기적으로 연결되어 있다.
본 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법과 앞서 설명한 실시예에 따른 박막 트랜지스터 표시 기판의 제조 방법과의 주요한 차이점은 도 34 내지 도 37에서와 같이 유지 전극(176)을 포함하는 유지 전극선(172)을 데이터선(171)과 동일한 물질로 나란하게 뻗도록 형성하고, 유지 전극선(172)에 유지 전압을 인가하기 위하여, 표시 영역 외부에 배치되어 있는 유지 전압 구동부와 전기적으로 연결한다는 점이다.
다음으로, 도 37 내지 도 39를 참고로 하여 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판에 대하여 상세하게 설명한다. 도 37은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시 기판의 배치도이고, 도 38 및 도 39는 도 37의 박막 트랜지스터 표시 기판을 XXXⅧ-XXXⅧ 선 및 XXXⅨ-XXXⅨ 선을 따라 잘라 도시한 단면도이다.
도 37 내지 도 39에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시 기판의 층상 구조는 도 34 내지 도 36에 도시한 것과 거의 동일하다.
기판(110) 위에 복수의 게이트 전극(124)과 끝 부분(129)을 포함하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121) 위에는 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다.
저항성 접촉 부재(161, 163, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고, 데이터선(171)과 평행하게 뻗으며, 유지 전극(176)을 포함하는 유지 전극선(172)이 형성되어 있으며, 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 그 위에는 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 34 내지 도 36에 도시한 박막 트랜지스터 표시 기판과는 달리, 유기 절연막(187)이 형성되어 있지 않으며, 반사 전극(194) 또한 형성되어 있지 않다.
본 발명의 실시예에 따른 박막 트랜지스터 표시 기판 역시 보호막(180)을 사이에 두고 중첩하는 투명 전극(192)과 유지 전극(176)을 포함하는 유지 전극선(172)에 의하여 형성되는 유지 축전기를 포함한다.
따라서, 본 발명의 실시예에 따른 표시 장치는 액정 축전기를 이루는 중첩하는 도전체의 면적을 크게 하지 않고, 두 도전체를 상대적으로 두께가 얇은 보호막(180)을 사이에 두고 중첩하게 함으로써, 표시 장치의 개구율을 감소하지 않으면서, 더 큰 유지 용량을 가지는 유지 축전기를 가질 수 있다.
또한, 본 실시예에 따른 박막 트랜지스터 표시 기판의 경우, 유지 도전체(176, 177)에 유지 전압이 인가되도록 하기 위하여, 화소 영역 내부에 접촉 구멍을 만들어 유지 전극(137)과 연결되게 하는 앞의 실시예와는 달리, 표시 영역 외부에 형성되어 있는 유지 전압 구동부와 유지 전극선(172)을 표시 영역 외부에서 전기적으로 연결한다. 따라서, 접촉 구멍을 형성하기 위한 영역만큼 유지 도전체의 면적 이 감소하므로, 앞의 실시예에 비하여 박막 트랜지스터 표시 기판의 개구율이 증가할 수 있다.
이상의 실시예에서는 박막 트랜지스터 표시 기판을 형성하는 데 형성되는 모든 박막을 단일막으로 설명하였으나, 박막은 2중막 또는 3중막으로 형성될 수도 있다.
또한 본 실시예에서는 액정 표시 장치용 박막 트랜지스터 표시 기판에 대하여서만 설명하였지만, 동일한 방법으로 형성될 수 있는 박막을 포함하는 다른 표시 기판, 예컨대 유기발광 표시 장치용 표시 기판 등에 당연히 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 박막 트랜지스터 표시 기판의 액정 축전기를 이루는 중첩하는 도전체의 면적을 크게 하지 않고, 두 도전체를 상대적으로 두께가 얇은 보호막을 사이에 두고 중첩하게 함으로써, 표시 장치의 개구율을 감소하지 않으면서, 더 큰 유지 용량을 가지는 유지 축전기를 가질 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 표시 기판의 경우, 유지 도전체에 유지 전압이 인가되도록 하기 위하여, 화소 영역 내부에 접촉 구멍을 만들어 유지 전극과 연결되게 하지 않고, 표시 영역 외부에 형성되어 있는 연결선과 표시 영역 내 부 각각에 형성되어 있으며 함께 연결되어 있는 유지 전극선을 연결하도록 표시 영역 외부에 접촉 구멍을 형성함으로써, 접촉 구멍을 형성하기 위한 영역만큼 유지 도전체의 면적을 감소하면서도 동일한 유지 용량을 가지게 하여, 박막 트랜지스터 표시 기판의 개구율이 증가할 수 있다.

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선 및 유지 전극을 포함하는 유지 전극선,
    상기 기판 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극,
    상기 게이트 절연막 위에 상기 데이터선과 함께 형성되고, 상기 유지 전극과 전기적으로 연결되는 유지 도전체,
    상기 데이터선, 드레인 전극 및 유지 도전체 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 투명 전극
    을 포함하는 박막 트랜지스터 표시 기판.
  2. 제1항에서,
    상기 게이트 절연막의 두께는 상기 보호막의 두께보다 두껍고,
    상기 투명 전극과 상기 유지 도전체는 상기 보호막을 사이에 두고 중첩하여 유지 축전기를 이루는 박막 트랜지스터 표시 기판.
  3. 제2항에서,
    상기 유지 도전체에는 상기 유지 전극을 통하여 유지 전압이 인가되는 박막 트랜지스터 표시 기판.
  4. 제1항에서,
    상기 보호막에는 상기 유지 도전체 일부를 드러내는 개구부가 형성되어 있는 박막 트랜지스터 표시 기판.
  5. 제1항에서,
    상기 보호막 위에 부분적으로 형성되어 있는 유기 절연막, 그리고
    상기 유기 절연막 위에 형성되어 있는 반사 전극을 더 포함하는 박막 트랜지스터 표시 기판.
  6. 제5항에서,
    상기 반사 전극은 상기 유기 절연막 경계에서 상기 투명 전극과 물리적, 전기적으로 연결되어 있는 박막 트랜지스터 표시 기판.
  7. 제6항에서,
    상기 유지 도전체는 상기 반사 전극이 형성되어 있는 영역 내에 형성되어 있는 박막 트랜지스터 표시 기판.
  8. 기판,
    상기 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있는 데이터선, 드레인 전극, 및 유지 전극을 포함하는 유지 전극선,
    상기 데이터선, 드레인 전극 및 유지 전극선 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있으며, 상기 드레인 전극과 연결되는 투명 전극
    을 포함하는 박막 트랜지스터 표시 기판.
  9. 제8항에서,
    상기 유지 전극선은 상기 데이터선과 실질적으로 나란한 박막 트랜지스터 표시 기판.
  10. 제8항에서,
    상기 상기 게이트 절연막의 두께는 상기 보호막의 두께보다 두껍고,
    상기 투명 전극과 상기 유지 도전체는 상기 보호막을 사이에 두고 중첩하여 유지 축전기를 이루는 박막 트랜지스터 표시 기판.
  11. 제10항에서,
    상기 유지 전극선에는 유지 전극이 인가되는 박막 트랜지스터 표시 기판.
  12. 제8항에서,
    상기 보호막의 일부 위에 형성되어 있는 유기 절연막, 그리고
    상기 유기 절연막 위에 형성되어 있는 반사 전극을 더 포함하는 박막 트랜지스터 표시 기판.
  13. 제12항에서,
    상기 반사 전극은 상기 유기 절연막 경계에서 상기 투명 전극과 물리적, 전기적으로 연결되어 있는 박막 트랜지스터 표시 기판.
  14. 제12항에서,
    상기 유지 도전체는 상기 반사 전극이 형성되어 있는 영역 내에 형성되어 있는 박막 트랜지스터 표시 기판.
  15. 기판 위에 게이트 전극을 포함하는 게이트선 및 유지 전극을 포함하는 유지 전극선을 형성하는 단계,
    상기 기판, 상기 게이트선 및 상기 유지 전극선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체층 위에 데이터선, 드레인 전극 및 유지 도전체를 형성하는 단계,
    상기 데이터선, 드레인 전극 및 유지 도전체 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 상기 드레인 전극과 연결되는 투명 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시 기판 제조 방법.
  16. 제15항에서,
    상기 보호막에 상기 유지 도전체를 드러내는 개구부를 형성하는 단계,
    상기 게이트 절연막에 상기 유지 전극을 드러내는 접촉 구멍을 형성하는 단계, 그리고
    상기 접촉 구멍을 통하여 상기 유지 전극과 상기 유지 도전체를 전기적으로 연결하는 연결 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시 기판 제조 방법.
  17. 제16항에서,
    상기 화소 전극을 형성하는 단계와 상기 연결 부재를 형성하는 단계는 동시에 이루어지는 박막 트랜지스터 표시 기판 제조 방법.
  18. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체층 위에 데이터선, 드레인 전극 및 유지 전극선을 형성하는 단계,
    상기 데이터선, 드레인 전극 및 유지 전극선 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시 기판 제조 방법.
  19. 제15항 또는 제18항에서,
    상기 화소 전극과 상기 유지 도전체는 상기 보호막을 사이에 두고 중첩하여 유지 축전기를 이루는 박막 트랜지스터 표시 기판 제조 방법.
  20. 제15항 또는 제18항에서,
    상기 보호막의 일부 위에 유기 절연막을 형성하는 단계, 그리고
    상기 유기 절연막 위에 반사 전극을 형성하는 단계를 더 포함하는 박막 트랜 지스터 표시 기판 제조 방법.
KR1020050133513A 2005-12-29 2005-12-29 박막 트랜지스터 표시 기판 및 그 제조 방법 KR20070070694A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050133513A KR20070070694A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시 기판 및 그 제조 방법
JP2006347060A JP2007183629A (ja) 2005-12-29 2006-12-25 薄膜トランジスタ表示基板及びその製造方法
US11/648,771 US20070158729A1 (en) 2005-12-29 2006-12-28 Thin film transistor array panel and method of manufacture
CN 200610156346 CN1992292A (zh) 2005-12-29 2006-12-29 薄膜晶体管阵列面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133513A KR20070070694A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070070694A true KR20070070694A (ko) 2007-07-04

Family

ID=38214389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133513A KR20070070694A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시 기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20070070694A (ko)
CN (1) CN1992292A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636688B (zh) * 2007-06-14 2011-12-14 夏普株式会社 显示面板和显示装置以及显示面板的制造方法
CN103676382B (zh) 2013-12-26 2017-03-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN110412806A (zh) * 2019-08-05 2019-11-05 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置

Also Published As

Publication number Publication date
CN1992292A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101189275B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
KR101122232B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
US20070126958A1 (en) Liquid crystal display and panel therefor
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
US8022407B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP2007183629A (ja) 薄膜トランジスタ表示基板及びその製造方法
JP2007183629A5 (ko)
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20070006070A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20010111672A (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070070694A (ko) 박막 트랜지스터 표시 기판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR100796936B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20080034595A (ko) 박막 트랜지스터 표시 기판 및 그 제조 방법
KR20150079258A (ko) 박막 트랜지스터 표시판
KR100767376B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판
KR20080054600A (ko) 박막 트랜지스터 표시판
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application