JP2007183629A - 薄膜トランジスタ表示基板及びその製造方法 - Google Patents

薄膜トランジスタ表示基板及びその製造方法 Download PDF

Info

Publication number
JP2007183629A
JP2007183629A JP2006347060A JP2006347060A JP2007183629A JP 2007183629 A JP2007183629 A JP 2007183629A JP 2006347060 A JP2006347060 A JP 2006347060A JP 2006347060 A JP2006347060 A JP 2006347060A JP 2007183629 A JP2007183629 A JP 2007183629A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
gate insulating
protective film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006347060A
Other languages
English (en)
Other versions
JP2007183629A5 (ja
Inventor
Young-Chol Yang
梁　英　▲チョル▼
Dae-Jin Park
大 眞 朴
Ji-Suk Lim
智 淑 林
Yong-Gi Park
湧 基 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050133513A external-priority patent/KR20070070694A/ko
Priority claimed from KR1020060100745A external-priority patent/KR20080034595A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007183629A publication Critical patent/JP2007183629A/ja
Publication of JP2007183629A5 publication Critical patent/JP2007183629A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】大きなストレージキャパシタの保持容量を有する薄膜トランジスタ表示基板を提供し、ストレージキャパシタの保持容量を大きくすることができる薄膜トランジスタ表示基板の製造方法を提供する。
【解決手段】本発明の実施例による薄膜トランジスタ表示基板は、液晶キャパシタを構成する重畳する導電体の面積を大きくしないで、２つの導電体を相対的に厚さの薄い保護膜を介在して重畳するようにしたり、あるいは維持電極を不透明な反射電極下に維持電極を配置することで、表示装置の開口率を減少することなく、より大きな保持容量を有するストレージキャパシタを有することができる。
【選択図】図２

Description

本発明は薄膜トランジスタ表示基板の製造方法に関する。
一般に液晶表示装置や有機発光表示装置等の平板表示装置は、複数対の電場生成電極と、その間に挟持された電気光学（ｅｌｅｃｔｒｏ-ｏｐｔｉｃａｌ）活性層とを有する。液晶表示装置の場合は、電気光学活性層として液晶層を有し、有機発光表示装置の場合は、電気光学活性層として有機発光層を有している。１対をなす電場生成電極のうちの１つは、通常スイッチング素子に接続されて電気信号の印加を受け、電気光学活性層は、この電気信号を光学信号を変換することによって画像を表示する。
平板表示装置では、スイッチング素子として三端子素子の薄膜トランジスタ（ＴＦＴ）を使用しており、この薄膜トランジスタを制御するための走査信号を伝達するゲート線と、画素電極に印加される信号を伝達するデータ線等の信号線とが平板表示装置に具備されている。
一方、一般に液晶表示装置には、液晶画素電極の電圧を維持するためにストレージキャパシタがさらに必要である。液晶表示装置の薄膜トランジスタにゲートオン電圧が印加されると、電気光学活性層である液晶層に電荷が充電され、この充電された電荷は薄膜トランジスタに再びゲートオン電圧が印加されるまで維持される。一般に、ゲートオン電圧からゲートオフ電圧に変換される際に、画素電圧が少し下降するようになるが、ストレージキャパシタは、このような変動程度を縮小し、画素電圧を一定に維持する。このため、液晶表示装置のストレージキャパシタの保持容量は、できるだけ大きいことが望ましい。
特開平11-064884号公報
そこで、本発明の目的は、大きなストレージキャパシタの保持容量を有する薄膜トランジスタ表示基板を提供し、ストレージキャパシタの保持容量を大きくすることができる薄膜トランジスタ表示基板の製造方法を提供することにある。
本発明１の薄膜トランジスタ表示基板は、基板と、前記基板上に形成され、ゲート電極を有するゲート線及び維持電極を有する維持電極線と、前記基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線及びドレイン電極と、前記ゲート絶縁膜上に前記データ線と共に形成され、前記維持電極と電気的に接続される維持導電体と、前記データ線、ドレイン電極及び維持導電体上に形成される保護膜と、さらに前記保護膜上に形成され、前記ドレイン電極と接続される透明電極とを有することを特徴とする。
透明電極と維持導電体とが保護膜のみを介して重畳しており、ストレージキャパシタを構成している。このストレージキャパシタは、誘電層が保護膜のみにより形成され薄いため、液晶キャパシタの電圧維持能力が高い。また、保護膜の厚みを薄くすることにより液晶キャパシタの電圧維持能力を高めているため、透明電極及び維持導電体の重畳面積を大きくする必要がない。よって、画素の開口率の低下を抑制することができる。
発明２は、発明１において、前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、前記透明電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成する。
本発明のストレージキャパシタは、透明電極と維持導電体とが保護膜のみを介して重畳することにより形成されているため、ゲート絶縁膜の厚さが保護膜よりも大きくても、ストレージキャパシタの電圧維持能力には影響を与えない。
発明３は、発明２において、前記維持導電体には、前記維持電極を介して維持電圧が印加される。
発明４は、発明１において、前記保護膜には前記維持導電体の一部を露出させる開口部が形成される。
発明５は、発明１において、前記保護膜上に部分的に形成される有機絶縁膜と、前記有機絶縁膜上に形成される反射電極とをさらに有することを特徴とする。
発明６は、発明５において、前記反射電極は、前記有機絶縁膜境界で前記透明電極と物理的、電気的に接続される。
発明７は、発明６において、前記維持導電体は、前記反射電極が形成される領域内に設けられる。
反射電極は保護膜の直上に形成されており、維持導電体は主に反射電極上に形成されている。よって、ストレージキャパシタは、維持導電体と反射電極との間に保護膜のみを介在して形成されている。よって、誘電層の厚みを薄くして電圧維持能力を高めることができる。
本発明８の薄膜トランジスタ表示基板は、基板と、前記基板上に形成され、ゲート電極を有するゲート線と、前記基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線と、ドレイン電極及び維持電極を有する維持電極線と、前記データ線、ドレイン電極及び維持電極線上に形成される保護膜と、さらに前記保護膜上に形成され、前記ドレイン電極と接続される透明電極とを有することを特徴とする。
本発明は、発明１と同様の作用効果を奏するとともに、さらに以下の作用効果を奏する。維持電極線がゲート絶縁膜及び半導体層上に形成されるため、維持電極線をゲート線上を介して画素領域外部に引き出すことができる。よって、例えば、表示領域の外部に配置されている維持電圧駆動部と維持電極線の端部を電気的に直接接続する。これにより、画素領域内にコンタクトホールを設けて維持電圧を印加する構成よりも維持電極の面積の減少を抑え、開口率の低下を抑えることができる。
発明９は、発明８において、前記維持電極線は、前記データ線と実質的に平行である。
発明１０は、発明８において、前記前記ゲート絶縁膜の厚さは、前記保護膜の厚さより厚く、前記透明電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成する。発明２と同様の作用効果を奏する。
発明１１は、発明１０において、前記維持電極線には、維持電極が印加される。
発明１２は、発明８において、前記薄膜トランジスタ表示基板は、前記保護膜の一部上に形成される有機絶縁膜と、前記有機絶縁膜上に形成される反射電極とをさらに有する。
発明１３は、発明１２において、前記反射電極は、前記有機絶縁膜境界で前記透明電極と物理的、電気的に接続される。
発明１４は、発明１２において、前記維持導電体は、前記反射電極が形成される領域内に設けられる。発明７と同様の作用効果を奏する。
本発明１５の薄膜トランジスタ表示基板の製造方法においては、基板上にゲート電極を有するゲート線及び維持電極を有する維持電極線を形成し、前記ゲート線及び前記維持電極線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成し、前記ゲート絶縁膜及び前記半導体層上にデータ線、ドレイン電極及び維持導電体を形成し、前記データ線、ドレイン電極及び維持導電体上に保護膜を形成し、さらに、前記保護膜上に前記ドレイン電極と接続される透明電極を形成することを特徴とする。この製造方法により形成される薄膜トランジスタ表示基板により、発明１と同様の作用効果を得ることができる。
発明１６は、発明１５において、前記薄膜トランジスタ表示基板の製造方法においては、前記保護膜に前記維持導電体を露出させる開口部を形成し、前記ゲート絶縁膜に前記維持電極を露出させるコンタクトホールを形成し、さらに、前記コンタクトホールを介して前記維持電極と、前記維持導電体を電気的に接続する接続部材とを形成することを特徴とする。接続部材により維持導電体と維持電極との接続を確実にすることができる。
発明１７は、発明１６において、前記画素電極を形成する工程と、前記接続部材を形成する工程は、同時に行ってもよい。
本発明１８の薄膜トランジスタ表示基板の製造方法においては、基板上にゲート電極を有するゲート線を形成し、前記ゲート線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成し、前記ゲート絶縁膜及び前記半導体層上にデータ線、ドレイン電極及び維持電極線を形成し、前記データ線、ドレイン電極及び維持電極線上に保護膜を形成し、さらに、前記保護膜上に前記ドレイン電極と接続される画素電極を形成することを特徴とする。
発明１９は、発明１５又は１８において、前記画素電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成する。
発明２０は、発明１５又は１８において、前記薄膜トランジスタ表示基板の製造方法においては、前記保護膜の一部上に有機絶縁膜を形成し、さらに、前記有機絶縁膜上に反射電極を形成することを特徴とする。
本発明２１の薄膜トランジスタ表示基板は、基板と、前記基板上に形成され、ゲート電極を有するゲート線及び維持電極を有する維持電極線と、前記基板上に形成され、前記維持電極の一部を露出させるコンタクトホールを有するゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線及びドレイン電極と、前記ゲート絶縁膜上に前記データ線と共に形成され、前記ゲート絶縁膜のコンタクトホールを介して前記維持電極と電気的に接続される維持導電体と、前記データ線、ドレイン電極及び維持導電体上に形成される保護膜と、さらに、前記保護膜上に形成され、前記ドレイン電極と接続される画素電極とを有することを特徴とする。
発明２２は、発明２１において、前記維持電極線には、維持電圧が印加される。
発明２３は、発明２２において、前記維持導電体には、前記維持電極を介して維持電圧が印加される。
発明２４は、発明２３において、前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、前記透明電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成する。
発明２５は、発明２１において、前記保護膜には、前記ドレイン電極の一部を露出させるコンタクトホールが形成されており、前記画素電極は前記保護膜のコンタクトホールを介して前記ドレイン電極と電気的に接続する。
本発明２６の薄膜トランジスタ表示基板の製造方法においては、基板上にゲート電極を有するゲート線及び維持電極を有する維持電極線を形成し、前記基板、前記ゲート線及び前記維持電極線上にゲート絶縁膜を積層し、前記ゲート絶縁膜上に真性非晶質シリコン層を積層し、前記非晶質シリコン層上に不純物非晶質シリコン層を積層し、前記不純物非晶質シリコン層、前記真性非晶質シリコン層及び前記ゲート絶縁膜をパターニングして不純物半導体及び真性半導体を形成すると同時に、前記ゲート絶縁膜に前記維持電極の一部を露出させる第１コンタクトホールを形成し、前記ゲート絶縁膜及び前記不純物半導体上に、データ線及びドレイン電極を形成すると同時に、前記第１コンタクトホールを介して前記維持電極と接続される維持導電体を形成し、前記データ線、ドレイン電極及び維持導電体上に、前記ドレイン電極の一部を露出させる第２コンタクトホールを有する保護膜を形成し、さらに、前記保護膜上に、前記第２コンタクトホールを介して前記ドレイン電極と接続する画素電極を形成することを特徴とする。
発明２７は、発明２６において、前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、前記画素電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成する。
本発明２８の薄膜トランジスタ表示基板は、基板と、前記基板上に形成され、ゲート電極を有するゲート線及び維持電極を有する維持電極線と、前記基板上に形成され、前記維持電極を露出させるコンタクトホールを有するゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線及びドレイン電極と、前記データ線、ドレイン電極及び維持導電体の上に形成される保護膜と、さらに、前記保護膜上に形成され、前記ドレイン電極と接続する画素電極とを有し、前記維持電極は、前記保護膜を介在して前記画素電極と重畳してストレージキャパシタを構成することを特徴とする。
発明２９は、発明２８において、前記維持電極線には、維持電圧が印加される。
発明３０は、発明２９において、前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚い。
発明３１は、発明２８において、前記保護膜は、下部膜及び上部膜を有する二重膜構造であり、前記下部膜の厚さは、前記ゲート絶縁膜の厚さより薄い。
発明３２は、発明３１において、前記保護膜の上部膜は、前記維持電極の上から除去してもよい。
発明３３は、発明３１において、前記保護膜の下部膜は無機絶縁物を含み、前記保護膜の上部膜は有機絶縁物を含む。
発明３４は、基板上にゲート電極を有するゲート線及び維持電極を有する維持電極線を形成し、前記基板、前記ゲート線及び前記維持電極線上にゲート絶縁膜を積層し、前記ゲート絶縁膜上に真性非晶質シリコン層を積層し、前記非晶質シリコン層上に不純物非晶質シリコン層を積層し、前記不純物非晶質シリコン層、前記真性非晶質シリコン層及び前記ゲート絶縁膜をパターニングして不純物半導体及び真性半導体を形成すると同時に、前記ゲート絶縁膜に前記維持電極を露出させる第１コンタクトホールを形成し、前記ゲート絶縁膜及び前記不純物半導体上にデータ線及びドレイン電極を形成し、前記データ線及び前記ドレイン電極上に前記ドレイン電極の一部を露出させる第２コンタクトホールを有する保護膜を形成し、前記保護膜上に前記第２コンタクトホールを介して前記ドレイン電極と接続される画素電極を形成することを含むことを特徴とする薄膜トランジスタ表示基板の製造方法を提供する。
発明３５は、発明３４において、前記ゲート絶縁膜の厚さは、前記保護膜の厚さより厚いことを特徴とする。
発明３６は、発明３４において、前記保護膜は下部膜及び上部膜を有する二重膜構造であり、前記保護膜の上部膜は前記維持電極上から除去されており、前記保護膜の下部膜の厚さは前記ゲート絶縁膜の厚さより薄いことを特徴とする。
発明３７は、発明３４において、前記保護膜を形成する方法においては、前記基板上に下部保護膜を積層し、前記下部保護膜上に上部保護膜を積層し、前記上部保護膜上に位置によって厚さが異なり、前記上部保護膜の一部を露出させる感光膜を形成し、前記感光膜をマスクとして前記上部保護膜、前記下部保護膜及び前記ゲート絶縁膜をパターニングし、前記ゲート線の端部、前記データ線の端部及び前記ドレイン電極の一部を各々露出させる第２、第３及び第４コンタクトホールを形成し、前記感光膜を厚さを減らして前記維持電極上の上部保護膜を露出させ、前記感光膜をエッチングマスクとして、上部保護膜をエッチングして除去し、前記感光膜を除去することを含み、前記ゲート絶縁膜の厚さは、前記下部保護膜の厚さより厚いことを特徴とする。
本発明によれば、大きなストレージキャパシタの保持容量を有する薄膜トランジスタ表示基板を提供し、ストレージキャパシタの保持容量を大きくすることができる薄膜トランジスタ表示基板の製造方法を提供することができる。
添付した図面を用いながら、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかしながら、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。層、膜、領域、板等の部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
＜第１実施例＞
まず、図１〜図３を参照して本発明の一実施例による薄膜トランジスタ表示基板について詳細に説明する。図１は本発明の一実施例による薄膜トランジスタ表示基板の配置図であり、図２及び図３は各々図１に示す薄膜トランジスタ表示基板のＩＩ-ＩＩ線及びＩＩＩ-ＩＩＩ線に沿った断面図である。
透明なガラスまたはプラスチック等からなる絶縁基板１１０上に、複数のゲート線１２１及び複数の維持電極線１３１が形成されている。
各ゲート線１２１は、上方に突出した複数のゲート電極１２４と、他の層または外部駆動回路との接続のために面積が広い端部１２９とを有している。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積される。ゲート駆動回路が基板１１０上に集積されている場合は、ゲート線１２１が延在してこれと直接接続される。
維持電極線１３１は、所定電圧が印加され、ゲート線１２１とほぼ平行に延在している。各維持電極線１３１は、隣接した２つのゲート線１２１間に位置しており、２つのゲート線１２１のうちの下側に近くなるように配置されている。維持電極線１３１は、下上に拡張された維持電極１３７を有する。さらに、維持電極線１３１の形状及び配置は、様々に変形することができる。
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金等アルミニウム系金属、銀（Ａｇ）や銀合金等銀系金属、銅（Ｃｕ）や銅合金等銅系金属、モリブデン（Ｍｏ）やモリブデン合金等モリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）等からなることができる。さらに、これらは物理的性質が異なる２つの導電膜（図示せず）を有する多重膜構造を有することもできる。このうちの１つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗が低い金属、例えばアルミニウム系金属、銀系金属、銅系金属等からなる。これとは異なり、もう１つの導電膜は、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、チタニウム等からなる。このような組み合わせの好適な例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。さらに、ゲート線１２１及び維持電極線１３１は、この他にも様々な金属または導電体からなることができる。
ゲート線１２１及び維持電極線１３１の側面は、基板１１０面に対して傾斜しており、その傾斜角は約３０゜〜約８０゜であることが好ましい。ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）等からなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は維持電極１３７の一部を露出させるコンタクトホール１７８を有する。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンはａ-Ｓｉと略称する）または多結晶シリコン等からなる複数の線状半導体１５１が形成されている。線状半導体１５１は、図１中において主に縦方向に延在しており、ゲート電極１２４に向かって延在している複数の突出部１５４を有する。線状半導体１５１は、ゲート線１２１及び維持電極線１３１近傍で幅が広くなり、これらを幅広く覆っている。
半導体１５１上には、複数の線状及び島状オーミック接触部材１６１、１６３、１６５が形成されている。オーミック接触部材１６１、１６３、１６５は、リン等のｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコン等の物質からなるか、またはシリサイドからなることができる。線状オーミック接触部材１６１は、複数の突出部１６３を有しており、この突出部１６３と島状オーミック接触部材１６５とが対をなして半導体１５１の突出部１５４上に配置されている。
半導体１５１、１５４とオーミック接触部材１６１、１６３、１６５の側面においても、基板１１０面に対して傾斜しており、その傾斜角は３０゜〜８０゜程度である。
オーミック接触部材１６１、１６３、１６５及びゲート絶縁膜１４０上には、複数のデータ線１７１と複数のドレイン電極１７５、複数の維持導電体１７７が形成されている。
データ線１７１は、データ信号を伝達し、図１中において主に縦方向に延在してゲート線１２１及び維持電極線１３１と交差している。各データ線１７１は、ゲート電極１２４に向かって延在し、凹部を有するようにＪ字状に曲がった複数のソース電極１７３と、他の層または外部駆動回路との接続のために面積の広い端部１７９を有している。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積される。データ駆動回路が基板１１０上に集積されている場合は、データ線１７１が延在してこれと直接接続される。
ドレイン電極１７５は、データ線１７１と分離されており、ゲート電極１２４を中心としてソース電極１７３と対向している。各ドレイン電極１７５は、やや広い一端部と、棒状の他端部とを有している。広い端部は、コンタクトホール１８５を介して透明電極１９２と接続されており、棒状端部は、ソース電極１７３に取り囲まれるように配置されている。
１つのゲート電極１２４、１つのソース電極１７３及び１つのドレイン電極１７５は、半導体１５１の突出部１５４と共に１つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成されている。
維持導電体１７７は、データ線１７１と同一物質で共に形成されるが、データ線１７１及びドレイン電極１７５と分離されている。維持導電体１７７は、中央部に孔を有した環状であってもよいが、該孔は維持電極１３７の一部を露出させるゲート絶縁膜１４０のコンタクトホール１７８に対応する位置に形成されている。維持導電体１７７は、ゲート絶縁膜１４０に形成されるコンタクトホール１７８を介して維持電極１３７と電気的に接続されている。
データ線１７１、ドレイン電極１７５、維持導電体１７７は、モリブデン、クロム、タンタル及びチタニウム等の耐火性金属、またはこれらの合金からなることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を有する多重膜構造を有することができる。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極１７５は、この他にも様々な金属または導電体からなることができる。データ線１７１、ドレイン電極１７５、維持導電体１７７においても、その側面が基板１１０面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
オーミック接触部材１６１、１６３、１６５は、その下の半導体１５１と、その上のデータ線１７１及びドレイン電極１７５の間にのみ存在し、これらの間の接触抵抗を低くする。ほとんどの部分で線状半導体１５１がデータ線１７１より狭いが、上述のように、ゲート線１２１と出会う部分で幅が広くなり、表面のプロファイルを滑らかにすることによって、データ線１７１が断線することを防止する。半導体１５１には、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出している部分が存在する。
データ線１７１、ドレイン電極１７５及び露出している半導体１５４部分上には、無機物質の窒化ケイ素や酸化ケイ素等からなる保護膜１８０が形成されている。
保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出させる複数のコンタクトホール１８２、１８５が形成されており、保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出させる複数のコンタクトホール１８１が形成されている。また、保護膜１８０には、維持導電体１７７の一部を露出させる複数の孔１８６が形成されている。
保護膜１８０上には、複数の透明電極１９２及び複数の接触補助部材８１、８２が形成されている。孔１８６により露出されている維持導電体１７７と前記コンタクトホール１７８により露出されている維持電極１３７の上には複数の接続部材７８が形成されている。
このように、維持導電体１７７は、コンタクトホール１７８を介して維持電極１３７と電気的に接続されているが、このような電気的接続のために、透明電極１９２と同一物質からなる接続部材７８が形成されている。すなわち、接続部材７８は、維持導電体１７７を維持電極１３７と電気的に接続させ、維持導電体１７７に維持電圧が印加されるようにする。接続部材７８により維持導電体１７７と維持電極１３７との接続を確実にすることができる。
透明電極１９２、維持導電体１７７及び接続部材７８上には、平坦化特性に優れ、かつ感光性を有する有機物質からなる有機絶縁膜１８７が形成されている。有機絶縁膜１８７の表面は凹凸パターンを有しており、有機絶縁膜１８７上に形成される反射電極１９４に凹凸パターンを誘導し反射電極１９４の反射効率を極大化する。有機絶縁膜１８７は透明電極１９２の一部の上に形成されている。薄膜トランジスタ表示基板の透過領域とゲート線１２１及びデータ線１７１の拡張部１２９、１７９が形成されるパッド部からは有機絶縁膜１８７が除去されている。維持導電体１７７は、ほとんど反射領域に配置されている。なお、図２に示すように、反射電極１９４は、有機絶縁膜１８７の境界で透明電極１９２と物理的、電気的に接続されている。
このように、各画素電極１９１は、透明電極１９２及び有機絶縁膜１８７の凹凸に沿って不規則に曲がっている反射電極１９４を有する。このような半透過型表示装置は、透明電極１９２及び反射電極１９４によりそれぞれ画定される透過領域及び反射領域に分けられる。具体的には、透明電極１９２が形成され、有機絶縁膜１８７が除去される部分は透過領域になる。透過領域においては、液晶表示装置の後面、つまり薄膜トランジスタ表示基板側から入射した光が液晶層（図示せず）を通過し、前面、つまり共通電極表示基板（図示せず）側から出ることによって表示を行う。反射領域においては、前面から入射した光が液晶層を通過し、反射電極１９４で反射されて液晶層を再び通過して前面に出ることによって表示を行う。この際、反射電極１９４の不規則な屈曲は光の乱反射を発生させる。
透明電極１９２は、ＩＴＯまたはＩＺＯ等の透明な導電物質からなり、反射電極１９４は、アルミニウム、銀、クロム、またはその合金等の反射性金属からなる。しかし、反射電極１９４は、アルミニウム、銀、またはその合金等の低抵抗反射性上部膜（図示せず）とモリブデン系金属、クロム、タンタル及びチタニウム等のＩＴＯまたはＩＺＯと接触特性の良好な下部膜（図示せず）の二重膜構造を有することができる。
透明電極１９２は、コンタクトホール１８５を介してドレイン電極１７５と物理的、電気的に接続されており、ドレイン電極１７５からデータ電圧が印加される。反射電極１９４は、透過領域と反射領域との境界で透明電極１９２と物理的、電気的に接続されている。データ電圧が印加された画素電極１９１は、共通電圧が印加される共通電極表示基板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、２つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。このように決定された液晶分子の方向によって液晶層を通過する光の偏光が変わる。画素電極１９１と共通電極は、キャパシタ（以下、液晶キャパシタという）を構成することで、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
透明電極１９２は、維持電極１３７と電気的に接続される維持導電体１７７と重畳している。透明電極１９２が維持電極１３７と電気的に接続された維持導電体１７７と重畳してなるキャパシタをストレージキャパシタと称し、ストレージキャパシタは、液晶キャパシタの電圧維持能力を強化する。
一般に、表示装置のストレージキャパシタは、画素電極１９１と電気的に接続するドレイン電極１７５と維持電極線１３１とがゲート絶縁膜１４０を介在して重畳して形成される。しかし、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタは、上記のように、透明電極１９２が保護膜１８０を介在して維持電極１３７と電気的に接続された維持導電体１７７と重畳して形成される。
一方、互いに平行に重畳してキャパシタをなす２つの導電体間の電気容量（Ｃ）は、Ｃ＝ε×（Ａ/ｄ）である。ここで、εは重畳する平行な導電体の間に介されている物質の誘電率であり、Ａは互いに重畳する導電体の面積であり、ｄは重畳する導電体間の距離である。万一、重畳する導電体間の物質の誘電率が同一である場合は、電気容量（Ｃ）の大きさは、重畳する導電体の面積に比例し、重畳する導電体間の距離に反比例する。したがって、キャパシタの電気容量（Ｃ）を増加させるためには、重畳する導電体の面積を大きくするか、あるいは重畳する導電体間の距離を短くすればよい。
本発明の実施例による表示装置の薄膜トランジスタ表示基板に形成されるゲート絶縁膜１４０と保護膜１８０を各々構成する物質の誘電率はほぼ同一であり、ゲート絶縁膜１４０の厚さ（Ｄ１）は、保護膜１８０の厚さ（Ｄ２）に比べて厚い。ゲート絶縁膜１４０の厚さ（Ｄ１）は、保護膜１８０の厚さ（Ｄ２）より約２倍以上厚くてもよい。
したがって、ゲート絶縁膜１４０を介在して重畳する２つの導電体の面積と、保護膜１８０を介在して重畳する２つの導電体の面積とがほぼ同一である場合は、保護膜１８０を介在して重畳して形成されるキャパシタの電気容量（Ｃ）が、ゲート絶縁膜１４０を介在して重畳するキャパシタのそれに比べて大きくなる。
本発明の実施例による薄膜トランジスタ表示基板のゲート絶縁膜１４０の厚さ（Ｄ１）は、保護膜１８０の厚さ（Ｄ２）に比べて厚く、薄膜トランジスタ表示基板は、保護膜１８０を介在して重畳する透明電極１９２と維持導電体１７７とにより形成されるストレージキャパシタを有する。一般にストレージキャパシタは、維持電極１３７と、画素電極１９１に電気的に接続されるドレイン電極１７５とが、ゲート絶縁膜１４０を介して重畳して形成されるが、このような場合と比較して、本発明のストレージキャパシタは、ゲート絶縁膜１４０よりも薄い保護膜１８０を介して形成されており、また保護膜１８０のみを間に介在しているため、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタの保持容量がより大きい。一方、ストレージキャパシタの保持容量を大きくするために、ストレージキャパシタを構成する平行な２つの導電体の面積を広くすることもできるが、このような場合は、表示装置の開口率が減少する。したがって、本発明の実施例による薄膜トランジスタ表示基板では、液晶キャパシタをなす重畳する導電体の面積を大きくしないで、２つの導電体をゲート絶縁膜１４０の厚さ（Ｄ１）より薄い厚さ（Ｄ２）を有する保護膜１８０を介在して重畳させることで、表示装置の開口率を減少することなく、ゲート絶縁膜１４０を介在して重畳するストレージキャパシタに比べてより大きな保持容量を有するストレージキャパシタを形成する。
次に、図４〜図１８を参照して本発明の一実施例による薄膜トランジスタ表示基板の製造方法について説明する。図４、図７、図１０、図１３及び図１６は本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図であり、図５及び図６は図４に示す薄膜トランジスタ表示基板のＶ-Ｖ線及びＶＩ-ＶＩ線に沿った断面図であり、図８及び図９は図７に示す薄膜トランジスタ表示基板のＶＩＩＩ-ＶＩＩＩ線及びＩＸ-ＩＸ線に沿った断面図であり、図１１及び図１２は図１０に示す薄膜トランジスタ表示基板のＸＩ-ＸＩ線及びＸＩＩ-ＸＩＩ線に沿った断面図であり、図１４及び図１５は図１３に示す薄膜トランジスタ表示基板のＸＩＶ-ＸＩＶ線及びＸＶ-ＸＶ線に沿った断面図であり、図１７及び図１８は図１６に示す薄膜トランジスタ表示基板のＸＶＩＩ-ＸＶＩＩ線及びＸＶＩＩＩ-ＸＶＩＩＩ線に沿った断面図である。
図４〜図６を参照すれば、基板１１０上にゲート電極１２４及び端部１２９を有するゲート線１２１と、維持電極１３７を有する維持電極線１３１を形成する。この際、基板１１０上に金属層をスパッタリング等で積層してから感光膜を塗布し、マスクを用いて露光及び現像し、次いで感光膜をエッチングマスクとしてドライエッチングまたはウェットエッチングしてゲート線１２１と維持電極線１３１をパターニングする。
次に、図７〜図９を参照すれば、基板１１０上にゲート絶縁膜１４０を積層し、その上に突出部１５４を有する線状真性半導体１５１及び複数の線状不純物半導体１６４を形成する。この場合においても、スパッタリング等でゲート絶縁膜１４０を蒸着し、その上に半導体及び不純物半導体層を蒸着した後、感光膜を塗布し写真エッチングして、線状真性半導体１５１及び線状不純物半導体１６４パターンを形成する。
図１０〜図１２を参照すれば、不純物半導体１６１及びゲート絶縁膜１４０上に金属層を積層し、写真エッチングして、ソース電極１７３及び端部１７９を有する複数のデータ線１７１、複数のドレイン電極１７５及び複数の維持導電体１７７を形成する。
次に、線状不純物半導体１６４からデータ線１７１及びドレイン電極１７５で覆われずに露出している部分を除去し、突出部１６３を有する複数の線状オーミック接触部材１６１と、複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
次に、保護膜１８０を積層し、ゲート絶縁膜１４０と共にパターニングするが、この場合、保護膜１８０の厚さは、ゲート絶縁膜１４０の厚さより薄い。ゲート絶縁膜１４０の厚さは、保護膜１８０の厚さより約２倍以上厚くてもよい。このように保護膜１８０とゲート絶縁膜１４０を同時にパターニングして、図１３〜図１５に示すように、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成すると同時に、保護膜１８０に維持導電体１７７を露出させる開口部１８６を形成し、ゲート絶縁膜１４０に維持電極１３７の中央部分を露出させるコンタクトホール１７８を形成する。
この場合にも、基板１１０上に保護膜１８０をスパッタリング等で積層した後に、感光膜を塗布し、マスクを用いて露光及び現像してから、感光膜と金属層をエッチングマスクとしてドライエッチングまたはウェットエッチングして、複数のコンタクトホール１７８、１８１、１８２、１８５及び開口部１８６を形成する。
図１６〜図１８を参照すれば、基板１１０上に複数の透明電極１９２、複数の接触補助部材８１、８２、複数の接続部材７８を形成する。この場合も、基板１１０上にＩＴＯまたはＩＺＯ等を蒸着して透明導電膜を形成し、透明導電膜上に感光膜を塗布した後、写真エッチング工程により形成する。
なお、図１〜図３に示すように、基板１１０上に有機絶縁膜１８７を形成し、その上に反射電極１９４を形成する。この際、有機絶縁膜１８７は、透明電極１９２一部の上にのみ存在し、表面に凹凸構造を有するようにパターニングする。
＜第２実施例＞
次に、本発明の他の一実施例による薄膜トランジスタ表示基板について図１９〜図２１を参照して詳細に説明する。図１９は本発明の他の一実施例による薄膜トランジスタ表示基板の配置図であり、図２０及び図２１は図１９に示す薄膜トランジスタ表示基板のＸＸ-ＸＸ線及びＸＸＩ-ＸＸＩ線に沿った断面図である。
図１９〜図２１に示すような本実施例による薄膜トランジスタ表示基板の層状構造は、第１実施例の図１〜図３に示すものと同様である。
基板１１０上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。ゲート線１２１は複数のゲート電極１２４と端部１２９を有し、維持電極線１３１は複数の維持電極１３７を有する。ゲート線１２１及び維持電極線１３１上には、ゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１、及び複数の島状オーミック接触部材１６５が順次に形成されている。
オーミック接触部材１６１、１６３、１６５及びゲート絶縁膜１４０上には、ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５、複数のソース電極１７３が形成されており、データ線１７１と分離されている維持導電体１７７が形成されており、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数のコンタクトホール１７８、１８１、１８２、１８５が形成されている。その上には、複数の画素電極となる透明電極１９２、複数の接触補助部材７８、８１、８２が形成されている。また、保護膜１８０には、維持導電体１７７を露出させる複数の孔１８６が形成されている。
しかし、図１〜図３に示すような薄膜トランジスタ表示基板と異なり、維持電極線１３１及び維持電極１３７、並びに維持導電体１７７は、隣接した２つのゲート線１２１の間に位置する場合、２つのゲート線１２１とほぼ同一距離を置いている。しかし、維持電極線１３１及び維持導電体１７７の形状及び配置は、様々に変形することができる。また、本実施例による薄膜トランジスタ表示基板の場合は、有機絶縁膜１８７及び反射電極１９４が形成されない。
本実施例による薄膜トランジスタ表示基板の画素電極１９１は、維持電極１３７と電気的に接続される維持導電体１７７と重畳している。画素電極１９１が維持電極１３７と電気的に接続された維持導電体１７７と重畳してなるキャパシタをストレージキャパシタと称し、ストレージキャパシタは、液晶キャパシタの電圧維持能力を強化する。
このような本発明の実施例による薄膜トランジスタ表示基板は、保護膜１８０を介在して重畳する画素電極１９１と維持導電体１７７により形成されるストレージキャパシタを有する。ここで、保護膜１８０の厚みはゲート絶縁膜１４０よりも薄く形成されており、本発明のストレージキャパシタは、保護膜１８０のみを間に介在している。このため、一般にゲート絶縁膜１４０を介在して重畳する維持電極１３７と画素電極１９１と電気的に接続されるドレイン電極１７５が重畳して形成される場合に比べて、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタの保持容量がより大きい。
したがって、本発明の実施例による薄膜トランジスタ表示基板の液晶キャパシタを構成する重畳する導電体の面積を大きくしないで、２つの導電体を相対的に厚さの薄い保護膜１８０を介在して重畳させることで、表示装置の開口率を減少することなく、より大きな保持容量を有するストレージキャパシタを有する。
次に、本実施例による薄膜トランジスタ表示基板の製造方法について、図２２〜図３３を参照して詳細に説明する。図２２、図２５、図２８及び図３１は本発明の他の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図であり、図２３及び図２４は図２２に示す薄膜トランジスタ表示基板のＸＸＩＩＩ-ＸＸＩＩＩ線及びＸＸＩＶ-ＸＸＩＶ線に沿った断面図であり、図２６及び図２７は図２５に示す薄膜トランジスタ表示基板のＸＸＶＩ-ＸＸＶＩ線及びＸＸＶＩＩ-ＸＸＶＩＩ線に沿った断面図であり、図２９及び図３０は図２８に示す薄膜トランジスタ表示基板のＸＸＩＸ-ＸＸＩＸ線及びＸＸＸ-ＸＸＸ線に沿った断面図であり、図３２及び図３３は図３１に示す薄膜トランジスタ表時基板のＸＸＸＩＩ-ＸＸＸＩＩ線及びＸＸＸＩＩＩ-ＸＸＸＩＩＩ線に沿った断面図である。
図２２〜図２４に示すように、基板１１０上に金属層をスパッタリング等で積層した後、感光膜を塗布し、マスクを用いて露光及び現像してから、感光膜をエッチングマスクとしてドライエッチングまたはウェットエッチングし、ゲート電極１２４及び端部１２９を有するゲート線１２１、並びに維持電極１３７を有する維持電極線１３１を形成する。
次に図２５〜図２７に示すように、基板１１０上にゲート絶縁膜１４０を蒸着し、次いでその上に半導体及び不純物半導体層を蒸着した後、感光膜を塗布し写真エッチングして、突出部１５４を有する線状真性半導体１５１及び複数の線状不純物半導体１６４を形成する。
図２８〜図３０を参照すれば、ソース電極１７３及び端部１７９を有する複数のデータ線１７１、複数のドレイン電極１７５及び複数の維持導電体１７７を形成し、線状不純物半導体１６４からデータ線１７１及びドレイン電極１７５で覆われずに露出している部分を除去し、突出部１６３を有する複数の線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
次いで、保護膜１８０を積層する。この場合、保護膜１８０の厚さは、ゲート絶縁膜１４０の厚さより薄いが、ゲート絶縁膜１４０の厚さは、保護膜１８０の厚さより約２倍以上厚くてもよい。保護膜１８０を積層した後、ゲート絶縁膜１４０と共にパターニングし、図３１〜図３３に示すように、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成すると同時に、保護膜１８０に維持導電体１７７を露出させる開口部１８６を形成し、ゲート絶縁膜１４０に維持電極１３７の中央部分を露出させるコンタクトホール１７８を形成する。
最後に、図１９〜図２１に示すように、基板１１０上に複数の画素電極１９１、複数の接触補助部材８１、８２、並びに複数の接続部材７８を形成する。この場合も、基板１１０上にＩＴＯまたはＩＺＯ等を蒸着して透明導電膜を形成し、透明導電膜上に感光膜を塗布した後、写真エッチング工程で形成する。
＜第３実施例＞
次に、図３４〜図３６を参照して本発明の他の一実施例による薄膜トランジスタ表示基板について説明する。図３４は本発明の他の一実施例による薄膜トランジスタ表示基板の配置図であり、図３５及び図３６は図３４に示す薄膜トランジスタ表示基板のＸＸＸＶ-ＸＸＸＶ線及びＸＸＸＶＩ-ＸＸＸＶＩ線に沿った断面図である。
絶縁基板１１０上に複数のゲート線が形成されている。各ゲート線１２１は、上方に突出された複数のゲート電極１２４と、他の層または外部駆動回路との接続のために面積が広い端部１２９を有する。
ゲート線１２１上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０上には複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延在しており、ゲート電極１２４に向かって延在する複数の突出部１５４を有する。線状半導体１５１は、ゲート線１２１近傍で幅が広くなり、これらを幅広く覆っている。
半導体１５１上には複数の線状及び島状オーミック接触部材１６１、１６３、１６５が形成されている。線状オーミック接触部材１６１は、複数の突出部１６３を有しており、この突出部１６３と島状オーミック接触部材１６５とは対をなして半導体１５１の突出部１５４上に配置されている。
オーミック接触部材１６１、１６３、１６５及びゲート絶縁膜１４０上には、複数のデータ線１７１と複数のドレイン電極１７５、並びに維持電極１７６を有する維持電極線１７２が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向に延在してゲート線１２１と交差している。各データ線１７１は、ゲート電極１２４に向かって延在するＪ字状に曲がった複数のソース電極１７３と、他の層または外部駆動回路との接続のために面積が広い端部１７９を有する。ドレイン電極１７５は、データ線１７１と分離され、ゲート電極１２４を中心としてソース電極１７３と対向している。各ドレイン電極１７５は、より広い一端部と棒状の他端部とを有している。広い端部は、コンタクトホール１８５を介して画素電極１９１と接続されており、棒状端部はソース電極１７３に取り囲まれるように形成されている。
１つのゲート電極１２４、１つのソース電極１７３及び１つのドレイン電極１７５は、半導体１５１の突出部１５４と共に１つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成されている。
各維持電極線１７２は、突出される維持電極１７６を有し、データ線１７１とほぼ平行に延在している。維持電極線１７２は、データ線１７１と同一物質で形成されることができるが、データ線１７１及びドレイン電極１７５と分離され、反射電極１９４が形成される領域に主に位置している。維持電極線１７２の端部は、表示領域の外郭に形成される維持電圧駆動部と電気的に接続され、外部から維持電圧が印加される。
データ線１７１、ドレイン電極１７５、維持電極線１７２及び露出している半導体１５４部分上には、無機物質の窒化ケイ素や酸化ケイ素等からなる保護膜１８０が形成されている。保護膜１８０の厚さはゲート絶縁膜１４０の厚さより薄いが、少なくとも約１/２程度薄い。保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出させる複数のコンタクトホール１８２、１８５が形成されており、保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出させる複数のコンタクトホール１８１が形成されている。保護膜１８０上には、複数の透明電極１９２及び複数の接触補助部材８１、８２が形成されている。
透明電極１９２及び保護膜１８０上には、平坦化特性に優れ、かつ感光性を有する有機物質からなる有機絶縁膜１８７が形成されており、有機絶縁膜１８７上には反射電極１９４が形成されている。有機絶縁膜１８７の表面は凹凸パターンを有し、有機絶縁膜１８７上に形成される反射電極１９４に凹凸パターンを誘導し、反射電極１９４の反射効率を極大化する。有機絶縁膜１８７は透明電極１９２の一部の上に形成されている。ゲート線１２１及びデータ線１７１の拡張部１２９、１７９が形成されるパッド部からは有機絶縁膜１８７が除去される。
このように、各画素電極１９１は、透明電極１９２及び有機絶縁膜１８７の凹凸に沿って不規則に曲がっている反射電極１９４を有する。この場合、反射電極１９４の不規則な屈曲は光の乱反射を発生させる。このような半透過型表示装置は、透明電極１９２及び反射電極１９４により各々画定される透過領域及び反射領域に区画される。具体的には、透明電極１９２が形成され、有機絶縁膜１８７が除去された部分は透過領域になる。透過領域と反射領域の境界で反射電極１９４は、透明電極１９２と電気的、物理的に接続されている。維持電極１７６は、ほとんど反射領域に配置されている。
透明電極１９２及びこれに連結された反射電極１９４はコンタクトホール１８５を介してドレイン電極１７５と物理的、電気的に接続されており、ドレイン電極１７５からデータ電圧が印加される。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける共通電極表示基板（図示せず）の共通電極（図示せず）と共に電場を生成することにより、２つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。
透明電極１９２は、保護膜１８０を介在して維持電極１７６を有する維持電極線１７２と重畳している。透明電極１９２が維持電極１７６を有する維持電極線１７２と重畳してなるキャパシタをストレージキャパシタと称し、ストレージキャパシタは、液晶キャパシタの電圧維持能力を強化する。このように、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタは、透明電極１９２が保護膜１８０を介在して維持電極１７６を有する維持電極線１７２と重畳して形成される。なお、反射電極１９４は保護膜１８０の直上に形成されており、維持電極１７６は主に反射電極１９４上に形成されている。よって、ストレージキャパシタは、維持電極１７６と反射電極１９４との間に保護膜１８０のみを介在して形成されている。よって、誘電層の厚みを薄くして電圧維持能力を高めることができる。
薄膜トランジスタ表示基板に形成されるゲート絶縁膜１４０と保護膜１８０をそれぞれ形成している物質の誘電率はほぼ同一であり、ゲート絶縁膜１４０の厚さ（Ｄ１）は、保護膜１８０の厚さ（Ｄ２）に比べて厚く、約２倍以上厚くてもよい。したがって、ゲート絶縁膜１４０を介在して重畳する２つの導電体の面積と、保護膜１８０を介在して重畳する２つの導電体の面積とがほぼ同一である場合は、保護膜１８０を介在して重畳して形成されるキャパシタの電気容量（Ｃ）が、ゲート絶縁膜１４０を介在して重畳するキャパシタに比べて２倍以上大きくなる。
なお、本発明の実施例による薄膜トランジスタ表示基板は、保護膜１８０を介在して重畳する透明電極１９２と維持電極１７６を有する維持電極線１７２によって形成されるストレージキャパシタを有している。ここで、保護膜１８０の厚みはゲート絶縁膜１４０よりも薄く形成されており、本発明のストレージキャパシタは、保護膜１８０のみを間に介在している。維持電極１３７と、画素電極１９１に電気的に接続されるドレイン電極１７５とがゲート絶縁膜１４０を介して重畳して形成される維持キャパシタに比べて、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタの保持容量がより大きい。
したがって、本発明の実施例による薄膜トランジスタ表示基板は、液晶キャパシタをなす重畳する導電体の面積を大きくしないで、２つの導電体をゲート絶縁膜１４０より相対的に厚さが薄い保護膜１８０を介在して重畳するようにすることで、表示装置の開口率を減少することなく、より大きな保持容量を有するストレージキャパシタを有することができる。
ここで、上記実施例では、ストレージキャパシタを構成する維持導電体１７７に維持電圧が印加されるようにするために、画素領域の内部にコンタクトホールを設けて維持電極１３７と接続するようにする。しかし、上記実施例と異なり、本実施例による薄膜トランジスタ表示基板の場合、表示領域の外部に配置されている維持電圧駆動部と維持電極線１７２の端部を電気的に直接接続する。これにより、画素領域内にコンタクトホールを形成し、維持電圧を維持導電体１７７から維持電極に印加する上記実施例における維持導電体と同一面積の維持電極を形成する場合、コンタクトホールを形成するための領域だけ維持電極の面積が減少するので、上記実施例に比べて薄膜トランジスタ表示基板の表示領域の開口率が増加するようになる。
本発明の実施例による薄膜トランジスタ表示基板の製造方法は、上記実施例による薄膜トランジスタ表示基板の製造方法と類似している。
図３４〜図３６を参照すれば、基板１１０上に金属層をスパッタリング等で積層した後、感光膜を塗布し、マスクを用いて露光及び現像してから、感光膜をエッチングマスクとしてドライエッチングまたはウェットエッチングし、ゲート電極１２４及び端部１２９を有するゲート線１２１を形成する。
次に、基板１１０上にゲート絶縁膜１４０を蒸着し、次いでその上に半導体及び不純物半導体層を蒸着した後、感光膜を塗布し、写真エッチングし、突出部１５４を有する線状真性半導体１５１及び複数の線状不純物半導体１６４を形成した後、ソース電極１７３及び端部１７９を有する複数のデータ線１７１、複数のドレイン電極１７５、並びに維持電極１７６を有する維持電極線１７２を形成し、線状不純物半導体１６４からデータ線１７１及びドレイン電極１７５で覆われずに露出している部分を除去して、突出部１６３を有する複数の線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
次に、保護膜１８０を積層し、ゲート絶縁膜１４０と共にパターニングするが、この場合、ゲート絶縁膜１４０の厚さは保護膜１８０の厚さより厚く、約２倍以上厚くてもよい。このように、保護膜１８０と共にゲート絶縁膜１０４をパターニングし、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成する。その後、基板１１０上にＩＴＯまたはＩＺＯ等を蒸着して透明導電膜を形成し、透明導電膜上に感光膜を塗布した後、写真エッチング工程で複数の透明電極１９２及び複数の接触補助部材８１、８２を形成する。
次に、表示装置の反射領域に有機絶縁膜１８７を形成し、有機絶縁膜１８７上に反射電極１９４を形成するが、有機絶縁膜１８７は透明電極１９２一部の上にのみ存在し、表面に凹凸構造を有するようにパターニングする。なお、反射電極１９４は、反射領域と透過領域の境界部分で透明電極１９２と物理的、電気的に接続される。
本実施例による薄膜トランジスタ表示基板の製造方法と、上記実施例による薄膜トランジスタ表示基板の製造方法との大きな差異点は、図３４〜図３６に示すように、維持電極１７６を有する維持電極線１７２をデータ線１７１と同一物質で平行に延在するように形成し、維持電極線１７２に維持電圧を印加するために、表示領域の外部に配置されている維持電圧駆動部と電気的に接続することである。
＜第４実施例＞
次に、図３７〜図３９を参照して、本発明の他の一実施例による薄膜トランジスタ表示基板について詳細に説明する。図３７は本発明の他の一実施例による薄膜トランジスタ表示基板の配置図であり、図３８及び図３９は図３７に示す薄膜トランジスタ表示基板のＸＸＸＶＩＩＩ-ＸＸＸＶＩＩＩ線及びＸＸＸＩＸ-ＸＸＸＩＸ線に沿った断面図である。図３７〜図３９に示すように、本実施例による薄膜トランジスタ表示基板の層状構造は、第３実施例の図３４〜図３６に示すものとほぼ同様である。
基板１１０上に複数のゲート電極１２４と端部１２９を有する複数のゲート線１２１が形成されている。ゲート線１２１上には、ゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。
オーミック接触部材１６１、１６３、１６５上には、ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５が形成されており、データ線１７１と平行に延在し、維持電極１７６を有する維持電極線１７２が形成されており、その上に保護膜１８０が形成されている。保護膜１８０の厚さはゲート絶縁膜１４０の厚さより薄いが、少なくとも約１/２程度薄い。保護膜１８０及びゲート絶縁膜１４０には複数のコンタクトホール１８１、１８２、１８５が形成されている。さらにその上には、複数の画素電極１９１及び複数の接触補助部材８１、８２が形成されている。しかし、図３４〜図３６に示すような薄膜トランジスタ表示基板と異なり、有機絶縁膜１８７及び反射電極１９４が形成されない。
本発明の実施例による薄膜トランジスタ表示基板は、上記実施例と同様に、保護膜１８０を介在して重畳する透明電極１９２と維持電極１７６を有する維持電極線１７２により形成されるストレージキャパシタを有する。したがって、上記実施例と同様に、本発明の実施例による表示装置は、液晶キャパシタを構成する重畳する導電体の面積を大きくしないで、２つの導電体を相対的に厚さが薄い保護膜１８０を介在して重畳させることで、表示装置の開口率を減少することなく、より大きな保持容量を有するストレージキャパシタを有することができる。
また、本実施例による薄膜トランジスタ表示基板の場合、維持導電体１７６、１７７に維持電圧が印加されるようにするために、画素領域の内部にコンタクトホールを設けて維持電極１３７と接続するようにする上記実施例と異なり、表示領域の外部に形成される維持電圧駆動部と維持電極線１７２とを表示領域外部で電気的に接続する。これにより、コンタクトホールを形成するための領域分だけ維持導電体の面積が減少するので、上記実施例に比べて薄膜トランジスタ表示基板の開口率が増加するようになる。
＜第５実施例＞
次に、図４０〜図４２を参照して本発明の一実施例による薄膜トランジスタ表示基板について詳細に説明する。図４０は本発明の一実施例による薄膜トランジスタ表示基板の配置図であり、図４１及び図４２は図４０に示す薄膜トランジスタ表示基板のＸＬＩ-ＸＬＩ線及びＸＬＩＩ-ＸＬＩＩ線に沿った断面図である。図４０〜図４２に示すように、本実施例による薄膜トランジスタ表示基板の層状構造は、第２実施例の図１９〜図２１に示すものと類似している。
基板１１０上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。ゲート線１２１は、複数のゲート電極１２４と端部１２９を有し、維持電極線１３１は、複数の維持電極１３７を有する。ゲート線１２１及び維持電極線１３１上には、ゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。
オーミック接触部材１６１、１６３、１６５上には、ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５、複数のソース電極１７３が形成されており、データ線１７１と分離されている維持導電体１７７が形成されており、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数のコンタクトホール１８１、１８２、１８５が形成されている。その上には、複数の画素電極１９１及び複数の接触補助部材８１、８２が形成されている。また、ゲート絶縁膜１４０には、維持電極１３７の一部を露出させる複数のコンタクトホール１４１が形成されている。
ここで、第２実施例の図１９〜図２１に示すような薄膜トランジスタ表示基板では、維持導電体１７７は、維持電極１３７の中心部分に対応する領域が除去された環状の平面形態を有しており、維持導電体１７７が接触補助部材１７８を介して維持電極１３７と接続されている。しかし、このような構成とは異なり、本実施例による維持導電体１７７は、ゲート絶縁膜１４０に形成されるコンタクトホール１４１を介して維持電極１３７と物理的、電気的に直接接続され、維持電極１３７を全て覆う平面形態を有している。したがって、本実施例による薄膜トランジスタ表示基板の維持導電体１７７の全面積は、第２実施例と同一の開口率を有するとともに、第２実施例の図１９〜図２１に示すような実施例による維持導電体１７７の全面積よりさらに大きくなることができるので、保持容量も大きくなる。
このように、本実施例による薄膜トランジスタ表示基板は、保護膜１８０を介在して重畳する画素電極１９１と維持導電体１７７により形成されるストレージキャパシタを有する。ここで、保護膜１８０の厚みはゲート絶縁膜１４０よりも薄く形成されており、本発明のストレージキャパシタは、保護膜１８０のみを間に介在している。したがって、一般に維持電極１３７と、画素電極１９１に電気的に接続されるドレイン電極１７５とがゲート絶縁膜１４０を介して重畳して形成される場合に比べて、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタの保持容量がより大きい。
したがって、本発明の実施例による薄膜トランジスタ表示基板の液晶キャパシタを構成する重畳する導電体の面積を大きくしないで、２つの導電体を相対的に厚さが薄い保護膜１８０を介在して重畳するようにすることで、表示装置の開口率を減少することなく、より大きな保持容量を有するストレージキャパシタを有する。また、維持導電体１７７が維持電極１３７を全て覆う形態を有することで、上記実施例と同様の開口率を維持するとともに、維持導電体１７７の全面積はさらに広くなることができ、その結果、より大きな保持容量を有することができる。
次に、本実施例による薄膜トランジスタ表示基板の製造方法について、図４３〜図５４を参照して詳細に説明する。図４３、図４６、図４９、及び図５２は本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図であり、図４４及び図４５は図４３に示す薄膜トランジスタ表示基板のＸＬＩＶ-ＸＬＩＶ線及びＸＬＶ-ＸＬＶ線に沿った断面図であり、図４７及び図４８は図４６に示す薄膜トランジスタ表示基板のＸＬＶＩＩ-ＸＬＶＩＩ線及びＸＬＶＩＩＩ-ＸＬＶＩＩＩ線に沿った断面図であり、図５０及び図５１は図４９に示す薄膜トランジスタ表示基板のＬ-Ｌ線及びＬＩ-ＬＩ線に沿った断面図であり、図５３及び図５４は図５２に示す薄膜トランジスタ表示基板のＬＩＩＩ-ＬＩＩＩ線及びＬＩＶ-ＬＩＶ線に沿った断面図である。
まず、図４３〜図４５に示すように、基板１１０上に金属層をスパッタリング等で積層した後、感光膜を塗布し、マスクを用いて露光及び現像してから、感光膜をエッチングマスクとしてドライエッチングまたはウェットエッチングし、ゲート電極１２４及び端部１２９を有するゲート線１２１、並びに維持電極１３７を有する維持電極線１３１を形成する。
次に図４６〜図４８を参照すれば、基板１１０上にゲート絶縁膜１４０を蒸着し、次いでその上に半導体及び不純物半導体層を蒸着した後、感光膜を塗布し、写真エッチングして、突出部１５４を有する線状真性半導体１５１及び複数の線状不純物半導体１６４を形成し、ゲート絶縁膜１４０に維持電極１３７を露出させるコンタクトホール１４１を形成する。
図４９〜図５１を参照すれば、ソース電極１７３及び端部１７９を有する複数のデータ線１７１、複数のドレイン電極１７５及び複数の維持導電体１７７を形成し、線状不純物半導体１６４からデータ線１７１及びドレイン電極１７５で覆われずに露出している部分を除去し、突出部１６３を有する複数の線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
その後、保護膜１８０を積層する。この場合、保護膜１８０の厚さはゲート絶縁膜１４０の厚さより薄いが、ゲート絶縁膜１４０の厚さは、保護膜１８０の厚さより約２倍以上厚くてもよい。保護膜１８０を積層した後、ゲート絶縁膜１４０と共にパターニングし、図５２〜図５４に示すように、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成する。
最後に、図４０〜図４２に示すように、基板１１０上にコンタクトホール１８５を介してドレイン電極１７５と接続された複数の画素電極１９１、並びに複数の接触補助部材８１、８２を形成する。この場合にも、基板１１０上にＩＴＯまたはＩＺＯ等を蒸着して透明導電膜を形成し、透明導電膜上に感光膜を塗布した後、写真エッチング工程により形成する。
＜第６実施例＞次に、本発明の他の一実施例による薄膜トランジスタ表示基板について、図５５〜図５７を参照して詳細に説明する。図５５は本発明の他の一実施例による薄膜トランジスタ表示基板の配置図であり、図５６及び図５７は図５５に示す薄膜トランジスタ表示基板のＬＶＩ-ＬＶＩ線及びＬＶＩＩ-ＬＶＩＩ線に沿った断面図である。
本実施例による薄膜トランジスタ表示基板の層状構造は、第５実施例の図４０〜図４２に示すような実施例による薄膜トランジスタ表示基板と類似している。
基板１１０上にゲート電極１２４と端部１２９を有する複数のゲート線１２１及び維持電極１３７を有する複数の維持電極線１３１が形成されている。ゲート線１２１及び維持電極線１３１上には、コンタクトホール１４２を有するゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。
オーミック接触部材１６１、１６５上には、ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５が形成されており、その上に保護膜１８０が形成されている。保護膜１８０はコンタクトホール１４２により露出された維持電極１３７を覆う。保護膜１８０の厚さはゲート絶縁膜１４０の厚さより薄いが、少なくとも約１/２程度薄い。ゲート絶縁膜１４０及び保護膜１８０には、複数のコンタクトホール１８１、１８２、１８５が形成されている。保護膜１８０上には、複数の画素電極１９１及び複数の接触補助部材８１、８２が形成されている。
しかし、第５実施例の図４０及び図４２に示すような薄膜トランジスタ表示基板と異なり、図５５〜図５７に示す薄膜トランジスタ表示基板は、維持電極１３７と物理的電気的に接続される維持導電体１７７を有しない。また、本実施例による薄膜トランジスタ表示基板のゲート絶縁膜１４０は、維持電極１３７をほとんど露出させる大きなコンタクトホール１４２を有し、コンタクトホール１４２により露出する維持電極１３７は、保護膜１８０を介在して画素電極１９１と重畳している。このようにして、本実施例による薄膜トランジスタ表示基板のストレージキャパシタは、相対的に厚さが薄い保護膜１８０を介在して維持電極１３７と画素電極１９１とが重畳して形成される。
このように、本実施例による薄膜トランジスタ表示基板は、保護膜１８０を介在して重畳する画素電極１９１と維持電極１３７により形成されるストレージキャパシタを有する。ここで、保護膜１８０の厚みはゲート絶縁膜１４０よりも薄く形成されており、本発明のストレージキャパシタは、保護膜１８０のみを間に介在している。したがって、一般にゲート絶縁膜１４０を介在して重畳する維持電極１３７と画素電極１９１と電気的に接続されるドレイン電極１７５が重畳して形成される場合に比べて、本発明の実施例による薄膜トランジスタ表示基板のストレージキャパシタの保持容量がより大きい。
次に、本実施例による薄膜トランジスタ表示基板の製造方法について、図５８〜図６９を参照して詳細に説明する。図５８、図６１、図６４及び図６７は本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図であり、図５９及び図６０は図５８に示す薄膜トランジスタ表示基板のＬＩＸ-ＬＩＸ線及びＬＸ-ＬＸ線に沿った断面図であり、図６２及び図６３は図６１に示す薄膜トランジスタ表示基板のＬＸＩＩ-ＬＸＩＩ線及びＬＸＩＩＩ-ＬＸＩＩＩ線に沿った断面図であり、図６５及び図６６は図６４に示す薄膜トランジスタ表示基板のＬＸＶ-ＬＸＶ線及びＬＸＶＩ-ＬＶＸＩ線に沿った断面図であり、図６８及び図６９は図６７に示す薄膜トランジスタ表示基板のＬＸＶＩＩＩ-ＬＸＶＩＩＩ線及びＬＶＩＸ-ＬＶＩＸ線に沿った断面図である。
図５８〜図６０に示すように、基板１１０上にゲート電極１２４及び端部１２９を有するゲート線１２１、並びに維持電極１３７を有する維持電極線１３１を形成する。
次に、図６１〜図６３を参照すれば、基板１１０上にゲート絶縁膜１４０を蒸着し、次いでその上に半導体及び不純物半導体層を蒸着した後、感光膜を塗布し、写真エッチングして、突出部１５４を有する線状真性半導体１５１及び複数の線状不純物半導体１６４を形成し、維持電極１３７をほとんど露出させる大きさのコンタクトホール１４２をゲート絶縁膜１４０に形成する。
図６４〜図６６を参照すれば、ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５を形成し、線状不純物半導体１６４からデータ線１７１及びドレイン電極１７５で覆われずに露出している部分を除去し、突出部１６３を有する複数の線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
次に、保護膜１８０を積層する。この場合、保護膜１８０の厚さはゲート絶縁膜１４０の厚さより薄いが、ゲート絶縁膜１４０の厚さは保護膜１８０の厚さより約２倍以上厚くてもよい。保護膜１８０を積層した後、ゲート絶縁膜１４０とともにパターニングし、図６７〜図６９に示すように、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成する。
最後に、図５５〜図５７に示すように、基板１１０上にコンタクトホール１８５を介してドレイン電極１７５と接続された複数の画素電極１９１、並びに複数の接触補助部材８１、８２を形成する。
＜第７実施例＞
次に、本発明の他の一実施例による薄膜トランジスタ表示基板について図７０〜図７２を参照して詳細に説明する。図７０は本発明の他の一実施例による薄膜トランジスタ表示基板の配置図であり、図７１及び図７２は図７０に示す薄膜トランジスタ表示基板のＬＸＸＩ-ＬＸＸＩ線及びＬＸＸＩＩ-ＬＸＸＩＩ線に沿った断面図である。
本実施例による薄膜トランジスタ表示基板の層状構造は、第６実施例の図５５〜図５７に示すような実施例による薄膜トランジスタ表示基板と類似している。
基板１１０上に、ゲート電極１２４と端部１２９を有する複数のゲート線１２１及び維持電極１３７を有する複数の維持電極線１３１が形成されている。ゲート線１２１及び維持電極線１３１上には、コンタクトホール１４２を有するゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順次に形成されている。
オーミック接触部材１６１、１６５上には、ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５が形成されており、その上に保護膜１８０が形成されている。しかし、図５５〜図５７に示すような薄膜トランジスタ表示基板と異なり、保護膜１８０は、下部膜１８０ｐ及び上部膜１８０ｑを有する二重膜構造である。上部膜１８０ｑは下部膜１８０ｐより厚く、上部膜１８０ｑの表面は平坦であってもよい。 下部膜１８０ｐは窒化ケイ素や酸化ケイ素等の無機絶縁物からなり、上部膜１８０ｑは有機絶縁物からなることができる。また、保護膜１８０の上部膜１８０ｑは維持電極１３７上から除去される。ゲート絶縁膜１４０及び保護膜１８０には、複数のコンタクトホール１８１、１８２、１８５が形成されている。保護膜１８０上には、複数の画素電極１９１及び複数の接触補助部材８１、８２が形成されている。
本実施例による薄膜トランジスタ表示基板のストレージキャパシタは、相対的に厚さが薄い保護膜１８０の下部膜１８０ｐを介在して維持電極１３７と画素電極１９１が重畳して形成される。
次に、本実施例による薄膜トランジスタ表示基板の製造方法について、図７３〜図８２を参照して詳細に説明する。
図７０〜図７２に示すような薄膜トランジスタ表示基板の製造方法は、図５５〜図５７に示した製造方法とほぼ同様である。基板１１０上にゲート電極１２４及び端部１２９を有するゲート線１２１、並びに維持電極１３７を有する維持電極線１３１を形成し、基板１１０上にゲート絶縁膜１４０を蒸着し、次いでその上に半導体及び不純物半導体層を蒸着した後、感光膜を塗布し写真エッチングして、突出部１５４を有する線状真性半導体１５１及び複数の線状不純物半導体１６４を形成し、ゲート絶縁膜１４０に維持電極１３７をほとんど露出させる大きさのコンタクトホール１４３を形成する。ソース電極１７３及び端部１７９を有する複数のデータ線１７１及び複数のドレイン電極１７５を形成し、線状不純物半導体１６４からデータ線１７１及びドレイン電極１７５で覆われずに露出している部分を除去し、突出部１６３を有する複数の線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
次に、保護膜１８０を積層し、ゲート絶縁膜１４０と共にパターニングして保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成すると同時に、維持電極１３７上の保護膜１８０の上部膜１８０ｑを除去するが、これについて図７３〜図８２を参照して詳細に説明する。図７３〜図８２は図７０〜図７２の薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。
まず、図７３及び図７４を参照すれば、基板１１０上に保護膜１８０の下部膜１８０ｐ及び上部膜１８０ｑを積層し、その上に感光膜４００を塗布する。露光マスク（図示せず）を介して感光膜４００に光を照射した後に現像するが、露光マスクは、投光領域（Ａ）、半投光領域（Ｂ）及び遮光領域（Ｃ）に分けられる。この場合、半投光領域（Ｂ）には所定値、例えば露光器の分解能以下の幅を有する不透明部材が所定値以下の間隔で配置されているが、これがスリットパターンである。半投光領域（Ｂ）にスリットパターンを設ける代わりに、格子パターンまたは透過率が中間であったり、あるいは厚さが中間である薄膜を具備してもよい。
図７５及び図７６に示すように、露光マスクを介して感光膜４００に光を照射した後に現像すれば、現像された感光膜４００の厚さは位置によって異なり、投光領域（Ａ）に位置した感光膜４００部分は全て除去され、半投光領域（Ｂ）に位置した感光膜４００部分の厚さは減少し、遮光領域（Ｃ）では現像された後にも感光膜４００部分の厚さがほとんど減少しない。この場合、半投光領域（Ｂ）と遮光領域（Ｃ）における感光膜４００の厚さ比は、後続工程の工程条件によって異なるが、半投光領域（Ｂ）での厚さを遮光領域（Ｃ）での厚さの１/２以下とすることが好ましい。
このように、感光膜の厚さを異なるようにする方法の他の例としては、リフローが可能な感光膜を用いる方法がある。即ち、投光領域と遮光領域のみを有する通常のマスクにリフロー可能な感光膜を形成した後、リフローさせて、感光膜が残留しない領域に流すことによって薄い部分を形成する。
次に、図７７及び図７８に示すように、残っている感光膜４００部分をエッチングマスクとして用いて保護膜１８０の上部膜１８０ｑ及び下部膜１８０ｐ、並びにゲート絶縁膜１４０をエッチングし、ゲート線１２１の端部１２９、データ線１７１の端部１７９、並びにドレイン電極１７５を各々露出させる複数のコンタクトホール１８１、１８２、１８５を形成する。
次に、図７９及び図８０に示すように、感光膜４００をアッシング処理して、半投光領域（Ｂ）に残っている感光膜４００部分を除去し、遮光領域（Ｃ）に配置されている感光膜４００部分の高さを減少させる。その後、図８１及び図８２に示すように、遮光領域（Ｃ）に残っている感光膜４００部分をエッチングマスクとして用いて、保護膜１８０の上部膜１８０ｑを除去し、維持電極１３７上に保護膜１８０の下部膜１８０ｐのみを残す。最後に、遮光領域（Ｃ）に残っている感光膜４００部分をアッシング処理等で除去する。
このように、本実施例による薄膜トランジスタ表示基板の製造方法は、下部膜１８０ｐ及び上部膜１８０ｑを有する二重膜構造の保護膜１８０を積層した後、１つのマスクを用いてゲート絶縁膜１４０と共にパターニングし、複数のコンタクトホール１８１、１８２、１８５を形成すると同時に、維持電極１３７上から保護膜１８０の上部膜１８０ｑを除去する。
次に、図７０〜図７２に示すように、基板１１０上にコンタクトホール１８５を介してドレイン電極１７５と接続された複数の画素電極１９１、並びに複数の接触補助部材８１、８２を形成する。
本実施例による薄膜トランジスタ表示基板は、二重膜構造の保護膜１８０を有することで、薄膜トランジスタ等をより効果的に保護し、維持電極１３７上には保護膜１８０の下部膜１８０ｐのみを残した後、保護膜１８０の下部膜１８０ｐを介在して維持電極１３７と画素電極１９１とが重畳するようにすることによって、保持容量の大きなストレージキャパシタを有する。
以上の実施例では、薄膜トランジスタ表示基板を形成する際に使用される全薄膜を単一膜として説明したが、薄膜は２重膜または３重膜を有することもできる。また、本実施例では、液晶表示装置用薄膜トランジスタ表示基板についてのみ説明したが、同様の方法で形成される薄膜を備える他の表示基板、例えば有機発光表示装置用表示基板等にも適用可能である。
上述の通り、本発明による薄膜トランジスタ表示基板の液晶キャパシタを構成する重畳する導電体の面積を大きくしないで、２つの導電体を相対的に厚さの薄い保護膜を介在して重畳するようにすることで、表示装置の開口率を減少することなく、より大きな保持容量を有するストレージキャパシタを得ることができる。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の一実施例による薄膜トランジスタ表示基板の配置図である。 図１に示す薄膜トランジスタ表示基板のＩＩ-ＩＩ線に沿った断面図である。 図１に示す薄膜トランジスタ表示基板のＩＩＩ-ＩＩＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図４に示す薄膜トランジスタ表示基板のＶ-Ｖ線に沿った断面図である。 図４に示す薄膜トランジスタ表示基板のＶＩ-ＶＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図７に示す薄膜トランジスタ表示基板のＶＩＩＩ-ＶＩＩＩ線に沿った断面図である。 図７に示す薄膜トランジスタ表示基板のＩＸ-ＩＸ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図１０に示す薄膜トランジスタ表示基板のＸＩ-ＸＩ線に沿った断面図である。 図１０に示す薄膜トランジスタ表示基板のＸＩＩ-ＸＩＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図１３に示す薄膜トランジスタ表示基板のＸＩＶ-ＸＩＶ線に沿った断面図である。 図１３に示す薄膜トランジスタ表示基板のＸＶ-ＸＶ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図１６に示す薄膜トランジスタ表示基板のＸＶＩＩ-ＸＶＩＩ線に沿った断面図である。 図１６に示す薄膜トランジスタ表示基板のＸＶＩＩＩ-ＸＶＩＩＩ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の配置図である。 図１９に示す薄膜トランジスタ表示基板のＸＸ-ＸＸ線に沿った断面図である。 図１９に示す薄膜トランジスタ表示基板のＸＸＩ-ＸＸＩ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図２２に示す薄膜トランジスタ表示基板のＸＸＩＩＩ-ＸＸＩＩＩ線に沿った断面図である。 図２２に示す薄膜トランジスタ表示基板のＸＸＩＶ-ＸＸＩＶ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図２５に示す薄膜トランジスタ表示基板のＸＸＶＩ-ＸＸＶＩ線に沿った断面図である。 図２５に示す薄膜トランジスタ表示基板のＸＸＶＩＩ-ＸＸＶＩＩ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図２８に示す薄膜トランジスタ表示基板のＸＸＩＸ-ＸＸＩＸ線に沿った断面図である。 図２８に示す薄膜トランジスタ表示基板のＸＸＸ-ＸＸＸ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図３１に示す薄膜トランジスタ表示基板のＸＸＸＩＩ-ＸＸＸＩＩ線に沿った断面図である。 図３１に示す薄膜トランジスタ表示基板のＸＸＸＩＩ-ＸＸＸＩＩ線及びに沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の配置図である。 図３４に示す薄膜トランジスタ表示基板のＸＸＸＶ-ＸＸＸＶ線に沿った断面図である。 図３４に示す薄膜トランジスタ表示基板のＸＸＸＶＩ-ＸＸＸＶＩ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の配置図である。 図３７に示す薄膜トランジスタ表示基板のＸＸＸＶＩＩＩ-ＸＸＶＩＩＩ線に沿った断面図である。 図３７に示す薄膜トランジスタ表示基板のＸＸＸＩＸ-ＸＸＸＩＸ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の配置図である。 図４０に示す薄膜トランジスタ表示基板のＸＬＩ-ＸＬＩ線に沿った断面図である。 図４０に示す薄膜トランジスタ表示基板のＸＬＩＩ-ＸＬＩＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図４３に示す薄膜トランジスタ表示基板のＸＬＩＶ-ＸＬＩＶ線に沿った断面図である。 図４３に示す薄膜トランジスタ表示基板のＸＬＶ-ＸＬＶ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図４６に示す薄膜トランジスタ表示基板のＸＬＶＩＩ-ＸＬＶＩＩ線に沿った断面図である。 図４６に示す薄膜トランジスタ表示基板のＸＬＶＩＩＩ-ＸＬＶＩＩＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図４９に示す薄膜トランジスタ表示基板のＬ-Ｌ線に沿った断面図である。 図４９に示す薄膜トランジスタ表示基板のＬＩ-ＬＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図５２に示す薄膜トランジスタ表示基板のＬＩＩＩ-ＬＩＩＩ線に沿った断面図である。 図５２に示す薄膜トランジスタ表示基板のＬＩＶ-ＬＩＶ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の配置図である。 図５５に示す薄膜トランジスタ表示基板のＬＶＩ-ＬＶＩ線に沿った断面図である。 図５５に示す薄膜トランジスタ表示基板のＬＶＩＩ-ＬＶＩＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図５８に示す薄膜トランジスタ表示基板のＬＩＸ-ＬＩＸ線に沿った断面図である。 図５８に示す薄膜トランジスタ表示基板のＬＸ-ＬＸ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図６１に示す薄膜トランジスタ表示基板のＬＸＩＩ-ＬＸＩＩ線に沿った断面図である。 図６１に示す薄膜トランジスタ表示基板のＬＸＩＩＩ-ＬＸＩＩＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図６４に示す薄膜トランジスタ表示基板のＬＸＶ-ＬＸＶ線に沿った断面図である。 図６４に示す薄膜トランジスタ表示基板のＬＸＶＩ-ＬＶＸＩ線に沿った断面図である。 本発明の一実施例による薄膜トランジスタ表示基板の製造方法を順次に示した配置図である。 図６７に示す薄膜トランジスタ表示基板のＬＸＶＩＩＩ-ＬＸＶＩＩＩ線に沿った断面図である。 図６７に示す薄膜トランジスタ表示基板のＬＶＩＸ-ＬＶＩＸ線に沿った断面図である。 本発明の他の一実施例による薄膜トランジスタ表示基板の配置図である。 図７０に示す薄膜トランジスタ表示基板のＬＸＸＩ-ＬＸＸＩ線に沿った断面図である。 図７０に示す薄膜トランジスタ表示基板のＬＸＸＩＩ-ＬＸＸＩＩ線に沿った断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。 図７０〜図７２に示す薄膜トランジスタ表示基板の製造方法の中間工程を順次に示した断面図である。
符号の説明
８１、８２…接触補助部材
７８…接続部材
１１０…基板
１２１、１２９…ゲート線
１２４…ゲート電極
１３１、１３９…維持電極線
１３７…維持電極
１４１、１４２、１４３、１７８、１８１、１８２、１８５…コンタクトホール
１４０…ゲート絶縁膜
１５１、１５４…半導体
１６１、１６３、１６４、１６５…オーミック接触層
１７１、１７９…データ線
１７３…ソース電極
１７５…ドレイン電極
１７７…維持導電体
１７２、１７６…維持電極線
１８０…保護膜
１８７…有機絶縁膜
１９１…画素電極
１９２…透明電極
１９４…反射電極

Claims (37)

  1. 基板と、
    前記基板上に形成され、ゲート電極を有するゲート線及び維持電極を有する維持電極線と、
    前記基板上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線及びドレイン電極と、
    前記ゲート絶縁膜上に配置され、前記データ線と共に形成され、前記データ線とは分離されており、接続部材を利用して前記維持電極と電気的に接続される維持導電体と、
    前記データ線、ドレイン電極及び維持導電体上に形成される保護膜と、
    前記保護膜上に形成され、前記ドレイン電極と接続されている透明電極とを有することを特徴とする薄膜トランジスタ表示基板。
  2. 前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、
    前記透明電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成することを特徴とする請求項１に記載の薄膜トランジスタ表示基板。
  3. 前記維持導電体には、前記維持電極を介して維持電圧が印加されることを特徴とする請求項２に記載の薄膜トランジスタ表示基板。
  4. 前記保護膜には、前記維持導電体の一部を露出させる開口部が形成されることを特徴とする請求項１に記載の薄膜トランジスタ表示基板。
  5. 前記保護膜上に部分的に形成される有機絶縁膜と、
    前記有機絶縁膜上に形成される反射電極とをさらに有することを特徴とする請求項１に記載の薄膜トランジスタ表示基板。
  6. 前記反射電極は、前記有機絶縁膜境界で前記透明電極と物理的、電気的に接続されることを特徴とする請求項５に記載の薄膜トランジスタ表示基板。
  7. 前記維持導電体は、前記反射電極が形成される領域内に設けられることを特徴とする請求項６に記載の薄膜トランジスタ表示基板。
  8. 基板と、
    前記基板上に形成され、ゲート電極を有するゲート線と、
    前記ゲート線上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線、ドレイン電極、及び維持電極を有する維持電極線と、
    前記データ線、ドレイン電極及び維持電極線上に形成される保護膜と、
    前記保護膜上に形成され、前記ドレイン電極と接続される透明電極とを有することを特徴とする薄膜トランジスタ表示基板。
  9. 前記維持電極線は、前記データ線と実質的に平行であることを特徴とする請求項８に記載の薄膜トランジスタ表示基板。
  10. 前記前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、
    前記透明電極と、前記維持電極を有する維持電極線とは、前記保護膜を介在して重畳してストレージキャパシタを構成することを特徴とする請求項８に記載の薄膜トランジスタ表示基板。
  11. 前記維持電極線には、維持電極が印加されることを特徴とする請求項１０に記載の薄膜トランジスタ表示基板。
  12. 前記保護膜の一部の上に形成される有機絶縁膜と、
    前記有機絶縁膜上に形成される反射電極とをさらに有することを特徴とする請求項８に記載の薄膜トランジスタ表示基板。
  13. 前記反射電極は、前記有機絶縁膜境界で前記透明電極と物理的、電気的に接続されることを特徴とする請求項１２に記載の薄膜トランジスタ表示基板。
  14. 前記維持導電体は、前記反射電極が形成される領域内に設けられることを特徴とする請求項１２に記載の薄膜トランジスタ表示基板。
  15. 基板上にゲート電極を有するゲート線及び維持電極を有する維持電極線を形成し、
    前記基板、前記ゲート線及び前記維持電極線上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体層を形成し、
    前記ゲート絶縁膜及び前記半導体層上にデータ線、ドレイン電極及び維持導電体を形成し、
    前記データ線、ドレイン電極及び維持導電体上に保護膜を形成し、
    前記保護膜上に前記ドレイン電極と接続される画素電極を形成することを含むことを特徴とする薄膜トランジスタ表示基板の製造方法。
  16. 前記保護膜に前記維持導電体を露出させる開口部を形成し、
    前記ゲート絶縁膜に前記維持電極を露出させるコンタクトホールを形成し、
    前記コンタクトホールを介して前記維持電極と前記維持導電体を電気的に接続する接続部材を形成することを特徴とする請求項１５に記載の薄膜トランジスタ表示基板の製造方法。
  17. 前記画素電極を形成する工程と、前記接続部材を形成する工程は、同時に行われることを特徴とする請求項１６に記載の薄膜トランジスタ表示基板の製造方法。
  18. 基板上にゲート電極を有するゲート線を形成し、
    前記ゲート線上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体層を形成し、
    前記ゲート絶縁膜及び前記半導体層上にデータ線、ドレイン電極及び維持電極線を形成し、
    前記データ線、ドレイン電極及び維持電極線上に保護膜を形成し、
    前記保護膜上に前記ドレイン電極と接続される画素電極を形成することを含むことを特徴とする薄膜トランジスタ表示基板の製造方法。
  19. 前記画素電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成することを特徴とする請求項１５または請求項１８に記載の薄膜トランジスタ表示基板製造方法。
  20. 前記画素電極の一部の上に有機絶縁膜を形成し、
    前記有機絶縁膜上に反射電極を形成することを含むことを特徴とする請求項１５または請求項１８に記載の薄膜トランジスタ表示基板製造方法。
  21. 基板と、
    前記基板上に形成され、ゲート電極を有するゲート線及び維持電極を有する維持電極線と、
    前記基板上に形成され、前記維持電極の一部を露出させるコンタクトホールを有するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線及びドレイン電極と、
    前記ゲート絶縁膜上に前記データ線と共に形成され、前記ゲート絶縁膜のコンタクトホールを介して前記維持電極と電気的に接続される維持導電体と、
    前記データ線、ドレイン電極及び維持導電体上に形成される保護膜と、
    前記保護膜上に形成され、前記ドレイン電極と接続される画素電極とを有することを特徴とする薄膜トランジスタ表示基板。
  22. 前記維持電極線には、維持電圧が印加されることを特徴とする請求項２１に記載の薄膜トランジスタ表示基板。
  23. 前記維持導電体には、前記維持電極を介して維持電圧が印加されることを特徴とする請求項２２に記載の薄膜トランジスタ表示基板。
  24. 前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、
    前記画素電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成することを特徴とする請求項２３に記載の薄膜トランジスタ表示基板。
  25. 前記保護膜には、前記ドレイン電極の一部を露出させるコンタクトホールが形成されており、前記画素電極を前記保護膜のコンタクトホールを介して前記ドレイン電極と電気的に接続することを特徴とする請求項２１に記載の薄膜トランジスタ表示基板。
  26. 基板上にゲート電極を有するゲート線及び維持電極を有する維持電極線を形成し、
    前記基板、前記ゲート線及び前記維持電極線上にゲート絶縁膜を積層し、
    前記ゲート絶縁膜上に真性非晶質シリコン層を積層し、
    前記非晶質シリコン層上に不純物非晶質シリコン層を積層し、
    前記不純物非晶質シリコン層、前記真性非晶質シリコン層及び前記ゲート絶縁膜をパターニングして不純物半導体及び真性半導体を形成すると同時に、前記ゲート絶縁膜に前記維持電極の一部を露出させる第１コンタクトホールを形成し、
    前記ゲート絶縁膜及び前記不純物半導体上に、データ線及びドレイン電極を形成すると同時に、前記第１コンタクトホールを介して前記維持電極と接続される維持導電体を形成し、
    前記データ線、ドレイン電極及び維持導電体上に、前記ドレイン電極の一部を露出させる第２コンタクトホールを有する保護膜を形成し、
    前記保護膜上に前記第２コンタクトホールを介して前記ドレイン電極と接続される画素電極を形成することを含むことを特徴とする薄膜トランジスタ表示基板の製造方法。
  27. 前記ゲート絶縁膜の厚さは前記保護膜の厚さより厚く、前記画素電極と前記維持導電体は、前記保護膜を介在して重畳してストレージキャパシタを構成することを特徴とする請求項２６に記載の薄膜トランジスタ表示基板の製造方法。
  28. 基板と、
    前記基板上に形成され、ゲート電極を有するゲート線及び維持電極を有する維持電極線と、
    前記基板上に形成され、前記維持電極を露出させるコンタクトホールを有するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されるデータ線及びドレイン電極と、
    前記データ線、ドレイン電極上に形成される保護膜と、
    前記保護膜上に形成され、前記ドレイン電極と接続される画素電極とを有し、
    前記維持電極は、前記保護膜を介在して前記画素電極と重畳してストレージキャパシタを構成することを特徴とする薄膜トランジスタ表示基板。
  29. 前記維持電極線には、維持電圧が印加されることを特徴とする請求項２８に記載の薄膜トランジスタ表示基板。
  30. 前記ゲート絶縁膜の厚さは、前記保護膜の厚さより厚いことを特徴とする請求項２９に記載の薄膜トランジスタ表示基板。
  31. 前記保護膜は下部膜及び上部膜を有する二重膜構造であり、前記下部膜の厚さは、前記ゲート絶縁膜の厚さより薄いことを特徴とする請求項２８に記載の薄膜トランジスタ表示基板。
  32. 前記保護膜の上部膜は、前記維持電極上から除去されることを特徴とする請求項３１に記載の薄膜トランジスタ表示基板。
  33. 前記保護膜の下部膜は無機絶縁物を含み、前記保護膜の上部膜は有機絶縁物を含むことを特徴とする請求項３１に記載の薄膜トランジスタ表示基板。
  34. 基板上にゲート電極を有するゲート線及び維持電極を有する維持電極線を形成し、
    前記基板、前記ゲート線及び前記維持電極線上にゲート絶縁膜を積層し、
    前記ゲート絶縁膜上に真性非晶質シリコン層を積層し、
    前記非晶質シリコン層上に不純物非晶質シリコン層を積層し、
    前記不純物非晶質シリコン層、前記真性非晶質シリコン層及び前記ゲート絶縁膜をパターニングして不純物半導体及び真性半導体を形成すると同時に、前記ゲート絶縁膜に前記維持電極を露出させる第１コンタクトホールを形成し、
    前記ゲート絶縁膜及び前記不純物半導体上にデータ線及びドレイン電極を形成し、
    前記データ線及び前記ドレイン電極上に前記ドレイン電極の一部を露出させる第２コンタクトホールを有する保護膜を形成し、
    前記保護膜上に前記第２コンタクトホールを介して前記ドレイン電極と接続される画素電極を形成することを含むことを特徴とする薄膜トランジスタ表示基板の製造方法。
  35. 前記ゲート絶縁膜の厚さは、前記保護膜の厚さより厚いことを特徴とする請求項３４に記載の薄膜トランジスタ表示基板。
  36. 前記保護膜は下部膜及び上部膜を有する二重膜構造であり、前記保護膜の上部膜は前記維持電極上から除去されており、前記保護膜の下部膜の厚さは前記ゲート絶縁膜の厚さより薄いことを特徴とする請求項３４に記載の薄膜トランジスタ表示基板。
  37. 前記保護膜を形成する方法においては、
    前記基板上に下部保護膜を積層し、
    前記下部保護膜上に上部保護膜を積層し、
    前記上部保護膜上に位置によって厚さが異なり、前記上部保護膜の一部を露出させる感光膜を形成し、
    前記感光膜をマスクとして前記上部保護膜、前記下部保護膜及び前記ゲート絶縁膜をパターニングし、前記ゲート線の端部、前記データ線の端部及び前記ドレイン電極の一部を各々露出させる第２、第３及び第４コンタクトホールを形成し、
    前記感光膜を厚さを減らして前記維持電極上の上部保護膜を露出させ、
    前記感光膜をエッチングマスクとして、上部保護膜をエッチングして除去し、
    前記感光膜を除去することを含み、
    前記ゲート絶縁膜の厚さは、前記下部保護膜の厚さより厚いことを特徴とする、請求項３４に記載の薄膜トランジスタ表示基板の製造方法。
JP2006347060A 2005-12-29 2006-12-25 薄膜トランジスタ表示基板及びその製造方法 Withdrawn JP2007183629A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050133513A KR20070070694A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시 기판 및 그 제조 방법
KR1020060100745A KR20080034595A (ko) 2006-10-17 2006-10-17 박막 트랜지스터 표시 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2007183629A true JP2007183629A (ja) 2007-07-19
JP2007183629A5 JP2007183629A5 (ja) 2010-01-21

Family

ID=38231984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347060A Withdrawn JP2007183629A (ja) 2005-12-29 2006-12-25 薄膜トランジスタ表示基板及びその製造方法

Country Status (2)

Country Link
US (1) US20070158729A1 (ja)
JP (1) JP2007183629A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152830A1 (ja) * 2007-06-14 2008-12-18 Sharp Kabushiki Kaisha 表示パネルおよび表示装置ならびに表示パネルの製造方法
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
JP2014089407A (ja) * 2012-10-31 2014-05-15 Toppan Printing Co Ltd 薄膜トランジスタアレイ
JP2018046296A (ja) * 2009-07-10 2018-03-22 株式会社半導体エネルギー研究所 液晶表示パネル

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080110347A (ko) * 2007-06-15 2008-12-18 삼성전자주식회사 전기 영동 표시 장치 및 그 제조 방법
KR101363022B1 (ko) * 2008-12-23 2014-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101972463B1 (ko) * 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN103676382B (zh) * 2013-12-26 2017-03-08 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997000463A1 (fr) * 1995-06-16 1997-01-03 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
KR100936954B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101052960B1 (ko) * 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152830A1 (ja) * 2007-06-14 2008-12-18 Sharp Kabushiki Kaisha 表示パネルおよび表示装置ならびに表示パネルの製造方法
US8300167B2 (en) 2007-06-14 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing display panel
JP2018046296A (ja) * 2009-07-10 2018-03-22 株式会社半導体エネルギー研究所 液晶表示パネル
US10157936B2 (en) 2009-07-10 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10522568B2 (en) 2009-07-10 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10916566B2 (en) 2009-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11374029B2 (en) 2009-07-10 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
US9177974B2 (en) 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
JP2014089407A (ja) * 2012-10-31 2014-05-15 Toppan Printing Co Ltd 薄膜トランジスタアレイ
CN104718567A (zh) * 2012-10-31 2015-06-17 凸版印刷株式会社 薄膜晶体管阵列
US10374025B2 (en) 2012-10-31 2019-08-06 Toppan Printing Co., Ltd. Thin film transistor array

Also Published As

Publication number Publication date
US20070158729A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
JP5403889B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7646445B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7675065B2 (en) Thin film transistor panel and manufacturing method thereof
KR101163622B1 (ko) 박막 트랜지스터 표시판
KR100741537B1 (ko) 반투과형 액정표시장치 및 그 제조방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007183629A (ja) 薄膜トランジスタ表示基板及びその製造方法
JP2007183629A5 (ja)
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US20070126958A1 (en) Liquid crystal display and panel therefor
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
US20070040951A1 (en) Thin film tansistor display plate and liquid crystal display having the same
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
US7486359B2 (en) Color filter panel having microlenses in transmission areas and method of manufacturing the same, and transflective liquid crystal display using such a color filter panel
JP2007011355A (ja) 偏光フィルム及びそれを備えた液晶表示装置並びにその製造方法
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
KR100684577B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
US20070211194A1 (en) Method of manufacturing color filter array panel and liquid crystal display
JP2007004182A (ja) 液晶表示装置
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7838879B2 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110620