CN101136413B - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN101136413B
CN101136413B CN2007101371916A CN200710137191A CN101136413B CN 101136413 B CN101136413 B CN 101136413B CN 2007101371916 A CN2007101371916 A CN 2007101371916A CN 200710137191 A CN200710137191 A CN 200710137191A CN 101136413 B CN101136413 B CN 101136413B
Authority
CN
China
Prior art keywords
grid line
contact holes
layer
film transistor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101371916A
Other languages
English (en)
Other versions
CN101136413A (zh
Inventor
朴鲜
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101136413A publication Critical patent/CN101136413A/zh
Application granted granted Critical
Publication of CN101136413B publication Critical patent/CN101136413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

本发明公开了一种薄膜晶体管阵列面板和制造该薄膜晶体管阵列面板的方法。该薄膜晶体管阵列面板包括形成于多条栅线的多个端部上的钝化层。钝化层的一部分具有形成于柔性印刷电路基板和薄膜晶体管基板的连接部分之间的多孔结构，使得当柔性印刷电路基板和薄膜晶体管阵列面板相互连接时，具有多孔结构并形成于其间连接部分的钝化层将柔性印刷电路基板与薄膜晶体管阵列面板连接，从而最小化了连接部分的金属的暴露面积以改善其抗腐蚀性能。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板和制造该薄膜晶体管阵列面板的方法，且具体涉及一种具有改善的抗腐蚀性能的薄膜晶体管阵列面板及其制造方法，该改善的抗腐蚀性能提供了薄膜晶体管阵列面板增强的可靠性的益处。
背景技术
液晶显示器(LCD)是一种广泛使用的平板显示器。液晶显示器包括产生电场的场发生电极，和夹置于电极之间的液晶层。在液晶显示器中，电压施加到场发生电极上以在液晶层内产生电场。该电场决定了液晶层中液晶分子的取向，且入射光的偏振因此被控制以显示图像。典型地，薄膜晶体管(TFT)控制传输到该场发生电极的信号。
薄膜晶体管被用作开关元件，其按照通过栅线传输的扫描信号，传输或不传输通过数据线的图像信号到像素电极。
期望柔性印刷电路基板和集成电路(IC)与薄膜晶体管基板电路部分的衬垫之间的无腐蚀连接，以施加合适的电压到薄膜晶体管并保证薄膜晶体管与IC之间可靠的通讯。然而，当前在柔性印刷电路基板和IC连接到薄膜晶体管基板的电路部分的衬垫时，存在薄膜晶体管基板的电路部分的衬垫连接部分的金属腐蚀的问题。
发明内容
本发明致力于提供一种薄膜晶体管阵列面板及其制造方法，其具有最小化柔性印刷电路基板和薄膜晶体管基板之间的连接部分金属的暴露面积的优点，并因此改善抗腐蚀性能以提高薄膜晶体管阵列面板的可靠性。本发明的示范实施例提供了一种薄膜晶体管阵列面板，其中在柔性印刷电路基板和薄膜晶体管基板之间的连接部分的钝化层形成为具有多孔结构。
更具体地，按照本发明示范实施例的一种薄膜晶体管阵列面板包含基板；栅线，形成于基板上并具有端部；栅极绝缘层，形成于栅线上；钝化层，形成于栅线上，并具有暴露栅线的端部的多个第一接触孔和通过第一接触孔连接于栅线的端部的接触辅助，其中每个栅线的端部通过至少两个第一接触孔与接触辅助之一相连。
钝化层可以包括无机层和有机层以成多层。
钝化层可以包括单个无机层。
第一接触孔的直径可以在3～6μm的范围，两个相邻第一接触孔之间的距离可以在6～8μm的范围。
栅极绝缘层可具有多个第二接触孔，且暴露单个栅线端部的至少两个第一接触孔可位于单个第二接触孔之内。
按照本发明的另一个示范实施例，一种薄膜晶体管阵列面板的制造方法包括：在基板上形成具有端部的栅线，在栅线上形成栅极绝缘层，通过蚀刻栅线端部上的栅极绝缘层的部分来形成暴露栅线端部的多个第一接触孔，在栅极绝缘层上形成半导体层，在半导体层上形成数据线和漏电极，在数据线和漏电极上形成钝化层，通过蚀刻在栅线的端部上的钝化层的部分来形成暴露栅线的端部的多个第二接触孔，形成连接于漏电极的像素电极，以及形成通过多个第二接触孔连接于栅线的端部的接触辅助。
每个栅线的端部可以通过至少两个第二接触孔连接到接触辅助之一。
钝化层可以包括无机层和有机层以成多层。
钝化层可以包括单个无机层。
第一接触孔的直径可以在3～6μm的范围，两个相邻第一接触孔之间的距离可以在6～8μm的范围。
暴露单个栅线的端部的至少两个第二接触孔可以形成于单个第一接触孔内。
本发明的另一个示范实施例提供了一种薄膜晶体管阵列面板，其中在柔性印刷电路和薄膜晶体管基板之间的连接部分形成腐蚀保护层，并具有多孔结构的钝化层。
更具体地，按照本发明的另一个示范实施例，一种薄膜晶体管阵列面板包括：基板；栅线，其形成于基板上并具有端部；栅极绝缘层，其形成于栅线上并具有暴露栅线的端部的多个第一接触孔；腐蚀保护层，其形成于栅极绝缘层上并通过多个第一接触孔连接至栅线的端部；钝化层，其形成于腐蚀保护层上，并具有暴露腐蚀保护层的多个第二接触孔；以及通过多个第二接触孔连接至腐蚀保护层的接触辅助。
每个腐蚀保护层可通过至少两个第二接触孔被连接至该接触辅助之一。
钝化层可以包括无机层和有机层以成多层。
钝化层可以包括单个无机层。
第一接触孔的直径可以在3～6μm的范围，两个相邻第一接触孔之间的距离可以在6～8μm的范围。
腐蚀保护层可以由钼基金属、铜基金属、钛基金属和铬基金属中的至少一种制成。
按照本发明的另一个示范实施例，一种薄膜晶体管阵列面板的制造方法包括：在基板上形成具有端部的栅线，在栅线上形成栅极绝缘层，通过蚀刻栅线端部上栅极绝缘层的一部分来形成暴露栅线的端部的多个第一接触孔，在栅极绝缘层上形成半导体层，在半导体层上形成通过多个第一接触孔连接至栅线的端部的数据线、漏电极和腐蚀保护层，在数据线和漏电极上形成钝化层，通过蚀刻腐蚀保护层上钝化层的一部分形成暴露腐蚀保护层的多个第二接触孔，形成连接于漏电极的像素电极，以及形成通过多个第二接触孔连接至腐蚀保护层的接触辅助。
每个腐蚀保护层可以通过至少两个第二接触孔连接至接触辅助之一。
钝化层可以包括无机层和有机层以成多层。
第一接触孔的直径可以在3～6μm的范围，两个相邻第一接触孔之间的距离可以在6～8μm的范围。
腐蚀保护层可以由钼基金属、铜基金属、钛基金属和铬基金属中的至少一种制成。
附图说明
本发明的上述和其它方面、特征和优点将通过结合附图进一步详细描述示范实施例而变得更加清晰，其中：
图1是按照本发明的一个示范实施例的薄膜晶体管阵列面板的平面图；
图2和图3是分别是沿线II-II’和线III-III’的部分截面图，说明了图1中薄膜晶体管阵列面板的制造工艺的示范实施例；
图4、图7、图10和图13是说明按照本发明另一个示范实施例的薄膜晶体管阵列面板的制造方法的顺序步骤的平面图；
图5和图6分别是沿线V-V’和线VI-VI’的部分截面图，说明了图4中薄膜晶体管阵列面板的制造工艺的示范实施例；
图8和图9分别是沿线VII-VII’和线IX-IX’的部分截面图，说明了图7中薄膜晶体管阵列面板的制造工艺的示范实施例；
图11和图12分别是沿线XI-XI’和线XII-XII’的部分截面图，说明了图10中薄膜晶体管阵列面板的制造工艺的示范实施例；
图14和图15分别是沿线XIV-XIV’和线XV-XV’的部分截面图，说明了图13中薄膜晶体管阵列面板的制造工艺的示范实施例；
图16是按照本发明另一个示范实施例的薄膜晶体管阵列面板的平面图；
图17和图18分别是沿线XVII-XVII’和线XVIII-XVIII’的部分截面图，说明了图16中薄膜晶体管阵列面板的制造工艺的示范实施例；
图19、图22、图25和图28是说明按照本发明另一个示范实施例的薄膜晶体管阵列面板的制造方法的顺序步骤的平面图；
图20和图21分别是沿线XX-XX’和线XXI-XXI’的部分截面图，说明了图19中薄膜晶体管阵列面板的制造工艺的示范实施例；
图23和图24分别是沿线XXIII-XXIII’和线XXIV-XXIV’的部分截面图，说明了图22中薄膜晶体管阵列面板的制造工艺的示范实施例；
图26和图27分别是沿线XXVI-XXVI’和线XXVII-XXVII’的部分截面图，说明了图25中薄膜晶体管阵列面板的制造工艺的示范实施例；
图29和图30分别是沿线XXIX-XXIX’和线XXX-XXX’的部分截面图，说明了图28中薄膜晶体管阵列面板的制造工艺的示范实施例；以及
图31是按照本发明的一个示范实施例的薄膜晶体管阵列面板和按照本发明另一个示范实施例的薄膜晶体管阵列面板的多孔连接部分的放大图。
具体实施方式
此后将结合附图更加全面地描述本发明，附图中示出了本发明的示范实施例。然而，本发明可以以多种形式实施并不应解释成仅限于本公开阐述的实施例。更确切些，提供这些实施例以使得本公开更加彻底和完全，并充分地将本发明的范围传达给本领域的技术人员。所有附图中同样的参考标记代表同样的元件。
应了解的是，当一个元件被提到在另一个元件“上”时，它可以直接位于该另一个元件上，或者在二者之间存在中间元件。相反地，当一个元件被提到“直接”在另一个元件“上”时，二者之间就不存在中间元件。如这里所使用的，术语“和/或”包括列出的相关项目中一个或多个的任何及所有组合。
应了解的是，尽管术语“第一”、“第二”、“第三”等可以在这里用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分应该不受这些术语限制。这些术语仅仅用来将一个元件、部件、区域、层或者部分与另一个元件、部件、区域、层或者部分区分开。因此，下面讨论的第一元件、部件、区域、层或者部分可以被称为第二元件、部件、区域、层或者部分，而不脱离本发明的教导。
这里所用的术语仅出于描述特定实施例为目的，并不是意欲限定发明。如这里所使用的，单数形式“一”、“一个”和“该”也意欲包括复数形式，除非在上下文中明确指出另外的情形。应进一步了解的是，当本说明书用到术语“包含”和/或“包含有”，或“包括”和/或“包括有”时，指定存在所述特征、区域、整体、步骤、操作、元件和/或部件，但不排除存在或增加一个或多个其它特征、区域、整体、步骤、操作、元件、部件和/或其组合。
进一步地，相对术语，比如“下”或者“底”和“上”或者“顶”可以在这里被用来描述如图中所述的一个元件相对于其它元件的相对关系。应了解的是，相对术语意欲涵盖装置除了图中描绘的方向外的不同朝向。例如，如果在一幅图中的装置被反转，被描述为在其它元件“下”面的元件将朝向其它元件的“上”面。因此，示范术语“下”包含“下”和“上”两个方向，这决定于图中的具体朝向。类似地，如果一个图中的器件被反转，被描述成其它元件“下面”或“之下”的元件就朝向其它元件的“上面”。因此，示范术语“下面”或“之下”能包括上和下两个方向。
除非另作定义，这里所用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的相同的意思。应进一步了解，术语，比如那些常用的词典中所定义的那些，应该被解释成具有与相关技术和本公开的上下文的意思相一致的意思，而不能以理想化的或过于正式的意思去解释，除非这里明确地定义。
本发明的示范实施例在这里结合截面图解来描述，这些截面图解是本发明理想化的实施例的示意性图解。这样，从图解中的形状的变动，例如，由于制备技术和/或公差的变动，是被预期的。这样，本发明的实施例不应该被解释成限定于这里图示的区域的特定形状，而应包括，例如，制造导致的形状上的偏离。例如，被图示或描述为平的区域通常可以具有粗糙和/或非线性特征。而且，图示的锐角可以是被倒圆的。因此，图中所示的区域本质上是示意性的，它们的形状不是意欲图示某个区域的精确形状，且不是意欲限定本发明的范围。
此后，将要参考图1至图3对按照本发明示范实施例的薄膜晶体管阵列面板进一步详细地描述。
图1是按照本发明的示范实施例的薄膜晶体管(TFT)阵列面板的布局图，图2和图3分别是沿线II-II’和III-III’的部分截面图，图示了图1中薄膜晶体管阵列面板的制造工艺的示范实施例。
TFT阵列面板100包括形成于绝缘基板110上的多条栅线121和多条存储电极线131，该绝缘基板110例如由透明玻璃或者塑料制成，但不限于此。
栅线121传输栅极信号，并大体上沿基本水平的方向延伸，如图1所示。每条栅线121包括栅线端部129和多个向下突出的栅电极124栅线，该栅线端部129比栅线121的其它部分大以方便连接至其它层或外部驱动电路。用于产生栅极信号的栅极驱动电路(没有示出)例如可以安装在粘附到基板110上的柔性印刷电路膜(没有示出)，可以直接安装在基板110上，或者可以整合到基板110中，但不限于这些。当栅极驱动电路整合到基板110中时，栅线121可以延伸以直接连接到栅极驱动电路。
预定电压施加到每条存储电极线131。每条存储电极线131包括基本上平行于栅线121延伸的主要存储电极线(在图1中没有具体标出)和从存储电极线131分支的多对存储电极133a和133b，如图1所示。每条存储电极线131设于两条彼此相邻的栅线121之间，并且主要存储电极线更接近两条相邻的栅线121中下面的一条，如图1所示。每个存储电极133a和133b包括连接于主要存储电极线的固定端和与固定端相对的自由端。相对于存储电极133b的其它部分，存储电极133b的固定端有较大的面积，并且自由端分支成两个部分。更具体地，存储电极133b的自由端分支成线性部分和非线性部分，例如围绕像素电极191弯曲的弯曲部分，如图1所示。在本发明备选示范实施例中，存储电极线131和存储电极133a及133b的形状和位置可以以多种方式变动。
在图2中，栅电极124、存储电极线131和存储电极133a及133b的下层用字母“p”来标示，其上层用字母“q”标示。参照图2，栅电极124包括下层124p和上层124q。存储电极线131和存储电极133a及133b分别包括下层131p、133ap和133bp，和上层131q、133aq和133bq。下层124p、131p、133ap和133bp由铝基金属制成，比如铝(Al)或者铝合金，但不限于这些。上层124q、131q、133aq和133bq由钼基金属制成，比如钼(Mo)或钼合金，或由铜基金属制成，比如铜(Cu)或者铜合金，或由钛基金属制成，比如钛(Ti)或者氮化钛(TiN)，或由其它合适的金属和/或合金制成。备选示范实施例可以使用不同金属和/或金属合金。例如，但不限于此，包含铝(Al)和预定数量的钕(Nd)的铝-钕(“Al-Nd”)可以被当作铝基金属使用。按照一个示范实施例，下层124p、131p、133ap和133bp的厚度在约1000埃到约5000埃之间，上层124q、131q、133aq和133bq可以在约50埃到约2000埃之间。
在本发明的一个示范实施例中，栅线121和存储电极131a和131b的侧表面以一个倾角相对于基板110倾斜，该倾角在约30°到约80°的范围。
由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层140形成于栅线121和存储电极线131上。
由非晶硅(a-Si)制成的多个半导体带151形成于栅极绝缘层140上。
半导体带151一般大体上沿基本垂直的方向延伸，并包括朝栅电极124突出的多个突出154，如图1所示。每个半导体带151在栅线121和存储电极线131附近有一个部分，该部分的宽度大于半导体带151的其它部分以覆盖栅线121和存储电极线131。
多个源极欧姆接触163和漏极欧姆接触165形成于半导体带151上。源极欧姆接触163和漏极欧姆接触165可以由n+氢化非晶硅制成，其中高浓度掺杂了例如磷的n型杂质。在备选示范实施例中，源极欧姆接触163和漏极欧姆接触165可以由硅化物制成，但不限于此。
在一个示范实施例中，半导体带151、源极欧姆接触163和漏极欧姆接触165以一个倾角相对于基板110倾斜，该倾角在约30°到约80°的范围。
多条数据线171和多个漏电极175形成于源极欧姆接触163、漏极欧姆接触165和栅极绝缘层140上。
数据线171传输数据信号，并大体上沿基本垂直的方向延伸以横跨栅线121，如图1所示。每条数据线171也横跨存储电极线131，并设于存储电极133a和133b之间。每条数据线171包括数据线端部179和多个朝栅电极124延伸的源电极173，该数据线端部179比数据线171大以方便与其它层或外部驱动电路连接。用于产生数据信号的数据驱动电路(没有示出)例如可以被安装在粘附到基板110的柔性印刷电路薄膜(没有示出)上，可以直接安装在基板110上，或者可以整合到基板110内，但不限于这些。当数据驱动电路整合到基板110内时，数据线171可以延伸以直接连接到数据驱动电路。
如图2所示，漏电极175没有连接到数据线171。此外，漏电极175由栅电极124与源电极173隔离。
参照图1，漏电极175包括位于存储电极线131附近具有相对于漏电极175其它部分的大面积的端部，和靠近栅电极124的相对较小的另一个端部。具有大面积的端部与存储电极线131交迭，具有相对较小面积的另一个端部被源电极173部分包围，该源电极173绕漏电极175相对较小的端部弯曲成“U”形，如图1所示。
栅电极124、源电极173、漏电极175和半导体带151的突出154形成薄膜晶体管，该薄膜晶体管具有于源电极173和漏电极175之间提供到突出154的沟道，如图2所示。
每条数据线171具有包括下层171p、中间层171q和上层171r的三层结构。每个源电极173具有包括下层173p、中间层173q和上层173r的三层结构。每个漏电极175具有包括下层175p、中间层175q和上层175r的三层结构。每个数据线端部179具有包括下层179p、中间层179q和上层179r的三层结构。下层171p、173p、175p和179p例如由这些材料制成但不限于：纯钼(Mo)或者钼基金属，比如包括氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)、钼-钨(MoW)的钼合金，或纯钛或氮化钛(TiN)。中间层171q、173q、175q和179q例如由这些材料制成但不限于：具有低电阻率的铝合金，比如铝(Al)或者铝-钕(AlNd)。上层171r、173r、175r和179r例如由这些材料制成但不限于：纯钼(Mo)或者钼基金属，比如包括氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)、钼-钨(MoW)的钼合金，或纯钛或氮化钛(TiN)，其与铟锡氧化物(“ITO”)或铟锌氧化物(“IZO”)具有优秀的接触特性。
参照图2和图3，数据线171、源电极173、漏电极175和数据线端部179的下层用字母“p”标示，其中间层用字母“q”标示，且其上层用字母“r”标示。
在示范实施例中，数据线171和漏电极175的侧表面以一个倾角相对于基板110倾斜，该倾角在约30°到约80°的范围。
再次参照图2，源极欧姆接触163设于半导体带151和源电极173之间以降低它们之间的接触电阻，漏极欧姆接触165设于半导体带151和漏电极175以及存储电极线131之间以降低它们之间的接触电阻。
如图1所示，半导体带151大体上比数据线171窄。然而，如上所述，半导体带151在薄膜晶体管附近具有相对大的宽度以防止数据线171从薄膜晶体管断开。因此，半导体带151具有例如没有被数据线171和漏电极175覆盖的部分的暴露部分，还具有在源电极173和漏电极175之间的暴露的部分。
如图2和图3所示，钝化层180形成于数据线171、源电极173、漏电极175、栅线端部129、数据线端部179、和半导体带151暴露的部分上。钝化层180具有包括下无机层180p和上有机层180q的双层结构，其具有优秀的绝缘特性以保护半导体带151暴露的部分。然而，钝化层180可以是单个无机层。
在本发明的一个示范实施例中，在栅线121的栅线端部129的暴露区域上的钝化层180的部分形成为多孔结构180r(只在图3中)，以最小化栅线接触辅助81和栅线121的栅线端部129之间的连接部分的暴露面积，因此有效减少或消除了暴露部分的腐蚀。
钝化层180包括多个数据线端部接触孔182和多个漏电极接触孔185，数据线171的数据线端部179和漏电极175通过它们被分别暴露。进一步地，钝化层180和栅极绝缘层140包括：多个栅线端部接触孔181，栅线121的栅线端部129通过这些接触孔181被暴露；以及多个存储电极接触孔184，存储电极133b固定端附近的存储电极线131通过这些接触孔184被暴露。
多个像素电极191、多个上跨桥(overpass)84、多个栅线接触辅助81和多个数据线接触辅助82形成于钝化层180上。像素电极191、上跨桥84和接触辅助82每个可以由比如ITO或IZO的透明导电材料制成，或者由比如铝、银或其合金的反射金属制成，但不限于此。
再次参照图1，上跨桥84横跨栅线121并通过位于栅线121两侧的存储电极接触孔184连接至存储电极线131的暴露部分和存储电极133b的自由端的端部。这样，上跨桥84、存储电极133a和133b、以及存储电极线131的布置补偿了在栅线121、数据线171或薄膜晶体管中的缺陷连接。像素电极191通过漏电极接触孔185被物理和电学地连接至漏电极175，且数据电压从漏电极175施加到像素电极191。当数据电压施加到像素电极191时，在像素电极191和另一个滤色片显示面板(没有示出)的施加了公共电压的公共电极(没有示出)之间产生电场，以决定夹置于像素电极191和公共电极之间的液晶层(未示出)中液晶分子的取向。进一步地，像素电极191和公共电极形成电容器(此后，称为“液晶电容器”)，该电容器会保持所施加的数据电压，甚至在薄膜晶体管关闭之后。
像素电极191交迭存储电极133a和133b以及存储电极线131，如图1所示。更具体地，像素电极191和电连接至像素电极191的漏电极175交迭存储电极线131以形成称为存储电容器的电容器。该存储电容器改善了液晶电容器的电压保持特性。
栅线接触辅助81和数据线接触辅助82分别通过栅线端部接触孔181和数据线端部接触孔182而连接至栅线121的栅线端部129和数据线171的数据线端部179。如上所述，与栅线121的栅线端部129对应的钝化层180的部分形成为多孔结构180r(图3)。因此，栅线接触辅助81和栅线121的栅线端部129相互连接，使得栅线121的栅线端部129的暴露面积最小化，由此导致改善的抗腐蚀性，例如，栅线121的栅线端部129暴露部分的腐蚀被有效地减少或消除，并且薄膜晶体管阵列面板的可靠性因此得到改善。
栅线接触辅助81和数据线接触辅助82也改善了栅线121的栅线端部129与外部装置之间，以及数据线171的数据线端部179与外部装置之间的粘结性能。进一步地，栅线接触辅助81和数据线接触辅助82保护栅线121的栅线端部129和数据线171的数据线端部179。
此后，将参照图4至图15更详细地描述图1至3中的本发明示范实施例的薄膜晶体管阵列面板的制造方法。
图4、7、10和13是说明按照本发明另一个示范实施例的薄膜晶体管阵列面板的制造方法的顺序步骤的平面图。图5和图6分别是沿线V-V’和线VI-VI’的部分截面图，图示了图4中薄膜晶体管阵列面板的制造工艺的示范实施例。图8和图9分别是沿线VII-VII’和线IX-IX’的部分截面图，图示了图7中薄膜晶体管阵列面板的制造工艺的示范实施例。
图11和图12分别是沿线XI-XI’和线XII-XII’的部分截面图，图示了图10中薄膜晶体管阵列面板的制造工艺的示范实施例。图14和图15分别是沿线XIV-XIV’和线XV-XV’的部分截面图，图示了图13中薄膜晶体管阵列面板的制造工艺的示范实施例。
参照图4至图6，由铝-钕(AlNd)制成的下层和由钼基材料或铜基金属制成的上层依次层叠在由透明玻璃、塑料或其他合适的材料制成的绝缘基板110上。
对下层和上层进行湿法蚀刻以形成多条栅线121和多条存储电极线131，该多条栅线121包括分别具有下部124p和上部124q的栅电极124以及分别具有下部129p和上部129q的多个栅线端部129(图3)，该多条存储电极线131具有下部131p和上部131q(图2)，并且包括分别具有下部133ap和上部133aq的存储电极133a以及分别具有下部133bp和上部133bq的存储电极133b(图2)。
参照图7至图9，在栅线121和存储电极线131上，使用等离子体增强化学气相沉积(PECVD)工艺形成由SiNx制成的栅极绝缘层140、未掺杂的本征a-Si层和掺杂的非晶硅(n+a-Si)层。
如图7至9所示，本征a-Si层和n+a-Si层用光刻蚀刻形成半导体带151、栅极绝缘层140、多个突出154、和掺杂a-Si层160。
如图10至12所示，包括由钼基金属制成的下钼层、由铝基金属制成的中间铝层和由钼基金属制备的上钼层的数据金属层(没有示出)，利用溅射方法顺序层叠在掺杂a-Si层160上。然后，对该下钼层、中间铝层和上钼层进行湿法蚀刻以形成数据线171、漏电极175、源电极173和数据线端部179。注意，数据线171、漏电极175、源电极173和数据线端部179分别包括分别用字母“p”、“q”和“r”标示的各下层、中间层和上层，如上面更详细的描述。
例如未覆盖有源电极173和漏电极175的被暴露的掺杂a-Si层160被去除，且多个源极欧姆接触163和多个漏极欧姆接触165形成。进一步地，半导体带151的突出154被暴露。在本发明的一个示范实施例，进行氧气(O2)等离子工艺以稳定半导体带151的突出154的暴露表面。
钝化层180随后形成于数据线171、源电极173、漏电极175、栅线端部129、数据线端部179、以及半导体带151的暴露部分上，如图13至15所示。钝化层180具有包括下无机层180p和上有机层180q的双层结构，其具有优秀的绝缘特性以保护半导体带151的暴露部分。然而，钝化层180可以是单个无机层。
接下来，光敏膜(没有示出)涂布在钝化层180上，且光通过光学掩模(没有示出)照射到光敏膜上。因此，光敏膜被显影以形成多个栅线端部接触孔181、多个数据线端部接触孔182、多个存储电极接触孔184和多个漏电极接触孔185。进一步地，位于栅线121的栅线端部129的栅线端部接触孔181的部分钝化层180形成为多孔结构180r(图15)，使得当栅线121的栅线端部129连接至栅线接触辅助81时，栅线121的栅线端部129的暴露面积被最小化。
最后，返回参考图1至3，比如但不限于ITO的透明导电层，用溅射方法层叠到钝化层180上，并被图形化以形成像素电极191、栅线接触辅助81、数据线接触辅助82和上跨桥84，如前面更详细的描述。
此后，将参照图16到18更加详细地描述按照本发明另一个示范实施例的薄膜晶体管阵列面板。
图16是按照本发明另一个示范实施例的薄膜晶体管阵列面板的平面图。图17和图18分别是沿线XVII-XVII’和线XVIII-XVIII’的部分截面图，图示了图16中薄膜晶体管阵列面板的制造工艺的示范实施例。
按照本示范实施例的薄膜晶体管阵列面板100具有基本上与图1至3所示的相同的结构，并包括形成于基板110上的多条栅线121、具有下层124p和上层124q的栅电极124、具有下层129p和上层129q的栅线端部129、以及具有下层131p和上层131q并包含存储电极133a和133b的存储电极线131。存储电极133a和133b进一步分别包括下层133ap、133bp和上层133aq、133bq。栅极绝缘层140、包括突出154的多个半导体带151、多个源极欧姆接触163和多个漏极欧姆接触165顺序地形成于栅线121和存储电极线131上。
多个漏电极175以及包括源电极173和数据线端部179的多个数据线171，形成于源极欧姆接触163和漏极欧姆接触165上，钝化层180形成于漏电极175和数据线171上。钝化层180具有包括下无机层180p和上有机层180q的双层结构，其具有优秀的绝缘特性以保护半导体带151暴露的部分。然而，钝化层180可以是单个无机层。
钝化层180可具有多孔结构180r的接触孔，当腐蚀保护层连接到栅线接触辅助81时，多孔结构180r最小化了腐蚀保护层的暴露的面积。
多个栅线端接触孔181、多个数据线端部接触孔182、多个存储电极接触孔184和多个漏电极接触孔185形成于钝化层180和栅极绝缘层140内。进一步地，多个像素电极191、多个栅线接触辅助81、多个数据线接触辅助82和多个上跨桥84形成于钝化层180和栅极绝缘层140上，如上所述。形成于钝化层180上的接触孔可以具有多孔结构180r，因此，当栅线接触辅助81和腐蚀保护层178相互连接时可以形成多孔连接结构。结果，由于腐蚀保护层178的暴露面积最小化，所以得到了改善的抗腐蚀性，如前面更详细的描述。
按照本备选示范实施例的薄膜晶体管阵列面板100与图1至3中的薄膜晶体管阵列面板不同之处如下。为了在柔性印刷电路基板与薄膜晶体管阵列面板相互连接时进一步减少或消除腐蚀，栅线121的端部通过蚀刻下面的栅极绝缘层140的一部分被部分地暴露，且然后形成腐蚀保护层178，使得栅线121暴露的面积被腐蚀保护层178覆盖。腐蚀保护层178可以由下述材料形成：比如纯钼和钼合金的钼基金属，比如纯铜和铜合金的铜基金属，比如纯钛、钛合金和氮化钛的钛基金属，或比如纯铬和铬合金的铬基金属。
此后，将参照图19至31描述按照本发明的另一个示范实施例的薄膜晶体管阵列面板的制造方法。
图19、22、25和28是说明按照本发明另一个示范实施例的薄膜晶体管阵列面板的制造方法的顺序步骤的平面图。图20和21分别是沿线XX-XX’和线XXI-XXI’的图19的薄膜晶体管阵列面板的部分截面图，图示了图19中薄膜晶体管阵列面板的制造工艺的示范实施例。图23和24分别是沿线XXIII-XXIII’和线XXIV-XXIV’的部分截面图，图示了图22中薄膜晶体管阵列面板的制造工艺的示范实施例。
图26和27分别是沿线XXVI-XXVI’和线XXVII-XXVII’的部分截面图，图示了图25中薄膜晶体管阵列面板的制造工艺的示范实施例。图29和30分别是沿线XXIX-XXIX’和线XXX-XXX’的部分截面图，图示了图28中薄膜晶体管阵列面板的制造工艺的示范实施例。图31是按照本发明的一个示范实施例的薄膜晶体管阵列面板和按照本发明另一个示范实施例的薄膜晶体管阵列面板的多孔连接部分的放大图。
首先，如图19至21所示，由铝-钕(AlNd)制成的下层(没有完全示出)和由钼基材料或铜基金属制成的上层(没有完全示出)顺序地层叠在由例如但不限于透明玻璃或塑料绝缘制成的绝缘基板110上。
然后，对下层和上层进行湿法蚀刻以在基板110上形成多条栅线121、具有下层124p和上层124q的栅电极124、具有下层129p和上层129q的栅线端部129、以及具有下层131p和上层131q并包含存储电极133a和133b的多条存储电极线131。存储电极133a和133b进一步分别包括下层133ap、133bp并分别包括上层133aq、133bq。
接下来，如图22至24所示，利用光刻蚀刻杂质掺杂的非晶硅和本征非晶硅层以形成半导体带151、栅极绝缘层140、多个突出154(图26)、和杂质掺杂的非晶硅层160。
接下来，如图25至27所示，通过蚀刻栅线121的栅线端部129上的栅极绝缘层140，暴露栅线121的栅线端部129，且用溅射的方法在杂质掺杂的非晶硅层160上暴露的栅线121的栅线端部129上沉积钼基金属以形成数据金属层(没有完全示出)。然后，利用光刻在数据金属层上形成具有源电极173和数据线端部179的数据线171、漏电极175、和腐蚀保护层178。
接下来，例如没有被源电极173和漏电极175覆盖、暴露的杂质掺杂的非晶硅层160被去除以形成多个源极欧姆接触163和多个漏极欧姆接触165。进一步地，设于这些层下的本征半导体的突出154被暴露。
接下来，如图28至30所示，形成钝化层180以覆盖没有被数据线171和漏电极175覆盖的半导体的突出154。钝化层180具有包括下无机层180p和上有机层180q的双层结构，其具有优秀的绝缘特性以保护半导体带151的暴露的部分。然而，钝化层180可以是单个无机层。
接下来，用光刻蚀刻钝化层180以形成多个栅线端部接触孔181、多个数据线端部接触孔182、多个存储电极接触孔184和多个漏电极接触孔185。栅线端部接触孔181形成为具有与多孔结构180r相同的形状，该多孔结构180r由对应于栅线端部129的钝化层180的一部分形成，以在栅线接触辅助81(图3)和腐蚀保护层178相互连接时最小化腐蚀保护层178的暴露面积。然而，在本发明的备选示范实施例中，下无机层180p可以形成为单孔结构，而只有上有机层180q形成为多孔结构。在这种情况，在形成上有机层180q之前，对下无机层180p进行光刻形成单孔结构的接触孔，然后，在该单孔结构的接触孔上形成上有机层180q之后，利用光刻形成多孔结构的接触孔。
最后，再一次返回参照图1至图3，透明导电材料例如ITO使用溅射方法沉积到钝化层180上，并被图形化以形成像素电极191、栅线接触辅助81、数据线接触辅助82和上跨桥84，如上面参照备选示范实施例的更详细的讨论所述。
如图31所示，为了最小化栅线121(未示出)的栅线端部129的暴露面积或腐蚀保护层178的暴露面积，用于将栅线接触辅助81连接至腐蚀保护层178以及栅线121的栅线端部129的接触孔181形成为多孔结构180r。
多孔结构180r的孔直径在3～6μm的范围，相邻两个孔之间的距离在6～8μm的范围。
按照本发明的示范实施例，当柔性印刷电路基板和薄膜晶体管阵列面板在栅线端部相互连接时，具有多孔结构的钝化层形成于栅线端部的连接部分，以通过多孔结构将柔性印刷电路基板连接至薄膜晶体管阵列面板。结果，连接部分的金属的暴露面积最小化，且可以改善薄膜晶体管阵列面板的抗腐蚀性。本发明的示范实施例还可以包括腐蚀保护层以提高或进一步改善抗腐蚀性能。
另外，当柔性印刷电路基板与薄膜晶体管阵列面板之间的连接部分受力或受压时，例如从上面被压，具有多孔结构可以防止在柔性印刷电路基板和薄膜晶体管阵列面板之间形成和/或生长裂缝。
尽管已经结合现在被认为可行的示范实施例描述了本发明，但是应该了解，本发明不应该限于这里披露的示范实施例。相反，在没有背离如权利要求所述的本发明精神和范围下，本领域技术人员可以进行各种改进和等同的布置。

Claims (20)

1.一种薄膜晶体管阵列面板，包括：
基板；
栅线，其形成于所述基板上，每条栅线具有端部；
栅极绝缘层，其形成于所述栅线上；
钝化层，其形成于所述栅线上，所述钝化层具有暴露每个所述栅线的端部的多个第一接触孔；以及
多个接触辅助，其通过所述钝化层的多个第一接触孔连接至所述栅线的端部，
其中每个所述栅线的端部通过至少两个第一接触孔连接到所述多个接触辅助中的一个接触辅助。
2.如权利要求1所述的薄膜晶体管阵列面板，其中所述钝化层包括含有无机层和有机层的多层。
3.如权利要求1所述的薄膜晶体管阵列面板，其中所述钝化层包括单个无机层。
4.如权利要求1所述的薄膜晶体管阵列面板，其中所述第一接触孔的直径在3～6μm的范围，两个相邻第一接触孔之间的距离在6～8μm的范围。
5.如权利要求1所述的薄膜晶体管阵列面板，其中：
所述栅极绝缘层包括多个第二接触孔；以及
暴露所述栅线单个端部的所述至少两个第一接触孔位于所述多个第二接触孔中的单个第二接触孔之内。
6.一种薄膜晶体管阵列面板的制造方法，所述方法包括：
在基板上形成栅线，所述栅线具有端部；
在所述栅线上形成栅极绝缘层；
通过蚀刻所述栅线的端部上的栅极绝缘层的部分来形成暴露所述栅线的端部的多个第一接触孔；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成数据线和漏电极；
在所述数据线和漏电极上形成钝化层；
通过蚀刻在所述栅线的端部上的钝化层的部分来形成暴露所述栅线的端部的多个第二接触孔；
形成连接至所述漏电极的像素电极；以及
形成通过所述多个第二接触孔连接至所述栅线的端部的接触辅助，
其中每个所述栅线的端部通过至少两个所述第二接触孔与所述接触辅助之一连接。
7.如权利要求6所述的方法，其中所述钝化层包括含有无机层和有机层的多层。
8.如权利要求6所述的方法，其中所述钝化层包括单个无机层。
9.如权利要求6所述的方法，其中所述第二接触孔的直径在3～6μm的范围，两个相邻第二接触孔之间的距离在6～8μm的范围。
10.如权利要求6所述的方法，其中暴露所述栅线的单个端部的至少两个第二接触孔形成于所述多个第一接触孔的单个第一接触孔之内。
11.一种薄膜晶体管阵列面板，包括：
基板；
栅线，形成于所述基板上，每条栅线具有端部；
栅极绝缘层，形成于所述栅线上，所述栅极绝缘层包括暴露每个所述栅线的端部的多个第一接触孔；
腐蚀保护层，形成于所述栅极绝缘层上，并通过所述多个第一接触孔连接至每个所述栅线的端部；
钝化层，形成于所述腐蚀保护层上，且包括暴露所述腐蚀保护层的多个第二接触孔；以及
接触辅助，通过所述多个第二接触孔连接至所述腐蚀保护层，
其中每个所述腐蚀保护层通过所述多个第二接触孔中的至少两个第二接触孔连接至所述接触辅助之一。
12.如权利要求11所述的薄膜晶体管阵列面板，其中所述钝化层进一步包括含有无机层和有机层的多层。
13.如权利要求11所述的薄膜晶体管阵列面板，其中所述钝化层包括单个无机层。
14.如权利要求11所述的薄膜晶体管阵列面板，其中所述第二接触孔的直径在3～6μm的范围，两个相邻第二接触孔之间的距离在6～8μm的范围。
15.如权利要求11所述的薄膜晶体管阵列面板，其中所述腐蚀保护层包括钼基金属、铜基金属、钛基金属和铬基金属。
16.一种制备薄膜晶体管阵列面板的方法，所述方法包括：
在基板上形成栅线，每条所述栅线具有端部；
在所述栅线上形成栅极绝缘层；
通过蚀刻每个所述栅线的端部上的所述栅极绝缘层的部分来形成暴露每个所述栅线的端部的多个第一接触孔；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成数据线、漏电极，并形成通过所述多个第一接触孔连接至每个所述栅线的端部的腐蚀保护层；
在所述数据线和漏电极上形成钝化层；
通过蚀刻所述腐蚀保护层上的钝化层的部分来形成暴露所述腐蚀保护层的多个第二接触孔；
形成连接至所述漏电极的像素电极；以及
形成通过所述多个第二接触孔连接至所述腐蚀保护层的接触辅助，
其中每个所述腐蚀保护层通过所述多个第二接触孔中的至少两个第二接触孔与所述接触辅助之一连接。
17.如权利要求16所述的方法，其中所述钝化层包括含有无机层和有机层的多层。
18.如权利要求16所述的方法，其中所述钝化层包括单个无机层。
19.如权利要求16所述的方法，其中所述第二接触孔的直径在3～6μm的范围，两个相邻第二接触孔之间的距离在6～8μm的范围。
20.如权利要求16所述的方法，其中所述腐蚀保护层包括钼基金属、铜基金属、钛基金属和铬基金属。
CN2007101371916A 2006-08-28 2007-07-30 薄膜晶体管阵列面板及其制造方法 Active CN101136413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060081683A KR20080019398A (ko) 2006-08-28 2006-08-28 박막 트랜지스터 표시판 및 그 제조 방법
KR81683/06 2006-08-28

Publications (2)

Publication Number Publication Date
CN101136413A CN101136413A (zh) 2008-03-05
CN101136413B true CN101136413B (zh) 2010-10-13

Family

ID=39112569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101371916A Active CN101136413B (zh) 2006-08-28 2007-07-30 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (1) US8673694B2 (zh)
JP (1) JP5406440B2 (zh)
KR (1) KR20080019398A (zh)
CN (1) CN101136413B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556415B (zh) * 2008-04-10 2011-05-11 北京京东方光电科技有限公司 像素结构及其制备方法
KR101846411B1 (ko) 2011-11-03 2018-04-09 삼성디스플레이 주식회사 액정 표시 장치
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104022124B (zh) * 2014-05-26 2017-06-27 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
KR102269080B1 (ko) * 2015-01-23 2021-06-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101866300B1 (ko) * 2017-11-30 2018-06-11 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN108461506A (zh) * 2018-03-27 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519955A (zh) * 2003-02-03 2004-08-11 ���ǵ�����ʽ���� 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1808709A (zh) * 2005-01-18 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175409B1 (ko) * 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3975008B2 (ja) 1998-07-21 2007-09-12 株式会社アドバンスト・ディスプレイ 表示装置の製造方法
JP3139549B2 (ja) 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
US6524876B1 (en) 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP2001229805A (ja) 2000-02-15 2001-08-24 Futaba Corp 電界放出カソードならびに電界放出型表示装置
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP2002131773A (ja) 2000-10-26 2002-05-09 Sharp Corp 液晶表示素子
JP3838047B2 (ja) 2000-12-06 2006-10-25 セイコーエプソン株式会社 電気光学装置、および、その製造方法
KR100745129B1 (ko) 2001-01-31 2007-08-02 삼성전자주식회사 박막트랜지스터 액정표시장치
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100813019B1 (ko) 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
DE60336441D1 (de) 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100745415B1 (ko) 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
KR100935671B1 (ko) 2003-03-13 2010-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100538328B1 (ko) 2003-06-20 2005-12-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050024175A (ko) 2003-09-05 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 제조방법
JP2006047827A (ja) 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR20060038788A (ko) 2004-11-01 2006-05-04 삼성전자주식회사 표시 장치 및 그 제조 방법
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519955A (zh) * 2003-02-03 2004-08-11 ���ǵ�����ʽ���� 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1808709A (zh) * 2005-01-18 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-10775A 2005.01.13

Also Published As

Publication number Publication date
US20080048260A1 (en) 2008-02-28
JP2008058966A (ja) 2008-03-13
CN101136413A (zh) 2008-03-05
JP5406440B2 (ja) 2014-02-05
US8673694B2 (en) 2014-03-18
KR20080019398A (ko) 2008-03-04

Similar Documents

Publication Publication Date Title
CN101136413B (zh) 薄膜晶体管阵列面板及其制造方法
CN1869797B (zh) 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
US7326313B2 (en) Method of manufacturing a flexible display
US7888148B2 (en) Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
CN1963649B (zh) 用于液晶显示器的薄膜晶体管阵列板及其制造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN1983604A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
US20070072323A1 (en) Method of manufacturing display panel for flexible display device
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070103394A (ko) 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판
CN108346622A (zh) 阵列基板及其制备方法、显示面板
CN1979346B (zh) 薄膜晶体管面板的制造及清洁
CN101017835A (zh) 薄膜晶体管面板及其制造方法
US20070080350A1 (en) Panel for flexible display device and manufacturing method thereof
JP2004101976A (ja) 薄膜回路基板
US20070210309A1 (en) Display device and manufacturing method therefor
KR101853033B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8058653B2 (en) Thin film transistor array panel
US20090251656A1 (en) Display substrate and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121031

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121031

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.