CN1963649B - 用于液晶显示器的薄膜晶体管阵列板及其制造方法 - Google Patents

用于液晶显示器的薄膜晶体管阵列板及其制造方法 Download PDF

Info

Publication number
CN1963649B
CN1963649B CN2006101366241A CN200610136624A CN1963649B CN 1963649 B CN1963649 B CN 1963649B CN 2006101366241 A CN2006101366241 A CN 2006101366241A CN 200610136624 A CN200610136624 A CN 200610136624A CN 1963649 B CN1963649 B CN 1963649B
Authority
CN
China
Prior art keywords
capacitor conductor
film transistor
middle layer
transistor array
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101366241A
Other languages
English (en)
Other versions
CN1963649A (zh
Inventor
尹柱善
成硕济
朴真奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1963649A publication Critical patent/CN1963649A/zh
Application granted granted Critical
Publication of CN1963649B publication Critical patent/CN1963649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列板及其制造方法，所述阵列板包括：绝缘基板，具有显示区和外围区；栅线，形成在绝缘基板上；第一电容器导体，由与栅线相同的材料制成并形成在绝缘基板的外围区中；栅极绝缘层，形成在栅线和第一电容器导体上；半导体层，形成在栅极绝缘层上；数据线和漏电极，形成在半导体层上并形成在绝缘基板的显示区中；第二电容器导体，由与数据线相同的材料形成，并形成在绝缘基板的外围区中；像素电极，连接到漏电极。第一电容器导体和第二电容器导体彼此交叠。由此可以制造薄和尺寸小的液晶显示器。

Description

用于液晶显示器的薄膜晶体管阵列板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列板及其制备方法。
背景技术
液晶显示器是一种广泛使用的平板显示器。液晶显示器包括设置有场产生电极的两个显示面板。代表图像数据信号的电压被施加到这些电极并重排夹置在面板之间的液晶层的分子，因此调节穿过液晶层的光的透射率。
多个栅极和数据柔性印刷电路(FPC)基板通常被贴附到显示面板单元，而印刷电路板(PCB)贴附到栅极和数据FPC基板，该FPC基板可以由聚酰亚胺、聚酯等制成。栅极驱动集成电路(IC)和数据驱动IC分别安装到栅极和数据FPC基板。
然而，液晶显示器的厚度由于安装在栅极和数据FPC基板上的IC芯片或驱动电容器而显著增加。此外，由于IC芯片或电容器的数量增加，栅极和数据FPC的尺寸增加，并增加了液晶显示器的尺寸和制造成本。
发明内容
本发明提供了一种薄膜晶体管阵列板，其中安装到栅极和数据柔性印刷电路的驱动电容器由彼此交叠的栅线和数据线形成在显示面板单元中。更具体而言，根据本发明，在现有技术中形成在FPC基板上的驱动电容器形成在薄膜晶体管阵列板的外围区中，使得FPC的尺寸显著减小，从而可以制造薄和尺寸小的液晶显示器。本发明的示范性实施例提供了一种薄膜晶体管阵列板，其包括：具有显示区和外围区的绝缘基板、形成在绝缘基板上的栅线、具有由与栅线相同材料制成并形成在绝缘基板外围区中的第一电容器导体、形成在栅线和第一电容器导体上的栅极绝缘层、形成在栅极绝缘层上的半导体层、形成在半导体层上并形成在绝缘基板的显示区中的数据导体和漏电极、由与数据线相同材料形成并形成在绝缘基板外围区中的第二电容器导体、和连接到漏电极的像素电极。第一电容器导体和第二电容器导体彼此交叠。
根据本发明的薄膜晶体管阵列板的制造方法包括：在包括显示区和外围区的绝缘基板上形成栅线和第一电容器导体；在所述栅线和第一电容器导体上形成栅极绝缘层；在所述栅极绝缘层上形成半导体层；在所述半导体层上形成数据线、漏电极和第二电容器导体，所述第一电容器导体和第二电容器导体形成在所述绝缘基板的外围区中以彼此交叠；和形成连接到所述漏电极的像素电极。形成在绝缘基板的外围区中的第一电容器导体和第二电容器导体彼此交叠。
栅极线和第一电容器导体的形成包括：在所述绝缘基板上顺序地沉积下层、中间层和上层；在上层和中间层上进行第一蚀刻；在下层上进行第二蚀刻；和在上层和中间层上进行第三蚀刻，使得上层和中间层的宽度变得窄于下层的宽度。
附图说明
通过结合附图的描述，本发明的上述和其他特点和优点将变得更为明显，在附图中：
图1是根据本发明示范性实施例的液晶显示器的示意图；
图2是根据本发明示范性实施例的液晶显示器的薄膜晶体管阵列板的布图；
图3和图4是分别沿图2的线III-III和线IV-IV所取的薄膜晶体管阵列板的剖面图；
图5、图10、图13和图18是依次示出根据本发明示范性实施例的薄膜晶体管阵列板的制造方法的布图；
图6和图7是分别沿图5的线VI-VI和线VII-VII所取的薄膜晶体管阵列板的剖面图；
图8和9分别是图5之后的步骤的剖面图；
图11和图12分别是沿图10的线XI-XI和线XII-XII所取的薄膜晶体管阵列板的剖面图；
图14和图15分别是沿图13的线XIV-XIV和线XV-XV所取的剖面图；
图16和图17分别是图14和图15之后的步骤的剖面图；
图19和图20分别是沿图18的线XIV-XIV和线XX-XX所取的薄膜晶体管阵列板的剖面图。
具体实施方式
在附图中，为了清楚而夸大了层、膜、板、区域等的厚度。通篇相同的参考标号代表相同元件。应该理解，当例如层、膜、区域或基板的元件被称为位于另一元件“上”时，它可能直接位于该另一元件上或者可能存在中间元件。相反，当元件被称为直接位于另一元件上时，则不存在中间元件。
如图1所示，根据本发明示范性实施例所述的液晶显示器包括由下板100和上板200构成的显示面板单元300、贴附于显示面板单元300上的多个栅极FPC基板410和多个数据FPC基板510、和贴附到栅极和数据FPC基板410和510的印刷电路板(PCB)550。
栅极驱动IC 440和数据驱动IC 540分别安装在栅极FPC基板410和数据FPC基板510上，并形成用于驱动IC 440和540与外部之间电连接的连接线420。FPC基板410和510可以由聚酰亚胺、聚酯等制成。
印刷电路板(PCB)550设置有用于驱动和控制显示面板单元300的各种电路元件。或者，驱动IC 440和540可以直接安装在显示面板单元300的下板100上，并且在这种情况下，栅极FPC基板410可以省略。
显示面板单元300的下板100可以分为用于显示图像的显示区D和设置在显示区D周围并将显示区中的显示信号线(未示出)物理连接或电连接到FPC基板410和510或者驱动IC 440和540的外围区P。
参考图2到图4，将详细描述用于液晶显示器的薄膜晶体管阵列板，即下板100。图2是根据本发明的示范性实施例的液晶显示器的薄膜晶体管阵列板的布图，图3和图4是沿图2的线III-III和线IV-IV所取的剖面图。
在由透明玻璃或塑料等制成的绝缘基板110上，形成多条栅线121、多条存储电极线131和作为显示信号线的多个第一电容器导体127。
栅线121传送栅信号并大致在水平方向延伸。每条栅线121包括向下突出的多个栅电极124和扩大从而具有连接到其他层或外部驱动电路的宽区域的端部129。用于产生栅信号的栅极驱动IC 440安装在贴附于基板110的FPC基板410上。
预定电压施加到存储电极线131，每条存储电极线包括基本平行于栅线121延伸的杆线(stem line)和从其分支的多对第一存储电极133a和第二存储电极133b。每条存储电极线131设置在两条相邻栅线121之间，并设置得更靠近两条栅线121中靠下的部分。每个存储电极133a和133b具有连接到杆线的固定端和与其相对的自由端。第一存储电极133a的固定端的区域相对宽，而其自由端分支为两部分，即线性部分和弯曲部分。然而，存储电极线131的形状和布置可以进行各种修改。
第一电容器导体127形成在外围区P中，使得它们连接到驱动IC 440和540，并沿显示区D的边缘部分形成。第一电容器导体127的形状可以进行各种修改。
栅线121、存储电极线131、和第一电容器导体127具有三层结构，包括下层、中间层和上层。
下层由具有低电阻率的金属制成，比如例如铝(Al)或铝合金的铝族金属、例如银(Al)或银合金的银族金属、或例如铜(Cu)或铜合金的铜族金属，以减小信号延迟和电压降。中间层由具有与ITO(氧化铟锡)或IZO(氧化铟锌)优异的物理、化学和电接触特性的材料制成，例如铬(Cr)、钛(Ti)、例如钼和钼合金的钼族金属、钽(Ta)等。上层由中间层的氮化物制成，即氮化铬(CrNx)、氮化钛(TiNx)、氮化钼(MoNx)、氮化钼钨(MoWNx)等，以减小与中间层的接触电阻。上层形成得相当地薄以降低与中间层的势垒，从而降低与中间层的接触电阻。
作为三层结构的示例，可以是下铝(合金)层、中间铬层和上氮化铬层。
在图3和图4中，栅电极124、栅线的端部129、存储电极线131、存储电极133a和133b、以及第一电容器导体127的下层、中间层和上层由字母p、q和r附加在它们各自的参考标号后面表示。
栅线121、存储电极线131和第一电容器导体127的侧表面关于基板110的表面倾斜，优选倾斜约30到80度。此外，栅电极124、存储电极线131、存储电极133a和133b、第一电容器导体127和栅线的端部129的上层和中间层的侧面部分被除去，从而暴露出下层124p、131p、133ap、133bp、127p和129p的部分21。
由氮化硅(SiNx)、氧化硅(SiOx)等制成的栅极绝缘层140形成在栅线121和存储电极线131上。
由氢化非晶硅(非晶硅简称为a-Si)、多晶硅等制成的多个半导体条151形成在栅极绝缘层140上。每个半导体条151通常在垂直方向延伸，并包括朝向栅电极124延伸的多个突起154。半导体条151的宽度在靠近栅线121和存储电极线131处较宽，从而覆盖这些部分。
多个欧姆接触条和岛161和165形成在半导体151上。欧姆接触161和165可以由硅化物或例如其中以高浓度掺杂例如磷的n型杂质的n+氢化非晶硅的材料制成。欧姆接触条161包括多个突起163。突起163和欧姆接触岛165设置在半导体151的突起154上。
半导体151和欧姆接触161和165的侧表面也关于基板110倾斜约30到80度。
在欧姆接触161和165以及栅极绝缘层140上，形成多条数据线171、多个漏电极175和作为显示信号线的多个第二电容器导体177。
数据线171传送数据信号，并大致沿垂直方向延伸，从而与栅极线121交叉。每条数据线171与存储电极线131交叉，并在相邻的存储电极133a和133b的组之间延伸。每条数据线171包括朝向栅电极124延伸从而弯曲成J形的多个源电极173，和具有用于连接到另一层或外部驱动电路的宽的区域的端部179。
用于产生数据信号的数据驱动IC 540安装在贴附于基板110的数据FPC基板510上。
每个漏电极175与数据线171分离并以栅电极124为中心地与源电极173相对。每个漏电极175包括宽的端部并在另一端具有条形部分。宽的端部与存储电极线131交叠，且条形的另一端部被弯曲的源电极173部分围绕。
一个栅电极124、一个源电极173和一个漏电极175与半导体151的突起154一起形成一个薄膜晶体管TFT。薄膜晶体管的沟道形成在源电极173和漏电极175之间的突起154上。
第二电容器导体177形成在外围区P中以交叠第一电容器导体127，并沿显示区D的边缘部分形成。第一和第二电容器导体127和177形成驱动电容器，以执行例如缓冲或存储从印刷电路板PCB 550传送到驱动IC 440和540的信号的功能。
数据线171、漏电极175和第二电容器导体177具有三层结构，包括下层171p、175p和177p，中间层171q、175q和177q，以及上层171r、175r和177r。
下层171p、175p和177p由具有低电阻率的金属制成，比如例如铝(Al)或铝合金的铝族金属、例如银(Ag)或银合金的银族金属、或例如铜(Cu)或铜合金的铜族金属，以减小信号延迟或电压降。中间层171q、175q和177q由具有与ITO(氧化铟锡)或IZO(氧化铟锌)的优异的物理、化学和电接触特性的材料制成，例如铬(Cr)、钛(Ti)、例如钼和钼合金的钼族金属、钽(Ta)等。上层171r、175r和177r由中间层的氮化物制成，即氮化铬(CrNx)、氮化钛(TiNx)、氮化钼(MoNx)、氮化钼钨(MoWNx)等，以减小中间层的接触电阻。
作为三层结构的示例，可以是下铝(合金)层、中间铬层和上氮化铬层。
在图3和图4中，对于数据线的源电极173和端部179，其下层、中间层和上层分别由字母p、q和r附加在它们各自的参考标号后面表示。
通过用铝合金的下层、铬的中间层和氮化铬的上层形成第一电容器导体127和第二电容器导体177，第一电容器导体127和第二电容器导体177的线电阻变低，从而在DC-DC转换器中的电压提升效率提高。此外，由于第一电容器导体127和第二电容器导体177的线电阻低，所以栅极开启电压和栅极截止电压之间的电压差可以不变地保持。
数据线171、漏电极175和第二电容器导体177的侧表面可以关于基板110的表面倾斜30到80度。
数据线171、漏电极175和第二电容器导体177的上层和中间层的侧面被除去从而暴露出下层171p、173p、175p、177p和179p的部分71。
缓冲层176形成在数据线171、源电极173和漏电极175的下层171p、173p和175p与欧姆接触161、163和165之间。因此，可以防止由于具有与其他层的弱粘附并容易扩散到其他层的特性的铝族金属制成的下层171p、173p和175p对欧姆接触151的破坏，而且可以减小其间的接触电阻。
缓冲层176也形成在数据线的端部和第二电容器导体177的下层179p和177p与栅极绝缘层140之间。
缓冲层176由具有优异的物理、化学和电接触特性的材料或金属制成，例如钼(Mo)、钼钨(MoW)、钛(Ti)、钨(W)、其氮化物MoNx、MoWNx、TiNx和WNx等。此外，缓冲层176可以由钼的下层和其氮化物的上层或者钼钨的下层和其氮化物的上层构成。
欧姆接触161和165仅存在于在下面的半导体151和在上面的数据线171以及在上面的漏电极175之间，并降低其间的接触电阻。虽然半导体条151大部分窄于数据线171，但是如上所述，半导体条151在与栅线121相遇的部分变宽，使得表面轮廓变得光滑因此防止数据线171被切割。半导体条151具有暴露出而未被数据线171和漏电极175覆盖的部分，包括源电极173和漏电极175。
钝化层180形成在数据线171、漏电极175、第二电容器导体177和半导体151的暴露部分上。钝化层180可以由无机绝缘体、有机绝缘体等制成，并可以具有平坦表面。
氮化硅和氧化硅可以作为无机绝缘体的示例。有机绝缘体可以具有光敏性，且其介电常数可以小于或等于约4.0。然而，为了防止半导体151的暴露部分被破坏，同时保持有机层的优异的绝缘特性，钝化层180可以具有下无机层和上有机层的双层结构。
分别暴露数据线171的端部179和漏电极175的多个接触孔182和185形成在钝化层180中。暴露栅线121的端部的多个接触孔181、暴露存储电极131靠近第一存储电极133a的固定端的一部分的多个接触孔183a和暴露第一存储电极133a的自由端的突起的多个接触孔183b形成在钝化层180和栅极绝缘层140中。
多个像素电极191、多个跨件83、和多个接触辅助81和82形成在钝化层180上。这些构件可以由透明导电材料例如ITO或IZO或反射金属例如铝、银、铬或其合金制成。
每个像素电极191通过接触孔185物理连接和电连接到漏电极175，且数据电压从漏电极175施加到像素电极191。像素电极191被提供数据电压，从而与另一显示面板200的提供有公共电压的公共电极(未示出)一起产生电场，且因此确定两电极之间的液晶层(未示出)的液晶分子(未示出)的取向。通过液晶层的光的偏振根据如此确定的液晶分子的取向而变化。像素电极191和公共电极形成电容器(此后称为液晶电容器)，因此即使在薄膜晶体管被截止之后也保持所施加的电压。
像素电极191和与其连接的漏电极175交叠存储电极133a和133b以及存储电极线131，且像素电极191的左、右侧距离数据线171比距离存储电极133a和133b更近。像素电极191和与其电连接的漏电极175交叠存储电极线131，因此形成电容器，此电容器称为存储电容器。存储电容器加强了保持液晶电容器的电容的电压。
接触辅助81和82通过接触孔181和182分别连接到栅线121的端部129和数据线171的端部179。接触辅助81和82补足栅线121的端部129和数据线的端部179与外部其间的粘附性质，并保护这些构件。
每个跨件83交叉栅线121，并通过关于夹置在其间的栅线121彼此相对设置的接触孔183a和183b连接到存储电极线131的暴露部分和存储电极133b的自由端的暴露端部。存储电极133a和133b与存储电极线131可以同跨件83一道用于修补将栅线121、数据线171或薄膜晶体管的故障。
现在将参考图5到图20详细解释图1到图4所示的根据本发明的示范性实施例制造薄膜晶体管阵列板的制造方法。
图5、图10、图13和图18是连续示出根据本发明的示范性实施例的薄膜晶体管阵列板的制造方法的布图。图6和图7分别是沿图5的线VI-VI和线VII-VII所取的薄膜晶体管阵列板的剖面图，图8和图9分别是图5和图7之后步骤的剖面图，图11和图12分别是沿图10的线XI-XI和线XII-XII所取的薄膜晶体管阵列板的剖面图，图14和图15分别是沿图13的线XIV-XIV和线XV-XV所取的薄膜晶体管阵列板的剖面图，图16和图17分别是图14和图15之后步骤的剖面图，图19和图20分别是沿图18的线XIV-XIV和线XX-XX所取的剖面图。
铝(合金)的下层、铬的中间层、和氮化铬的上层顺序地沉积在由透明玻璃或塑料等制成的绝缘基板110上。
接着，如图5到图7所示，对上层和中间层进行第一湿法蚀刻并对下层进行第二湿法蚀刻，以形成包括栅电极124和端部129的多条栅线121、包括存储电极133和133b的多条存储电极线131、以及多个第一电容器导体127。
接着，如图8和图9所示，在上层和中间层的侧面上进行第三湿法蚀刻，以暴露栅电极124、存储电极线131、存储电极133a和133b、第一电容器导体127和栅线的端部129的下层124p、131p、133ap、133bp、127p和129p的部分21。这是为了防止可能由于下层被第二湿法蚀刻过度蚀刻引起下层宽度变得窄于上层和中间层的宽度所导致的悬垂现象。因此，通过第三湿法蚀刻，上层和中间层的宽度可以窄于下层的宽度。
接着，在栅线121和存储电极线131上，通过等离子体增强化学气相沉积(PECVD)法形成由氮化硅(SiNx)等制成的栅极绝缘层140、未掺杂杂质的本征非晶硅a-Si层和掺杂有杂质的非晶硅n+a-Si层。
接着，如图10到图12所示，在掺杂有杂质的非晶硅和本征非晶硅上进行光刻工艺以形成栅极绝缘层140、包括多个突起154的半导体条151和包括多个杂质半导体图案164的掺杂有杂质的欧姆接触条161。
接着，在掺杂有杂质的欧姆接触条161上，沉积由钼(Mo)、钼钨(MoW)、钛(Ti)、钨(W)、其氮化物MoNx、MoWNx、TiNx和WNx等制成的缓冲层176。此外，铝(合金)的下层、铬的中间层和氮化铬的上层顺序地沉积在缓冲层上。
接着，如图13到15所示，在上层和中间层上进行第一湿法蚀刻并在下层和缓冲层上进行第二湿法蚀刻，以形成包括源电极173和端部179的数据线171、漏电极175和第二电容器导体177。此时，由于缓冲层由钼(Mo)、钼钨(MoW)、钛(Ti)、钨(W)、其氮化物MoNx、MoWNx、TiNx和WNx等制成，所以缓冲层通过第二湿法蚀刻与下层一起被蚀刻。
接着，如图16和17所示，上层和中间层的侧面通过第三湿法蚀刻部分蚀刻，以暴露包括源电极173和端部179的数据线171、漏电极175和第二电容器导体177的下层173p、179p、171p、175p和177p的部分71。这是为了防止可能由于下层被第二湿法蚀刻过度蚀刻引起下层宽度变得窄于上层和中间层的宽度所导致的悬垂现象。因此，通过第三湿法蚀刻，可以使上层和中间层的宽度窄于下层的宽度。
接着，未被源电极173和漏电极175覆盖的暴露的掺杂半导体层164被除去，以不仅形成包括多个突起163的多个欧姆接触条161和多个欧姆接触岛165，还暴露突起154。
接着，如图18到图20所示，使用等离子体增强化学气相沉积(PECVD)法，通过沉积具有优异的平坦性质和光敏性的无机材料例如氮化硅(SiNx)等形成钝化层180。
接着，光敏膜涂覆在钝化层180上，然后光通过光掩模入射到光敏膜上并显影，从而形成多个接触孔181、182、183a、183b和185。
接着，如图2到图4所示，通过在钝化层180上溅射形成透明导电层例如ITO层，然后对其构图，以形成像素电极191、接触辅助81和82以及跨件83。
根据本发明的薄膜晶体管阵列板和制造方法，在现有技术中形成在FPC基板上的驱动电容器形成在薄膜晶体管阵列板的外围区中，从而FPC可以形成为一层，且FPC的尺寸可以显著减小，从而制造薄且尺寸小的液晶显示器。
此外，由于包括驱动电容器的第一和第二电容器导体由铝合金的下层、铬的中间层和氮化铬的上层形成，驱动电容器可以保持不变的电压。
此外，由于栅线和数据线的上层和中间层的侧面部分通过第三湿法蚀刻被再次蚀刻从而暴露一部分下层，所以可以防止由于下层被第二湿法蚀刻过度蚀刻引起的悬垂现象，从而下层的宽度变得窄于上层和中间层的宽度。
此外，由于缓冲层形成在数据线的下层和欧姆接触之间，所以可以防止欧姆接触被铝族金属所制成的下层损坏，且可以减小其间的接触电阻。
虽然结合当前考虑的实践示范性实施例描述了本发明，但本发明不限于所公开的实施例，而是相反，本发明旨在覆盖不脱离本发明的金属和范畴而对本领域技术人员是显然的各种改进和等同设置。

Claims (21)

1.一种薄膜晶体管阵列板，包括：
绝缘基板，具有显示区和外围区；
栅线，形成在所述绝缘基板上；
第一电容器导体，由与所述栅线相同的材料制成并形成在所述绝缘基板的外围区中；
栅极绝缘层，形成在所述栅线和第一电容器导体上；
半导体层，形成在所述栅极绝缘层上；
数据线和漏电极，形成在所述半导体层上并形成在所述绝缘基板的显示区中；
第二电容器导体，由与所述数据线相同的材料形成并形成在所述绝缘基板的外围区中；和
像素电极，连接到所述漏电极，所述第一电容器导体和所述第二电容器导体形成为彼此交叠。
2.根据权利要求1所述的薄膜晶体管阵列板，还包括在所述半导体层与数据线之间的欧姆接触。
3.根据权利要求1所述的薄膜晶体管阵列板，其中所述第一电容器导体包括下层、中间层和上层。
4.根据权利要求3所述的薄膜晶体管阵列板，其中所述第一电容器导体的下层是包括铝的铝族金属。
5.根据权利要求3所述的薄膜晶体管阵列板，其中所述第一电容器导体的中间层包括铬、钛、钼和钼钨中的一种。
6.根据权利要求3所述的薄膜晶体管阵列板，其中所述第一电容器导体的上层是中间层的氮化物。
7.根据权利要求3所述的薄膜晶体管阵列板，其中所述第一电容器导体的上层包括氮化铬、氮化钛、氮化钼和氮化钼钨中的一种。
8.根据权利要求1所述的薄膜晶体管阵列板，其中所述第二电容器导体包括下层、中间层和上层。
9.根据权利要求8所述的薄膜晶体管阵列板，其中所述第二电容器导体的下层包括含铝的铝族金属。
10.根据权利要求8所述的薄膜晶体管阵列板，其中所述第二电容器导体的中间层包括铬、钛、钼和钼钨中的一种。
11.根据权利要求8所述的薄膜晶体管阵列板，其中所述第二电容器导体的上层是中间层的氮化物。
12.根据权利要求8所述的薄膜晶体管阵列板，其中所述第二电容器导体的上层包括氮化铬、氮化钛、氮化钼和氮化钼钨中的一种。
13.根据权利要求1所述的薄膜晶体管阵列板，其中缓冲层形成在所述半导体层和第二电容器导体之间。
14.根据权利要求13所述的薄膜晶体管阵列板，其中所述缓冲层包括钼、钼钨、钛、钨、氮化钼、氮化钼钨、氮化钛和氮化钨中的一种。
15.一种薄膜晶体管阵列板的制造方法，包括：
在包括显示区和外围区的绝缘基板上形成栅线和第一电容器导体；
在所述栅线和第一电容器导体上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成数据线、漏电极和第二电容器导体，所述第一电容器导体和第二电容器导体形成在所述绝缘基板的外围区中以彼此交叠；和
形成连接到所述漏电极的像素电极。
16.根据权利要求15所述的制造方法，其中所述栅线和第一电容器导体的形成包括：
在所述绝缘基板上顺序地沉积下层、中间层和上层；
对所述上层和中间层进行第一蚀刻；
对所述下层进行第二蚀刻；和
对所述上层和中间层进行第三蚀刻，使得所述上层和中间层的宽度变得窄于下层的宽度。
17.根据权利要求16所述的制造方法，其中：
所述第一电容器导体的下层是包含铝的铝族金属；
所述第一电容器导体的中间层包括铬、钛、钼和钼钨中的一种；和
所述第一电容器导体的上层由中间层的氮化物制成。
18.根据权利要求15所述的制造方法，其中所述数据线和第二电容器导体的形成包括：
在所述半导体层上沉积下层、中间层和上层；
对所述上层和中间层进行第一蚀刻；
对所述下层进行第二蚀刻；和
对所述上层和中间层进行第三蚀刻，使得所述上层和中间层的宽度变得窄于下层的宽度。
19.根据权利要求18所述的制造方法，其中：
所述第二电容器导体的下层是包含铝的铝族金属；
所述第二电容器导体的中间层包括铬、钛、钼和钼钨中的一种；和
所述第二电容器导体的上层由中间层的氮化物制成。
20.根据权利要求18所述的制造方法，还包括在所述半导体层上形成欧姆接触以及在所述欧姆接触上形成缓冲层，其中所述缓冲层位于所述数据线的所述下层与所述欧姆接触之间。
21.根据权利要求20所述的制造方法，其中所述缓冲层与第二电容器导体的下层同时被蚀刻。
CN2006101366241A 2005-11-07 2006-10-31 用于液晶显示器的薄膜晶体管阵列板及其制造方法 Active CN1963649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR105939/05 2005-11-07
KR1020050105939A KR101171187B1 (ko) 2005-11-07 2005-11-07 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Publications (2)

Publication Number Publication Date
CN1963649A CN1963649A (zh) 2007-05-16
CN1963649B true CN1963649B (zh) 2010-09-01

Family

ID=38003372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101366241A Active CN1963649B (zh) 2005-11-07 2006-10-31 用于液晶显示器的薄膜晶体管阵列板及其制造方法

Country Status (4)

Country Link
US (1) US7535520B2 (zh)
JP (1) JP4977450B2 (zh)
KR (1) KR101171187B1 (zh)
CN (1) CN1963649B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
KR20090123247A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 표시 장치
US8373814B2 (en) * 2009-07-14 2013-02-12 Samsung Display Co., Ltd. Display panel and display panel device including the transistor connected to storage capacitor
WO2011040085A1 (ja) * 2009-10-02 2011-04-07 シャープ株式会社 アクティブマトリクス基板、及び表示装置
KR101100959B1 (ko) * 2010-03-10 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치
US8486780B2 (en) * 2011-08-29 2013-07-16 Intermolecular, Inc. Doped electrode for dram applications
KR102210524B1 (ko) 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
KR102245497B1 (ko) * 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113669B2 (ja) * 1990-05-31 2000-12-04 京セラ株式会社 液晶表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JPH10173191A (ja) 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR20000014689A (ko) 1998-08-24 2000-03-15 김영환 액정 표시 소자
JP2000098428A (ja) 1998-09-28 2000-04-07 Hitachi Ltd 液晶表示装置およびその製造方法
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
KR100599954B1 (ko) 1999-08-16 2006-07-12 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001223365A (ja) 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP4612153B2 (ja) * 2000-05-31 2011-01-12 東芝モバイルディスプレイ株式会社 平面表示装置
KR100695301B1 (ko) 2000-07-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100844804B1 (ko) 2001-10-19 2008-07-07 엘지디스플레이 주식회사 액정표시패널의 어레이기판
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
JP2004118089A (ja) 2002-09-27 2004-04-15 Sharp Corp 液晶表示装置
KR100512623B1 (ko) 2002-12-31 2005-09-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
JP4269700B2 (ja) * 2003-01-24 2009-05-27 ソニー株式会社 表示装置
JP2004317748A (ja) 2003-04-15 2004-11-11 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、電気光学装置の製造方法および電子機器
JP4306330B2 (ja) * 2003-06-02 2009-07-29 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20050003515A (ko) 2003-06-27 2005-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050014980A (ko) 2003-08-01 2005-02-21 삼성전자주식회사 박막 트랜지스터 표시판
KR100981621B1 (ko) 2003-09-05 2010-09-10 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113669B2 (ja) * 1990-05-31 2000-12-04 京セラ株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR101171187B1 (ko) 2012-08-06
CN1963649A (zh) 2007-05-16
JP4977450B2 (ja) 2012-07-18
US7535520B2 (en) 2009-05-19
JP2007133399A (ja) 2007-05-31
KR20070048889A (ko) 2007-05-10
US20070103614A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
CN1963649B (zh) 用于液晶显示器的薄膜晶体管阵列板及其制造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7787095B2 (en) Thin film transistor array panel and method of manufacturing the same
CN100416754C (zh) 薄膜晶体管阵列面板及其制造方法
CN101188243B (zh) 薄膜晶体管面板及其制造方法
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
CN100413077C (zh) 薄膜晶体管阵列面板
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US20070082434A1 (en) Manufacturing of thin film transistor array panel
CN101136413B (zh) 薄膜晶体管阵列面板及其制造方法
US9954015B2 (en) Method of manufacturing thin film transistor array substrate
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
CN101017835B (zh) 薄膜晶体管面板及其制造方法
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
US20070080350A1 (en) Panel for flexible display device and manufacturing method thereof
CN107403805A (zh) 薄膜晶体管阵列面板及其制造方法
KR100601176B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.